KR20140131681A - 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자 - Google Patents

전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자 Download PDF

Info

Publication number
KR20140131681A
KR20140131681A KR1020130050551A KR20130050551A KR20140131681A KR 20140131681 A KR20140131681 A KR 20140131681A KR 1020130050551 A KR1020130050551 A KR 1020130050551A KR 20130050551 A KR20130050551 A KR 20130050551A KR 20140131681 A KR20140131681 A KR 20140131681A
Authority
KR
South Korea
Prior art keywords
substrate
power device
drain electrode
layer
dielectric
Prior art date
Application number
KR1020130050551A
Other languages
English (en)
Inventor
정진욱
서중원
정병규
Original Assignee
코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝정밀소재 주식회사 filed Critical 코닝정밀소재 주식회사
Priority to KR1020130050551A priority Critical patent/KR20140131681A/ko
Publication of KR20140131681A publication Critical patent/KR20140131681A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자에 관한 것으로서 더욱 상세하게는 전력 소자의 항복전압을 향상시킬 수 있는 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자에 관한 것이다.
이를 위해, 본 발명은, 수평형 전력 소자의 소스 전극, 게이트 전극 및 드레인 전극이 형성되는 기판에 있어서, 제1 기판; 상기 제1 기판 상에 형성되고, 상기 제1 기판과는 화학 조성이 다른 물질로 이루어진 제2 기판; 및 상기 제1 기판 및 상기 제2 기판의 접합면으로부터 상기 제1 기판의 내측 방향으로 상기 제1 기판의 일측 영역에 형성되되, 상기 제2 기판 상에 형성되는 상기 드레인 전극과 수직 방향으로 대응되는 상기 제1 기판의 일측 영역에 형성되고, 유전체로 이루어진 유전체 층을 포함하는 것을 특징으로 하는 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자를 제공한다.

Description

전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자{SUBSTRATE FOR POWER DEVICE, METHOD OF FABRICATING THEREOF AND POWER DEVICE INCLUDING THE SAME}
본 발명은 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자에 관한 것으로서 더욱 상세하게는 전력 소자의 항복전압을 향상시킬 수 있는 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자에 관한 것이다.
전력 소자의 성능 및 수명은 해당 소자를 구성하는 여러 요소들에 의해 결정되는데, 특히, 소자들이 적층되는 베이스 기판에 의해 많은 영향을 받는다. 이에 따라, 양질의 전력 소자용 기판 제조를 위해 여러 방법이 제시되고 있고, 그 중, Ⅲ-Ⅴ족 화합물 기판에 대한 관심이 높아지고 있다.
대표적인 Ⅲ-Ⅴ족 화합물 기판으로는 질화갈륨 기판을 들 수 있다. 여기서, 질화갈륨은 실리콘에 비해 약 10배 정도 높은 절연파괴전계(breakdown field strength)와 약 2.5배 높은 포화전자이동속도(saturated electron velocity)를 가질 수 있는 차세대 고출력, 고속 전력 소자용 반도체 물질이다.
이러한 질화갈륨 기판은 가격이 비싼 이유로, 주로 실리콘, 사파이어, SiC 등과 같은 상대적으로 저렴한 하지기판 위에 질화갈륨 박막을 MOCVD, MBE 등의 에피 성장법을 통해 얇게 증착하는 방법이 사용되고 있다. 하지만 이와 같은 성장법은 하지기판과 질화갈륨의 격자 불일치(lattice mismatch) 및 열팽창 계수 불일치(thermal expansion coefficient mismatch)로 결함밀도가 높아져, 증착된 질화갈륨의 품질이 낮은 단점이 있다.
이러한 문제를 해결하기 위해, 종래에는 하지기판 위에 질화갈륨을 HVPE법으로 두껍게 성장시켜 결함밀도를 줄인 후 레이저 리프트 오프 공정을 통해 하지기판을 제거한 다음 남겨진 자립형 질화갈륨 기판을 층 전이(layer transfer) 공정으로 이종 기판 상에 전이시켜 접합 기판을 제조하였다. 이때, 박막을 전이시키고 남은 질화갈륨 기판은 모두 소진될 때까지 상기와 같은 층 전이 공정에 계속 사용된다.
한편, 일반적으로 스위치로 사용되는 수평형 전력 소자는 게이트, 소스, 드레인 및 기판으로 이루어진 네 가지 터미널을 갖고 있으며, 그 중에서 수백 또는 수천 볼트의 고전압이 인가되는 터미널은 드레인이다. 예를 들어, 상기 기판으로 질화갈륨 박막과 이를 지지하는 기판으로 이루어진 접합 기판을 사용한 경우, 드레인에 고전압이 인가되면, 드레인과 게이트 사이의 반도체층인 (Al)GaN이 수평 방향으로 고전압을 견뎌내거나 드레인과 기판 사이의 질화갈륨 박막이 수직 방향으로 고전압을 견뎌내게 된다. 이때, 통상적으로 전력 소자가 가질 수 있는 최대 항복전압은 수직 방향으로 질화갈륨 박막이 견딜 수 있는 최대 전압으로 결정된다. 이에, 항복전압을 향상시키기 위해서는 질화갈륨의 두께를 증가시켜야 하나, 수평형 전력 소자의 기판으로 사용되는 질화갈륨 박막의 적용 두께는 일정 두께 이하로 제한되므로, 질화갈륨의 두께 증가를 통해 전력 소자의 항복전압을 향상시키는 데에는 한계가 있다.
미국 등록특허공보 US8,076,715(2011.12.13.)
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 전력 소자의 항복전압을 향상시킬 수 있는 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자를 제공하는 것이다.
이를 위해, 본 발명은, 수평형 전력 소자의 소스 전극, 게이트 전극 및 드레인 전극이 형성되는 기판에 있어서, 제1 기판; 상기 제1 기판 상에 형성되고, 상기 제1 기판과는 화학 조성이 다른 물질로 이루어진 제2 기판; 및 상기 제1 기판 및 상기 제2 기판의 접합면으로부터 상기 제1 기판의 내측 방향으로 상기 제1 기판의 일측 영역에 형성되되, 상기 제2 기판 상에 형성되는 상기 드레인 전극과 수직 방향으로 대응되는 상기 제1 기판의 일측 영역에 형성되고, 유전체로 이루어진 유전체 층을 포함하는 것을 특징으로 하는 전력 소자용 기판을 제공한다.
여기서, 상기 유전체 층의 폭은 적어도 상기 드레인 전극의 폭과 동일할 수 있다.
이때, 상기 유전체 층의 일측 단부는 상기 제2 기판 상에 상기 드레인 전극과 수평 방향으로 이격 형성되는 상기 게이트 전극과 수직 방향으로 중첩되지 않게 형성될 수 있다.
또한, 상기 유전체 층은 상기 게이트 전극과 상기 드레인 전극 사이의 폭과, 상기 드레인 전극의 폭을 합한 폭보다 상대적으로 좁은 폭으로 이루어질 수 있다.
그리고 상기 제2 기판은 Ⅲ-Ⅴ족 화합물 기판일 수 있다.
한편, 본 발명은, 전력 소자의 드레인 전극과 수직 방향으로 대응되는 영역에 유전체로 이루어진 유전체 층이 형성되어 있는 제1 기판을 준비하는 제1 기판 준비단계; 및 층 전이(layer transfer) 공정을 통해 상기 제1 기판 상에 상기 제1 기판과는 화학 조성이 다른 물질로 이루어진 결정질 벌크로부터 분리된 제2 기판을 형성하는 층 전이단계를 포함하는 것을 특징으로 하는 전력 소자용 기판 제조방법을 제공한다.
여기서, 상기 제1 기판 준비단계는, 상기 드레인 전극과 수직 방향으로 대응되는 제1 기판의 일측 영역을 가공하여 상기 제1 기판의 내측 방향으로 단차부를 형성하는 단차부 형성과정, 상기 단차부를 포함하는 상기 제1 기판의 일측면 전 영역에 유전체를 증착하는 유전체 증착과정, 및 상기 제1 기판의 일측면이 노출되도록 상기 유전체를 제거하는 유전체 제거과정을 포함할 수 있다.
이때, 상기 단차부 형성과정에서는 상기 단차부의 폭을 적어도 상기 드레인 전극의 폭과 동일하게 형성할 수 있다.
또한, 상기 단차부 형성과정에서는 상기 단차부의 일측 단부가 상기 드레인 전극과 수평 방향으로 이격 형성되는 상기 전력 소자의 게이트 전극과 수직 방향으로 중첩되지 않도록 상기 단차부를 형성할 수 있다.
그리고 상기 단차부 형성과정에서는 상기 게이트 전극과 상기 드레인 전극 사이의 폭과, 상기 드레인 전극의 폭을 합한 폭보다 상대적으로 좁은 폭으로 이루어지도록 상기 단차부를 형성할 수 있다.
아울러, 상기 단차부 형성과정에서는 상기 제1 기판의 일측 영역을 습식 또는 건식 에칭하여 상기 단차부를 형성할 수 있다.
또한, 상기 유전체 제거과정에서는 CMP(chemical mechanical polishing) 공정을 통해 상기 유전체를 제거할 수 있다.
그리고 상기 층 전이단계는, 상기 결정질 벌크의 일측면으로부터 이온을 주입하여 상기 결정질 벌크의 내부에 이온 주입층을 형성하는 이온 주입층 형성과정, 상기 결정질 벌크의 일측면에 상기 유전체 층이 접하도록 상기 제1 기판을 접합하는 기판 접합과정, 및 상기 이온 주입층을 경계로 상기 결정질 벌크를 분리시키는 박막 분리과정을 포함할 수 있다.
이때, 상기 이온 주입층 형성과정에서는 상기 결정질 벌크의 일측면으로부터 0.1~100㎛ 깊이에 상기 이온 주입층을 형성할 수 있다.
또한, 상기 박막 분리과정에서는 상기 이온 주입층을 열처리하여 상기 결정질 벌크를 분리시킬 수 있다.
한편, 본 발명은, 상기의 전력 소자용 기판을 소스 전극, 게이트 전극 및 드레인 전극을 포함하는 소자층이 형성되는 베이스 기판으로 구비하는 것을 특징으로 하는 수평형 전력 소자를 제공한다.
본 발명에 따르면, 전력소자의 반도체층을 이루는 결정질 박막의 강도 보강을 위해 접합된 지지기판의 일측 영역 중 전력 소자의 드레인 전극과 수직 방향으로 대응되는 일측 영역에 유전체로 이루어진 유전체 층을 형성함으로써, 수평형 전력 소자의 특성을 저하시키지 않으면서 항복전압을 크게 향상시킬 수 있다.
또한, 본 발명에 따르면, 소스 전극과 드레인 전극 사이의 수직 방향으로 대응되는 하부에 수평 방향으로 유전체가 위치됨으로써, 지지기판 또는 지지기판과 결정질 박막인 질화갈륨 박막의 접합면을 통한 기생전류를 차단할 수 있다.
또한, 본 발명에 따르면, 지지기판과 질화갈륨 박막의 접합면에 유전체가 부분적으로만 존재함에 따라, 전력 소자 동작 시 발생하는 열을 용이하게 배출시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 전력 소자용 기판을 나타낸 단면도.
도 2는 본 발명의 실시 예에 따른 전력 소자용 기판을 포함하는 수평형 전력 소자를 나타낸 단면도.
도 3 내지 도 6은 본 발명의 실시 예에 따른 전력 소자용 기판 제조방법에서 제1 기판 준비단계를 공정 순으로 나타낸 공정도.
도 7 내지 도 9는 본 발명의 실시 예에 따른 전력 소자용 기판 제조방법에서 층 전이단계를 공정 순으로 나타낸 공정도.
도 10은 본 발명의 실시 예에 따른 전력 소자용 기판 제조방법을 통해 제조된 전력 소자용 기판을 소자층 형성을 위한 베이스 기판으로 구비한 수평형 전력 소자를 나타낸 단면도.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 1에 도시한 바와 같이, 본 발명의 실시 예에 따른 전력 소자용 기판(100)은 수평형 전력 소자(도 2의 10)의 베이스 기판으로 사용된다. 이러한 전력 소자용 기판(100)은 제1 기판(110), 제2 기판(120) 및 유전체 층(130)을 포함하여 형성된다.
여기서, 도 2에 도시한 바와 같이, 수평형 전력 소자(10)는 본 발명의 실시 예에 따른 전력 소자용 기판(100)을 베이스 기판으로 구비하고, 제2 기판(120) 상에서 서로 수평 방향으로 이격 형성되는 소스 전극(12)과 드레인 전극(13), 이들 전극 사이에 형성되고, 제2 기판(120)과 헤테로 에피택시(hetero epitaxy) 구조를 이루는 AlGaN, InAlN 및 AlN 등으로 이루어진 반도체층(11), 반도체층(11) 상에 절연층(16)을 매개로 형성되는 게이트 전극(15) 및 이들을 덮는 형태로 형성되는 보호층(14)을 포함하여 형성될 수 있다. 이때, 도시하지 않았지만, 예컨대, GaN으로 이루어지는 제2 기판(120)과 AlGaN 등으로 이루어지는 반도체층(11) 사이에는 2DEG(two dimensional electron gas)가 유도되어 전하 이동을 위한 채널 역할을 수행하게 된다.
제1 기판(110)은 층 전이(layer transfer) 공정을 통해 결정질 박막으로 형성되는 제2 기판(120)의 강도 보강을 위해 이를 지지하는 기판이다. 본 발명의 실시 예에서는 제2 기판(120)이 Ⅲ-Ⅴ족 화합물, 특히, GaN으로 이루어질 수 있는데, 이 경우, 제1 기판(110)은 제2 기판(120)과 격자 정합성, 열팽창 계수 정합성, 열전도율, 가격 등을 고려해 특성이 우수한 물질로 이루어질 수 있다. 예를 들어, 제1 기판(110)은 Si, 사파이어, SiC, 다이아몬드 등과 같은 물질 중 선택된 어느 하나의 물질로 이루어질 수 있다.
한편, 본 발명의 실시 예에서, 제1 기판(110)의 일측 영역에는 수평형 전력 소자(10)의 항복 전압을 향상시키는 역할을 하는 유전체 층(130)이 형성되는데, 이에 대해서는 하기에서 보다 상세히 설명하기로 한다.
제2 기판(120)은 제1 기판(110) 상에 형성된다. 이러한 제2 기판(120)은 전력 소자(10)의 반도체층(11)과 헤테로 에피텍시 구조를 이룬다. 본 발명의 실시 예에서, 제2 기판(120)은 GaN로 이루어질 수 있다. 이러한 제2 기판(120)은 GaN 결정질 벌크(도 7의 121)로부터 제1 기판(110) 상에 층 전이된 GaN 결정질 박막이다. 즉, 제2 기판(120)은 층 전이 공정을 통해 제1 기판(110) 상에 형성되고, 제1 기판(110)에 의해 지지됨에 따라 강도가 보강된다.
여기서, 제2 기판(120)을 제1 기판(110) 상에 전이시키는 GaN 결정질 벌크(도 7의 121)는 이와 격자 정합성이 높은 GaAs 기판, 사파이어 기판, SiC 기판 등을 하지 기판으로 하여 HVPE법, HDC법 등의 방법에 의한 성장을 통해 만들어질 수 있다. 이때, 상면에 GaN 결정질 벌크(도 7의 121)를 성장시킨 하지 기판은 결정 성장이 완료된 다음 레이저 리프트 오프(LLO) 등의 방법을 통해 GaN 결정질 벌크(도 7의 121)로부터 분리된다.
이와 같이, 제1 기판(110) 상에 층 전이된 제2 기판(120)은 제1 기판(110)과 이종 접합 기판을 이루게 된다.
유전체 층(dielectric layer)(130)은 수백 내지 수천 볼트의 고전압이 드레인 전극(13)에 인가되는 경우, GaN으로 이루어지는 제2 기판(120)과 함께 이 고전압을 견뎌내는 역할을 한다. 즉, 유전체 층(130)은 전력 소자(10)의 항복 전압을 향상시키는 역할을 한다. 이를 위해, 유전체 층(130)은 높은 절연파괴전계를 갖는 절연체로 이루어질 수 있다. 예를 들어, 유전체 층(130)은 SiO2나 SixNy 등과 같은 유전체로 이루어질 수 있다. 또한, 유전체 층(130)은 제1 기판(110)과 제2 기판(120)의 접합면으로부터 제1 기판(110)의 내측 방향으로 제1 기판(110)의 일측 영역에 형성된다. 이때, 유전체 층(130)은 제2 기판(120) 상에 형성되는 드레인 전극(13)과 수직 방향으로 대응되는 제1 기판(110)의 일측 영역에 형성된다.
이와 같이, 드레인 전극(13)에 인가되는 고전압을 견디기 위해, 즉, 전력 소자(10)의 항복 전압을 향상시키기 위해, 유전체 층(130)의 폭(W1)은 드레인 전극(13)의 폭(W2)과 동일한 너비로 형성되거나 드레인 전극(13)의 폭(W2)보다 상대적으로 더 넓게 형성되는 것이 바람직하다. 이 경우, 도 2에 도시한 바와 같이, 유전체 층(130)은 소스 전극(12)과 드레인 전극(13) 사이의 하부에 수평 방향으로 위치하게 되어, 제1 기판(110) 또는 제1 기판(110)과 제2 기판(120)의 경계면을 통해 흐르는 기생 전류(e-)를 차단하는 역할도 하게 된다.
이때, 전력 소자(10) 동작 시 발생하는 열을 용이하게 배출시키기 위해, 유전체 층(130)의 왼쪽 단부(도면 기준)는 제2 기판(120) 상에 드레인 전극(13)과 수평 방향으로 이격 형성되는 게이트 전극(15)과 수직 방향으로 중첩되지 않게 형성되는 것이 바람직하다. 구체적으로, 유전체 층(130)의 폭(W1)은 게이트 전극(15)과 드레인 전극(13) 사이의 폭(W3)과, 드레인 전극(13)의 폭(W2)을 합한 폭(W2+W3)보다 상대적으로 좁은 폭으로 이루어질 수 있다. 이에 따라, 게이트 전극(15)의 오른쪽 단부(도면 기준)와 유전체 층(130)의 왼쪽 단부(도면 기준)는 수직 방향으로 서로 만나지 않게 되고, 이를 통해, 전력 소자(10) 동작 시 발생하는 열이 제1 기판(110)을 통해 빠져나가는데 제약을 받지 않게 된다. 아울러, 유전체 층(130)의 수직 방향 두께는 수~수십 ㎛로 형성될 수 있다.
이와 같이, 본 발명의 실시 예에 따른 유전체 층(130)은 제1 기판(110)의 제한된 영역에 이의 내측 방향으로 국부적으로 형성된다. 즉, 유전체 층(130)은 제1 기판(110)에 포함된 형태를 이룬다. 이에 따라, 본 발명의 실시 예에 따른 전력 소자용 기판(100)은 전력 소자(10)의 특성, 예컨대, ON 저항, 누설전류, 소자의 면적과 크기 등을 저하시키지 않으면서 전력 소자(10)의 항복 전압을 크게 향상시킬 수 있다.
이하, 본 발명의 실시 예에 따른 전력 소자용 기판 제조방법에 대하여 도 3 내지 도 10을 참조하여 설명하기로 한다.
본 발명의 실시 예에 따른 전력 소자용 기판 제조방법은 제1 기판 준비단계 및 층 전이단계를 포함한다.
먼저, 도 3 내지 도 6에 도시한 바와 같이, 제1 기판 준비단계는 전력 소자(도 10의 10)의 드레인 전극(도 10의 13)과 수직 방향으로 대응되는 일측 영역에 유전체(131)로 이루어진 유전체 층(130)이 형성되어 있는 제1 기판(110)을 제조하는 단계로, 단차부 형성과정, 유전체 증착과정 및 유전체 제거과정을 포함할 수 있다.
먼저, 단차부 형성과정에서는 드레인 전극(도 10의 13)과 수직 방향으로 대응되는 제1 기판(110)의 일측 영역을 가공하여 제2 기판(도 9의 120)과의 접합면인 제1 기판(110)의 표면으로부터 내측 방향으로 홈 형태의 단차부(111)를 형성한다. 이때, 단차부 형성과정에서는 제1 기판(110)의 일측 영역에 대한 건식 또는 습식 식각을 통해 제1 기판(110)의 표면으로부터 내측 방향으로 단차부(111)를 형성할 수 있다. 또한, 단차부 형성과정에서는 단차부(111)의 폭(W1)을 후속 공정을 통해 형성될 드레인 전극(도 10의 13)의 폭(W2)과 동일하게 형성하거나 더 넓게 형성할 수 있다. 이 경우, 전력 소자(도 10의 10) 작동 시 발생하는 열을 용이하게 방출시키기 위해, 유전체(131)로 채워져 유전체 층(130)이 될 단차부(111)의 일측 단부가 드레인 전극(도 10의 13)과 수평 방향으로 이격 형성되는 전력 소자(도 10의 10)의 게이트 전극(도 10의 15)과 수직 방향으로 중첩되지 않도록 단차부(111)를 형성하는 것이 바람직하다. 즉, 단차부 형성과정에서는 게이트 전극(도 10의 15)과 드레인 전극(도 10의 13) 사이의 폭(W3)과, 드레인 전극(W2)의 폭을 합한 폭(W2+W3)보다 상대적으로 좁은 폭(W1)으로 이루어지도록 단차부(111)를 형성하는 것이 바람직하다. 한편, 본 발명의 실시 예에서는 제2 기판(도 9의 120)으로 GaN 기판을 사용함에 따라, 제1 기판(110)으로는 격자 정합성, 열팽창 계수 정합성, 열전도율, 가격 등을 고려해 특성이 우수한 물질로 이루어진 기판, 예컨대, Si, 사파이어, SiC, 다이아몬드 등과 같은 물질 중 선택된 어느 하나의 물질로 이루어진 기판을 사용할 수 있다.
그 다음, 도 5에 도시한 바와 같이, 유전체 증착과정에서는 단차부(111)를 포함하는 제1 기판(110)의 일측면 즉, 제2 기판(도 9의 120)과의 접합면 전 영역에 유전체(131)를 증착한다. 이때, 유전체(131)로는 절연파괴전계가 높은 물질, 예컨대, SiO2나 SixNy 등 중에서 하나 또는 여러 개를 선택하여 사용할 수 있다.
그 다음, 도 6에 도시한 바와 같이, 유전체 제거과정에서는 제1 기판(110)의 표면이 노출될 때까지 CMP(chemical mechanical polishing) 등의 연마 방법을 통해 제1 기판(110) 상의 유전체(131)를 제거한다. 유전체 제거과정이 완료되면, 일정한 폭(W1)과 두께를 갖는 유전체(131)로 이루어진 유전체 층(130)이 제1 기판(110)의 일측 영역, 즉, 드레인 전극(도 10의 13)과 수직 방향으로 대응되는 영역에 형성된다. 즉, 유전체 층(130)은 단차부(111)에 유전체(131)가 충진되는 형태로 형성되고, 이에 따라, 유전체 층(130)의 폭과 두께, 너비 등은 단차부(111)의 형태에 의해 제어된다. 이때, 유전체 제거과정에서는 제1 기판(110)의 노출된 표면과 유전체 층(130)의 표면이 단차 없는 평탄면을 이루도록 유전체를 연마하여 제거한다.
다음으로, 도 7 내지 도 9에 도시한 바와 같이, 층 전이단계는 층 전이(layer transfer) 공정을 통해 접합면 일측 영역에 유전체 층(130)이 형성된 제1 기판(110) 상에 제1 기판(110)과는 화학 조성이 다른 물질, 예컨대, GaN 결정질 벌크(121)로부터 분리된 제2 기판(120)을 형성하는 단계이다. 본 발명의 실시 예에서, 이러한 층 전이단계는 이온 주입층 형성과정, 기판 접합과정 및 박막 분리과정을 포함할 수 있다.
먼저, 도 7에 도시한 바와 같이, 이온 주입층 형성과정에서는 제1 기판(110)과 접합되는 GaN 결정질 벌크(121)의 접합면으로부터 이온을 주입하여 GaN 결정질 벌크(121) 내부에 이온 주입층(122)을 형성한다. 이때, 주입하는 이온으로는 수소, 헬륨 또는 질소 중 어느 하나를 선택하여 사용할 수 있다. 그리고 이온 주입층 형성과정에서는 GaN 결정질 벌크(121)의 접합면으로부터 내측으로 0.1~100㎛ 깊이에 이온을 주입시켜, 그 위치에 이온 주입층(122)을 형성시킬 수 있다. 이와 같은 깊이에 형성된 이온 주입층(122)은 후속 공정 시 0.1~100㎛의 두께를 갖는 GaN 결정질 박막인 제2 기판(120) 형성을 위한 박막 분리과정의 분리 경계면으로 작용하게 된다.
그 다음, 도 8에 도시한 바와 같이, 기판 접합과정에서는 내부에 이온 주입층(122)이 형성된 GaN 결정질 벌크(121)의 일측면에 유전체 층(130)이 접하도록, 열과 압력을 함께 가하거나 열 또는 압력 중 어느 하나를 가해 제1 기판(110)을 접합한다.
한편, 층 전이단계에서는 기판 접합과정을 진행하기 전, 서로 접합되는 제1 기판(110)과 제2 기판(120) 간의 접합 강도 향상을 위해, 제1 기판(110) 및 제2 기판(120) 각각의 접합면을 표면처리하는 것이 바람직하다. 이러한 표면처리는 아세톤, IPA, 에탄올과 같은 유기용매, 황산, 과산화수소, 암모니아 및 탈이온수를 이용한 세정 및 가스 플라즈마를 사용한 표면 에칭 및 표면 활성화를 포함한다. 이때, 플라즈마에 사용되는 가스로는 아르곤, 질소와 같은 불활성 기체와 산소, 수소, 염소 가스 등을 사용할 수 있다.
그 다음, 도 9에 도시한 바와 같이, 박막 분리과정에서는 이온 주입층(122)을 분리 경계면으로 하여 GaN 결정질 벌크(121)를 분리시킨다. 그리고 이를 통해, 제1 기판(110) 상에 GaN 결정질 벌크(121)로부터 분리된 GaN 결정질 박막인 제2 기판(120)을 형성한다. 박막 분리과정에서는 대략 400℃ 정도의 온도에서 핫플레이트나 전기로(furnace)를 이용한 열처리를 통해 이온 주입층(122)을 버블(bubble)화시킴으로써, GaN 결정질 벌크(121)를 분리시킨다. 이때, 일부가 제2 기판(120)으로 분리되고 남은 GaN 결정질 벌크(121)는 완전히 소모될 때까지 계속해서 층 전이단계를 진행하여 다른 제2 기판(120) 전이에 재사용될 수 있다. 즉, 하나의 자립형 GaN 결정질 벌크(121)는 수십 내지 수백 개의 GaN 결정질 박막으로 분리되어, 수십 내지 수백 개의 이종 접합 기판 즉, 전력 소자용 기판(100) 제조에 사용될 수 있다.
한편, 도 10에 도시한 바와 같이, 상기와 같은 공정을 통해 제조된 전력 소자용 기판(100) 상에 제2 기판(120)과 헤테로 에피텍시 구조를 이루는 AlGaN, InAlN 및 AlN 등으로 이루어진 반도체층(11)을 형성하고, 서로 수평 방향으로 소스 전극(12)과 드레인 전극(13)을 이격 형성한 후, 반도체층(11) 상에 절연층(16), 절연층(16) 상에 게이트 전극(15) 그리고 이들 상에 보호층(14)을 차례로 형성하여, 본 발명의 실시 예에 따른 전력 소자용 기판(100)을 베이스 기판으로 구비하는 전력 소자(10)를 제조할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 전력 소자용 기판 110: 제1 기판
111: 단차부 120: 제2 기판
121: 결정질 벌크 122: 이온 주입층
130: 유전체 층 131: 유전체
10: 수평형 전력 소자 11: 반도체층
12: 소스 전극 13: 드레인 전극
14: 보호층 15: 게이트 전극
16: 절연층

Claims (16)

  1. 수평형 전력 소자의 소스 전극, 게이트 전극 및 드레인 전극이 형성되는 기판에 있어서,
    제1 기판;
    상기 제1 기판 상에 형성되고, 상기 제1 기판과는 화학 조성이 다른 물질로 이루어진 제2 기판; 및
    상기 제1 기판 및 상기 제2 기판의 접합면으로부터 상기 제1 기판의 내측 방향으로 상기 제1 기판의 일측 영역에 형성되되, 상기 제2 기판 상에 형성되는 상기 드레인 전극과 수직 방향으로 대응되는 상기 제1 기판의 일측 영역에 형성되고, 유전체로 이루어진 유전체 층;
    을 포함하는 것을 특징으로 하는 전력 소자용 기판.
  2. 제1항에 있어서,
    상기 유전체 층의 폭은 적어도 상기 드레인 전극의 폭과 동일한 것을 특징으로 하는 전력 소자용 기판.
  3. 제2항에 있어서,
    상기 유전체 층의 일측 단부는 상기 제2 기판 상에 상기 드레인 전극과 수평 방향으로 이격 형성되는 상기 게이트 전극과 수직 방향으로 중첩되지 않게 형성되는 것을 특징으로 하는 전력 소자용 기판.
  4. 제3항에 있어서,
    상기 유전체 층은 상기 게이트 전극과 상기 드레인 전극 사이의 폭과, 상기 드레인 전극의 폭을 합한 폭보다 상대적으로 좁은 폭으로 이루어진 것을 특징으로 하는 전력 소자용 기판.
  5. 제1항에 있어서,
    상기 제2 기판은 Ⅲ-Ⅴ족 화합물 기판인 것을 특징으로 하는 전력 소자용 기판.
  6. 전력 소자의 드레인 전극과 수직 방향으로 대응되는 영역에 유전체로 이루어진 유전체 층이 형성되어 있는 제1 기판을 준비하는 제1 기판 준비단계; 및
    층 전이(layer transfer) 공정을 통해 상기 제1 기판 상에 상기 제1 기판과는 화학 조성이 다른 물질로 이루어진 결정질 벌크로부터 분리된 제2 기판을 형성하는 층 전이단계;
    를 포함하는 것을 특징으로 하는 전력 소자용 기판 제조방법.
  7. 제6항에 있어서,
    상기 제1 기판 준비단계는,
    상기 드레인 전극과 수직 방향으로 대응되는 제1 기판의 일측 영역을 가공하여 상기 제1 기판의 내측 방향으로 단차부를 형성하는 단차부 형성과정,
    상기 단차부를 포함하는 상기 제1 기판의 일측면 전 영역에 유전체를 증착하는 유전체 증착과정, 및
    상기 제1 기판의 일측면이 노출되도록 상기 유전체를 제거하는 유전체 제거과정을 포함하는 것을 특징으로 하는 전력 소자용 기판 제조방법.
  8. 제7항에 있어서,
    상기 단차부 형성과정에서는 상기 단차부의 폭을 적어도 상기 드레인 전극의 폭과 동일하게 형성하는 것을 특징으로 하는 전력 소자용 기판 제조방법.
  9. 제8항에 있어서,
    상기 단차부 형성과정에서는 상기 단차부의 일측 단부가 상기 드레인 전극과 수평 방향으로 이격 형성되는 상기 전력 소자의 게이트 전극과 수직 방향으로 중첩되지 않도록 상기 단차부를 형성하는 것을 특징으로 하는 전력 소자용 기판 제조방법.
  10. 제9항에 있어서,
    상기 단차부 형성과정에서는 상기 게이트 전극과 상기 드레인 전극 사이의 폭과, 상기 드레인 전극의 폭을 합한 폭보다 상대적으로 좁은 폭으로 이루어지도록 상기 단차부를 형성하는 것을 특징으로 하는 전력 소자용 기판 제조방법.
  11. 제7항에 있어서,
    상기 단차부 형성과정에서는 상기 제1 기판의 일측 영역을 습식 또는 건식 에칭하여 상기 단차부를 형성하는 것을 특징으로 하는 전력 소자용 기판 제조방법.
  12. 제7항에 있어서,
    상기 유전체 제거과정에서는 CMP(chemical mechanical polishing) 공정을 통해 상기 유전체를 제거하는 것을 특징으로 하는 전력 소자용 기판 제조방법.
  13. 제6항에 있어서,
    상기 층 전이단계는,
    상기 결정질 벌크의 일측면으로부터 이온을 주입하여 상기 결정질 벌크의 내부에 이온 주입층을 형성하는 이온 주입층 형성과정,
    상기 결정질 벌크의 일측면에 상기 유전체 층이 접하도록 상기 제1 기판을 접합하는 기판 접합과정, 및
    상기 이온 주입층을 경계로 상기 결정질 벌크를 분리시키는 박막 분리과정을 포함하는 것을 특징으로 하는 전력 소자용 기판 제조방법.
  14. 제13항에 있어서,
    상기 이온 주입층 형성과정에서는 상기 결정질 벌크의 일측면으로부터 0.1~100㎛ 깊이에 상기 이온 주입층을 형성하는 것을 특징으로 하는 전력 소자용 기판 제조방법.
  15. 제13항에 있어서,
    상기 박막 분리과정에서는 상기 이온 주입층을 열처리하여 상기 결정질 벌크를 분리시키는 것을 특징으로 하는 전력 소자용 기판 제조방법.
  16. 제1항에 따른 전력 소자용 기판을 소스 전극, 게이트 전극 및 드레인 전극을 포함하는 소자층이 형성되는 베이스 기판으로 구비하는 것을 특징으로 하는 수평형 전력 소자.
KR1020130050551A 2013-05-06 2013-05-06 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자 KR20140131681A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130050551A KR20140131681A (ko) 2013-05-06 2013-05-06 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130050551A KR20140131681A (ko) 2013-05-06 2013-05-06 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자

Publications (1)

Publication Number Publication Date
KR20140131681A true KR20140131681A (ko) 2014-11-14

Family

ID=52452967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130050551A KR20140131681A (ko) 2013-05-06 2013-05-06 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자

Country Status (1)

Country Link
KR (1) KR20140131681A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020051258A1 (en) * 2018-09-07 2020-03-12 Kla Corporation System and method for fabricating semiconductor wafer features having controlled dimensions
US11385187B1 (en) 2020-03-19 2022-07-12 Kla Corporation Method of fabricating particle size standards on substrates

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020051258A1 (en) * 2018-09-07 2020-03-12 Kla Corporation System and method for fabricating semiconductor wafer features having controlled dimensions
US10796969B2 (en) 2018-09-07 2020-10-06 Kla-Tencor Corporation System and method for fabricating semiconductor wafer features having controlled dimensions
US11385187B1 (en) 2020-03-19 2022-07-12 Kla Corporation Method of fabricating particle size standards on substrates

Similar Documents

Publication Publication Date Title
JP7059257B2 (ja) 加工基板と統合された電子パワーデバイス
JP2020074399A (ja) 電力およびｒｆ用途用の設計された基板構造
TWI717428B (zh) 經設計之基材上之寬帶隙元件積體電路結構
JP7314134B2 (ja) 加工基板上の集積デバイスのためのシステムおよび方法
TW201937535A (zh) 使用工程設計過的基板結構來實施的功率及rf設備
JP7118069B2 (ja) 縦型パワーデバイスのための方法およびシステム
JP7052503B2 (ja) トランジスタの製造方法
KR20140131681A (ko) 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자
CN116705605A (zh) 一种硅基氮化镓hemt器件及其制备方法
KR101105918B1 (ko) 질화물 반도체 소자의 제조방법
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN116314274A (zh) 一种具有p沟道的GaN基HEMT器件的制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application