JP7118069B2 - 縦型パワーデバイスのための方法およびシステム - Google Patents

縦型パワーデバイスのための方法およびシステム Download PDF

Info

Publication number
JP7118069B2
JP7118069B2 JP2019534971A JP2019534971A JP7118069B2 JP 7118069 B2 JP7118069 B2 JP 7118069B2 JP 2019534971 A JP2019534971 A JP 2019534971A JP 2019534971 A JP2019534971 A JP 2019534971A JP 7118069 B2 JP7118069 B2 JP 7118069B2
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
epitaxial
type gallium
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019534971A
Other languages
English (en)
Other versions
JP2020504447A (ja
Inventor
オドノブリュードフ，ウラジミール
リスバド，ディリップ
アクタス，オズギュル
Original Assignee
クロミス，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クロミス，インコーポレイテッド filed Critical クロミス，インコーポレイテッド
Publication of JP2020504447A publication Critical patent/JP2020504447A/ja
Application granted granted Critical
Publication of JP7118069B2 publication Critical patent/JP7118069B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide

Description

関連出願の相互参照
[0001]本出願は、２０１６年１２月２８日に申請された米国仮特許出願第６２／４３９，８６０号、および２０１７年１２月１９日に申請された米国非仮特許出願第１５／８４７，７１６号の利点を主張するものであり、それらの開示は、その全体が参照により組み込まれる。
[0002]窒化ガリウム系パワーデバイスは、典型的には、サファイア基板上にエピタキシャル成長により形成される。サファイア基板上での窒化ガリウム系パワーデバイスの成長は、基板およびエピタキシャル層が異なる材料から構成されているため、ヘテロエピタキシャル成長プロセスである。ヘテロエピタキシャル成長プロセスに起因して、エピタキシャル成長させた材料は、均一性の低下およびエピタキシャル層の電子的／光学的性質に関連付けられたメトリックの低下を含む様々な悪影響を呈することがある。したがって、当技術分野においてエピタキシャル成長プロセスおよび基板構造に関連する改善された方法ならびにシステムに対する必要性がある。
[0003]本発明の一実施形態によると、半導体デバイスを形成する方法は、人工基板を用意するステップを含む。人工基板は、多結晶セラミックコアと、多結晶セラミックコアを封入するバリア層と、バリア層に結合された接合層と、接合層に結合された実質的に単結晶のシリコン層と、を含む。本方法は、人工基板に結合されたショットキーダイオードを形成するステップをさらに含む。ショットキーダイオードは、頂面および底面を有する。底面は、実質的に単結晶のシリコン層に結合されている。本方法は、ショットキーダイオードの頂面に結合されたショットキーコンタクトを形成するステップと、ショットキーコンタクトに結合された金属メッキを形成するステップと、ショットキーダイオードの底面を露出させるために人工基板を除去するステップと、ショットキーダイオードの底面上にオーミックコンタクトを形成するステップと、をさらに含む。一部の実施形態では、ショットキーダイオードを形成するステップは、実質的に単結晶のシリコン層に結合された第１のエピタキシャルＮ型窒化ガリウム層を形成するステップと、第１のエピタキシャルＮ型窒化ガリウム層に結合された第２のエピタキシャルＮ型窒化ガリウム層を形成するステップと、を含む。ショットキーコンタクトは、第２のエピタキシャルＮ型窒化ガリウム層に結合されており、オーミックコンタクトは、第１のエピタキシャルＮ型窒化ガリウム層に結合されている。
[0004]本発明の別の実施形態によると、半導体デバイスを形成する方法は、人工基板を用意するステップを含む。人工基板は、多結晶セラミックコアと、多結晶セラミックコアを封入するバリア層と、バリア層に結合された接合層と、接合層に結合された実質的に単結晶のシリコン層と、を含む。本方法は、実質的に単結晶のシリコン層に結合されたバッファ層を形成するステップと、バッファ層に結合されたパワートランジスタを形成するステップと、をさらに含む。パワートランジスタは、頂面および底面を有する。底面は、バッファ層に結合されている。本方法は、パワートランジスタの頂面に結合されたゲートコンタクトを形成するステップと、パワートランジスタの頂面に結合された第１のソースコンタクトおよび第２のソースコンタクトを形成するステップと、人工基板を除去するステップと、パワートランジスタの底面を露出させるためにバッファ層を除去するステップと、パワートランジスタの底面に結合されたドレインコンタクトを形成するステップと、をさらに含む。一部の実施形態では、パワートランジスタを形成するステップは、バッファ層に結合された第１のエピタキシャルＮ型窒化ガリウム層を形成するステップと、第１のエピタキシャルＮ型窒化ガリウム層に結合された第２のエピタキシャルＮ型窒化ガリウム層を形成するステップと、第２のエピタキシャルＮ型窒化ガリウム層内部に第１のＰ型窒化ガリウム領域および第２のＰ型窒化ガリウム領域を形成するステップと、を含む。第１のＰ型窒化ガリウム領域および第２のＰ型窒化ガリウム領域は、トレンチによって互いに分離されている。トレンチの上方の第２のエピタキシャルＮ型窒化ガリウム層の一部は、チャネル領域を形成する。パワートランジスタを形成するステップは、チャネル領域に結合されたエピタキシャル窒化アルミニウムガリウム層を形成するステップと、エピタキシャル窒化アルミニウムガリウム層に結合されたゲート誘電体層を形成するステップと、をさらに含む。ゲートコンタクトは、ゲート誘電体層に結合され、第１のソースコンタクトは、第１のＰ型窒化ガリウム領域に結合され、第２のソースコンタクトは、第２のＰ型窒化ガリウム領域に結合され、ドレインコンタクトは、第１のエピタキシャルＮ型窒化ガリウム層の背面に結合されている。
本発明の一部の実施形態による人工基板構造を示す簡略化された概略断面図である。 本発明の一部の実施形態によるショットキーバリアダイオード（ＳＢＤ）を形成する方法を示す簡略化された流れ図である。 本発明の一部の実施形態による図２に示す方法の中間ステップを示す概略断面図である。 本発明の一部の実施形態による図２に示す方法の中間ステップを示す概略断面図である。 本発明の一部の実施形態による図２に示す方法の中間ステップを示す概略断面図である。 本発明の一部の実施形態による図２に示す方法の中間ステップを示す概略断面図である。 本発明の一部の実施形態による図２に示す方法の中間ステップを示す概略断面図である。 本発明の一部の実施形態による図２に示す方法の中間ステップを示す概略断面図である。 本発明の一部の実施形態による図２に示す方法の中間ステップを示す概略断面図である。 本発明の一部の実施形態による図２に示す方法の中間ステップを示す概略断面図である。 本発明の一部の実施形態によるショットキーダイオードの概略斜視図である。 本発明の一部の実施形態による縦型パワートランジスタを形成する方法を示す簡略化された流れ図である。 本発明の一部の実施形態による図５に示す方法の中間ステップを示す概略断面図である。 本発明の一部の実施形態による図５に示す方法の中間ステップを示す概略断面図である。 本発明の一部の実施形態による図５に示す方法の中間ステップを示す概略断面図である。 本発明の一部の実施形態によるパワートランジスタの概略斜視図である。 本発明の他の一部の実施形態によるパワートランジスタの概略斜視図である。 本発明の一部の実施形態による人工基板構造を示す簡略化された概略図である。 本発明の他の一部の実施形態による人工基板構造を示す簡略化された概略図である。 本発明の一部のさらなる実施形態による人工基板構造を示す簡略化された概略図である。 本発明の一部の実施形態による人工基板を製造する方法を示す簡略化された流れ図である。
[0017]本発明は、一般に、人工基板上に形成されたショットキーダイオードおよびパワートランジスタに関する。より詳細には、本発明は、エピタキシャル成長プロセスを使用して縦型ショットキーダイオードおよび縦型パワートランジスタを製造するのに適した方法ならびにシステムに関する。単に一例として、本発明は、エピタキシャル成長によって基板上に縦型ショットキーダイオードおよび縦型パワートランジスタを製造する方法ならびにシステムに適用されており、基板は、縦型ショットキーダイオードおよび縦型パワートランジスタを形成するエピタキシャル層と実質的に一致する熱膨張係数（ＣＴＥ）を特徴とする。本方法および技法は、様々な半導体処理操作に適用することができる。
[0018]図１は、本発明の一部の実施形態による人工基板構造を示す簡略化された概略図である。図１に示すように、人工基板構造は、様々な電子的および光学的用途に適している可能性がある。人工基板構造は、人工基板構造上に、例えば、剥離されたシリコン（１１１）層１２５上に成長させるエピタキシャル材料の熱膨張係数（ＣＴＥ）と実質的に一致するＣＴＥを有することができるコア１１０（例えば、ＡｌＮ基板）を含む。
[0019]窒化ガリウム（ＧａＮ）系材料（ＧａＮ系層を含むエピタキシャル層）の成長を含む用途については、コア１１０は、多結晶セラミック材料、例えば、酸化イットリウムなどの結合材料を含むことができる多結晶窒化アルミニウム（ＡｌＮ）とすることができる。多結晶窒化ガリウム（ＧａＮ）、多結晶窒化アルミニウムガリウム（ＡｌＧａＮ）、多結晶炭化ケイ素（ＳｉＣ）、多結晶酸化亜鉛（ＺｎＯ）、多結晶三酸化ガリウム（Ｇａ２Ｏ３）などを含む他の材料をコアに利用することができる。
[0020]コア１１０の厚さは、１００～１，５００μｍ程度、例えば７５０μｍとすることができる。コア１１０は、シェルまたは封入シェルと呼ばれることがある接着層１１２に封入される。一実施形態において、接着層１１２は、厚さが１，０００Å程度のテトラエチル・オルトシリケート（ＴＥＯＳ）酸化物層を含む。他の実施形態では、接着層１１２の厚さは、例えば１００Åから２，０００Åまで変化する。ＴＥＯＳ酸化物は、一部の実施形態では接着層１１２に利用されるが、本発明の一実施形態によると、後で堆積させる層とその下の層または材料（例えば、セラミック、特に多結晶セラミック）との間の接着をもたらす他の材料を利用することができる。例えば、ＳｉＯ２または他の酸化ケイ素（ＳｉｘＯｙ）は、セラミック材料によく付着し、例えば、導電性材料のその後の堆積に適した表面を提供する。接着層１１２は、一部の実施形態において、コア１１０を完全に取り囲んで完全に封入されたコア１１０を形成し、半導体処理、特に多結晶または複合基板および層と両立することができるＬＰＣＶＤプロセスあるいは他の適切な堆積プロセスを使用して形成され得る。接着層１１２は、表面を提供し、その上に後続の層が付着して人工基板構造の要素を形成する。
[0021]封入接着層を形成するためのＬＰＣＶＤプロセス、スピンオンガラス／誘電体、炉ベースのプロセスなどの使用に加えて、ＣＶＤプロセスまたは同様の堆積プロセスを含む他の半導体プロセスを本発明の実施形態に従って利用することができる。一例として、コア１１０の一部を被覆する堆積プロセスを利用することができ、コア１１０を裏返すことができ、堆積プロセスを繰り返してコア１１０のさらなる部分を被覆することができる。したがって、一部の実施形態では、完全に封入された構造を提供するためにＬＰＣＶＤ技法が利用されるが、特定の用途に応じて他の膜形成技法が利用されてもよい。
[0022]図９は、本発明の一部の実施形態による人工基板構造を示す、別の簡略化された概略図である。図１および図９を参照すると、導電層１１４が接着層１１２を取り囲んで形成されている。一実施形態において、導電層１１４は、ポリシリコンがセラミック材料に対して乏しい接着力を呈することがあるため、接着層１１２を取り囲んで形成されたポリシリコン（すなわち、多結晶シリコン）のシェルである。導電層１１４がポリシリコンである実施形態では、ポリシリコン層の厚さは、５００～５，０００Å程度、例えば２，５００Åとすることができる。一部の実施形態では、ポリシリコン層は、接着層１１２（例えば、ＴＥＯＳ酸化物層）を完全に取り囲むようにシェルとして形成することができ、それによって完全に封入された接着層１１２を形成し、ＬＰＣＶＤプロセスを使用して形成され得る。他の実施形態では、以下に論じるように、導電性材料は、接着層１１２の一部に、例えば、基板構造の下半分に形成されてもよい。一部の実施形態では、導電性材料は、完全封入層として形成され、その後、基板構造の片面で除去されてもよい。
[0023]一実施形態において、導電層１１４は、高導電性材料を提供するためにドープされた、例えば、ｐ型ポリシリコン層を提供するために、ホウ素でドープされたポリシリコン層とすることができる。一部の実施形態では、ホウ素によるドーピングは、高い導電性を提供するために１×１０１９ｃｍ－３～１×１０２０ｃｍ－３のレベルにある。異なるドーパント濃度の他のドーパント（例えば、１×１０１６ｃｍ－３～５×１０１８ｃｍ－３の範囲にあるドーパント濃度のリン、ヒ素、ビスマスなど）を利用して、導電層１１４で使用するのに適したｎ型またはｐ型半導体材料を提供することができる。当業者は、多くの変形形態、修正形態、および代替形態を認識されるであろう。
[0024]導電層１１４の存在は、人工基板を、半導体処理ツール、例えば静電チャック（ＥＳＣまたはｅチャック）を有するツールに静電チャックする際に有用である。導電層は、半導体処理ツールにおいて処理した後の迅速なチャッキング解除を可能にする。本発明の実施形態では、導電層１１４は、ボンディングを含む将来の処理中に、チャックとの電気的接触またはｅチャックへの容量結合を可能にする。したがって、本発明の実施形態は、従来のシリコンウエハと共に利用されるやり方で処理することができる基板構造を提供する。当業者は、多くの変形形態、修正形態、および代替形態を認識されるであろう。加えて、静電チャッキングと組み合わせて高い熱伝導率を有する基板構造を有することは、その後の加工層およびエピタキシャル層の形成のために、ならびにその後のデバイス製造工程のためによりよい堆積条件を与えることができる。例えば、これは、その後の層形成を通して、より低い応力、より均一な堆積厚、およびより良好な化学量論制御をもたらすことができる望ましい熱プロファイルを提供することができる。
[0025]第２の接着層１１６（例えば、厚さが１，０００Å程度のＴＥＯＳ酸化物層）は、導電層１１４を取り囲むように形成されている。第２の接着層１１６は、一部の実施形態では、導電層１１４を完全に取り囲んで完全に封入された構造を形成し、スピンオン誘電体の堆積を含む、ＬＰＣＶＤプロセス、ＣＶＤプロセス、または任意の他の適切な堆積プロセスを使用して形成され得る。
[0026]バリア層１１８、例えば窒化ケイ素層は、第２の接着層１１６を取り囲んで形成される。一実施形態において、バリア層１１８は、厚さが２，０００Å～５，０００Å程度の窒化ケイ素層である。バリア層１１８は、一部の実施形態では、第２の接着層１１６を完全に取り囲んで完全に封入された構造を形成し、ＬＰＣＶＤプロセスを使用して形成され得る。窒化ケイ素層に加えて、ＳｉＣＮ、ＳｉＯＮ、ＡｌＮ、ＳｉＣなどを含む非晶質材料をバリア層１１８として利用することができる。一部の実施態様では、バリア層１１８は、バリア層１１８を形成するために構築された、いくつかの副層から構成される。したがって、バリア層という用語は、単一の層または単一の材料を意味するのではなく、複合的に積層された１つまたは複数の材料を包含することが意図されている。当業者は、多くの変形形態、修正形態、および代替形態を認識されるであろう。
[0027]一部の実施形態では、バリア層１１８、例えば窒化ケイ素層は、例えば高温（例えば１，０００℃）エピタキシャル成長プロセス中に、コア内に存在する元素、例えばイットリウム（元素の）、酸化イットリウム（すなわちイットリア）、酸素、金属不純物、他の微量元素などの、人工基板が存在することができる半導体処理チャンバの環境への拡散および／またはガス放出を防止する。本明細書に記載された封入層を利用して、非クリーンルーム環境用に設計された多結晶ＡｌＮを含むセラミック材料を、半導体プロセスフローおよびクリーンルーム環境において利用することができる。
[0028]典型的には、コアを形成するために利用されるセラミック材料は、１，８００℃の範囲の温度で焼成される。このプロセスは、セラミック材料内に存在するかなりの量の不純物を追い出すことが予想される。これらの不純物は、焼結剤としてのイットリアの使用から生じるイットリウム、カルシウム、ならびに他の元素および化合物を含むことがある。続いて、８００℃～１，１００℃の範囲のはるかに低い温度で行われるエピタキシャル成長プロセス中、これらの不純物のその後の拡散は、微々たるものであることが予想される。しかしながら、従来の予想に反して、本発明者らは、セラミック材料の焼成温度よりもはるかに低い温度でのエピタキシャル成長プロセス中でさえも、人工基板の層を通して元素の有意な拡散が存在することを突き止めた。したがって、本発明の実施形態は、この望ましくない拡散を防止するためにバリア層１１８を人工基板構造に一体化する。
[0029]図１をもう一度参照すると、接合層１２０（例えば酸化ケイ素層）は、バリア層１１８の一部、例えばバリア層１１８の頂面に堆積し、続いて、実質的に単結晶の層１２５（例えば図１に示す剥離されたシリコン（１１１）層などの単結晶シリコン層）の接合中に使用される。接合層１２０は、一部の実施形態では、厚さがほぼ１．５μｍであってもよい。一部の実施形態では、接合層１２０の厚さは、接合誘起ボイド軽減のために２０ｎｍ以上である。一部の実施形態では、接合層１２０の厚さは、０．７５～１．５μｍの範囲にある。
[0030]実質的に単結晶の層１２５（例えば、剥離されたＳｉ（１１１））は、エピタキシャル材料の形成のためのエピタキシャル成長プロセス中に成長層として使用するのに適している。一部の実施形態では、エピタキシャル材料は、厚さが２μｍ～１０μｍのＧａＮ層を含むことができ、このＧａＮ層を光電子、ＲＦ、およびパワーデバイスにおいて利用される複数の層のうちの１つとして利用することができる。一実施形態において、実質的に単結晶の層１２５は、層転写プロセスを使用して接合層１２０に取り付けられた単結晶シリコン層を含む。
[0031]図１を参照すると、一部の実施形態では、実質的に単結晶のシリコン層１２２は、接合層１２０に接合され得る。実質的に単結晶の層１２２は、エピタキシャル材料１３０の形成のためのエピタキシャル成長プロセス中に成長層として使用するのに適している。一部の実施形態では、エピタキシャル材料１３０は、厚さが２μｍ～１０μｍのＧａＮ層を含み、このＧａＮ層を光電子デバイス、ＲＦデバイス、およびパワーデバイスなどにおいて利用される複数の層のうちの１つとして利用することができる。他の実施形態では、エピタキシャル材料１３０は、厚さが１０μｍを上回り、複数のエピタキシャル層を含むエピタキシャル構造とすることができる。一実施形態において、実質的に単結晶の層１２２は、層転写プロセスを使用して接合層１２０に取り付けられた実質的に単結晶のシリコン層を含む。
[0032]人工基板構造に関するさらなる記載は、２０１７年６月１３日に申請された米国特許出願第１５／６２１，３３５号、および２０１７年６月１３日に申請された米国特許出願第１５／６２１，２３５号に提供され、それらの開示は、すべての目的のためのそれらの全体が参照により本明細書に組み込まれる。
[0033]図２は、本発明の一部の実施形態によるショットキーバリアダイオード（ＳＢＤ）を形成する方法２００を示す簡略化された流れ図を示す。図３Ａ～図３Ｈは、本発明の一部の実施形態による方法２００の中間ステップを示す概略断面図を示す。
[0034]図２および図３Ａを参照すると、方法２００は、２０２において、人工基板（ＱＳＴ）３０２を用意するステップを含む。一部の実施形態によると、人工基板３０２は、多結晶セラミックコア、多結晶セラミックコアを封入するバリア層、バリア層に結合された接合層、および接合層に結合された実質的に単結晶のシリコン層を含むことができる。
[0035]一部の実施形態では、人工基板の多結晶セラミックコアは、多結晶窒化アルミニウムガリウム（ＡｌＧａＮ）、多結晶窒化ガリウム（ＧａＮ）、多結晶窒化アルミニウム（ＡｌＮ）、多結晶炭化ケイ素（ＳｉＣ）、またはそれらの組合せを含むことができる。一部の実施形態では、バリア層は、ＳｉｘＯｙ、ＳｉｘＮｙ、ＳｉｘＯｙＮｚ、ＳｉＣＮ、ＳｉＯＮ、ＡｌＮ、ＳｉＣ、またはそれらの組合せを含むことができる。一部の実施形態では、接合層は、酸化ケイ素層などの酸化物層を含むことができる。一実施形態において、単結晶シリコン層は、以下に論じるようにエピタキシャル材料の形成のためのエピタキシャル成長プロセス中に成長層として使用するのに適している可能性があるシリコン（１１１）層を含む。
[0036]一部の実施形態では、図１を参照して上で論じたように、人工基板３０２は、多結晶セラミックコアに結合された第１の接着層、第１の接着層に結合された導電層、および導電層に結合された第２の接着層をさらに含むことができ、第１の接着層、導電層、および第２の接着層が、多結晶セラミックコアとバリア層との間に配置されている。一部の実施形態では、第１の接着層は、第１のテトラエチル・オルトシリケート（ＴＥＯＳ）酸化物層を含むことができ、第２の接着層は、第２のＴＥＯＳ酸化物層を含むことができる。導電層は、ポリシリコン層を含むことができる。一部の実施形態では、人工基板３０２は、エピタキシャル・デバイス層の形成を容易にするために実質的に単結晶のシリコン層に結合された核形成層をさらに含むことができる。
[0037]図２および図３Ａ～図３Ｂを参照すると、方法２００は、２０４において、実質的に単結晶のシリコン層に結合された第１のエピタキシャルＮ型窒化ガリウム（ＧａＮ）層３１２（「Ｎ＋ＧａＮ」層と呼ばれることがある）を形成するステップをさらに含む。第１のエピタキシャルＮ型ＧａＮ層３１２は、背面および前面を有する。背面は、人工基板３０２に結合されている。方法２００は、２０６において、第１のエピタキシャルＮ型ＧａＮ層３１２の前面に結合された第２のエピタキシャルＮ型ＧａＮ層３１４（「Ｎ－ＧａＮ」層と呼ばれることがある）を形成するステップをさらに含む。
[0038]第１のＮ型ＧａＮ層３１２は、オーミックコンタクトの形成を容易にすることができ、例えば、約１×１０１８ｃｍ－３のオーダの比較的高いＮ型ドーピング濃度を有することができる。例えば、第２のＮ型ＧａＮ層３１４は、ドリフト領域として働くことができ、約１×１０１６ｃｍ－３のオーダの比較的低いドーピング濃度を有することができる。一部の実施形態では、第２のＮ型ＧａＮ層３１４は、約２０μｍを上回る厚さを有することができる。ＣＴＥが一致した人工基板３０２を使用することよって、低い転位密度を有する比較的厚いドリフト領域のエピタキシャル成長が可能である場合がある。より厚いドリフト領域は、ショットキーダイオードに、より低いリーク電流およびはるかに高い降伏電圧、ならびに他の多くの利点を与えることができる。
[0039]一部の実施形態によると、方法２００は、第１のエピタキシャルＮ型ＧａＮ層３１２および第２のエピタキシャルＮ型ＧａＮ層３１４を形成する前に、実質的に単結晶の層に結合されたバッファ層３１６を形成するステップをさらに含むことができる。続いて、バッファ層３１６上に第１のエピタキシャルＮ型ＧａＮ層３１２および第２のエピタキシャルＮ型ＧａＮ層３１４を形成する。一部の実施形態では、バッファ層３１６は、複数の層を含む超格子を含むことができる。例えば、バッファ層３１６は、単結晶シリコン層に結合された窒化アルミニウム層、窒化アルミニウム層に結合された窒化アルミニウムガリウム層、および窒化アルミニウムガリウム層に結合された窒化ガリウム層を含むことができる。別の実施形態では、バッファ層３１６は、窒化アルミニウムガリウムの単一層を含むことができる。図３Ｂに示すように、バッファ層３１６と、第１のエピタキシャルＮ型ＧａＮ層３１２と、第２のエピタキシャルＮ型ＧａＮ層３１４と、を含むエピタキシャル層３１０全体は、ＧａＮエピタキシャル層３１０と呼ばれることがある。
[0040]一部の実施形態によると、第１のエピタキシャルＮ型ＧａＮ層３１２、第２のエピタキシャルＮ型ＧａＮ層３１４、およびバッファ層３１６は、（有機金属ＣＶＤ（ＭＯＣＶＤ）、減圧ＣＶＤ（ＬＰＣＶＤ）、プラズマ促進ＣＶＤ（ＰＥＣＶＤ）、原子層ＣＶＤ（ＡＬＣＶＤ）を含む）化学気相堆積ＣＶＤ、ハイドライド気相エピタキシー（ＨＶＰＥ）、原子層堆積（ＡＬＤ）、分子線エピタキシー（ＭＢＥ）、またはそれらの組合せなどの薄膜堆積技法によって形成されてもよい。
[0041]図２および図３Ｃを参照すると、方法２００は、２０８において、第２のエピタキシャルＮ型ＧａＮ層３１４に結合された１つまたは複数のショットキーコンタクト３２０を形成するステップをさらに含む。ショットキーコンタクト３２０は、適切なメタライゼーション・プロセスによって形成されてもよい。一部の実施形態では、ショットキーコンタクト３２０は、ニッケル・プラチナ（Ｎｉ／Ｐｔ）合金、ニッケル金（Ｎｉ／Ａｕ）合金などを含むことができる。図３Ｄを参照すると、ショットキーコンタクト３２０が形成された後、方法２００は、複数の素子分離領域３３０を形成するステップをさらに含むことができる。素子分離領域３３０は、隣接する素子間の領域のＧａＮエピタキシャル層３１０の一部をエッチング除去することによって形成することができる。
[0042]図２および図３Ｅを参照すると、方法２００は、２１０において、１つまたは複数のショットキーコンタクト上に金属メッキ・メッシュ３４０を形成するステップをさらに含む。一部の実施形態では、金属メッキ・メッシュ３４０は、銅（Ｃｕ）または他の適切な金属を含むことができる。一部の実施形態では、金属メッキ・メッシュ３４０は、約５０μｍ～約１００μｍの範囲にある厚さを有することができる。
[0043]図２および図３Ｆを参照すると、方法２００は、２１２において、第１のエピタキシャルＮ型ＧａＮ層３１２の背面を露出させるために人工基板３０２を除去するステップをさらに含む。人工基板３０２は、例えば、機械研磨、ドライ・エッチング、ウェット・エッチング、またはフッ化水素酸（ＨＦ）もしくは硫酸（Ｈ２ＳＯ４）などのエッチング薬液を用いたリフトオフプロセスによって除去されてもよい。エピタキシャル窒化ガリウム層３１０は、実質的にＣＴＥが一致した人工基板３０２上に形成されるため、ＧａＮエピタキシャル層３１０は、人工基板３０２が除去された後、応力下でカールしない可能性がある。
[0044]人工基板３０２を除去した後、デバイス構造を裏返すことができ、図３Ｆに示すように、エポキシを使用して任意選択のキャリア基板３０４を金属メッキ・メッシュ３４０に一時的に接合することができる。図２および図３Ｇを参照すると、方法２００は、第１のエピタキシャルＮ型ＧａＮ層３１２にアクセスするためにバッファ層３１６を除去するステップを含むことができる。図２および図３Ｈを参照すると、方法２００は、２１４において、第１のエピタキシャルＮ型ＧａＮ層３１２の背面上に１つまたは複数のオーミックコンタクト３５０を形成するステップをさらに含む。
[0045]一実施形態によると、キャリア基板３０４を除去することができ、１つまたは複数のチップスケールパッケージ（ＣＳＰ）ショットキーダイオードを製造するために、デバイス構造をダイシングすることができる。図４は、本発明の実施形態による、上記の方法２００を使用して作ることができるショットキーダイオード４００の斜視図を概略的に示す。ショットキーダイオード４００は、カソード電極としてオーミックコンタクト３５０に電気的に結合されたボンドパッド３５２を含むことができる。一部の実施形態では、ショットキーダイオード４００は、約２０μｍを上回る厚さを有するＧａＮドリフト領域３１４（すなわち第２のＮ型ＧａＮ層）を有することができる。低い転位密度を有する比較的厚いドリフト領域３１４を堆積させる能力は、ショットキーダイオード４００に、低いリーク電流およびはるかに高い降伏電圧、ならびに他の多くの利点を与えることができる。
[0046]図２に示す具体的なステップは、本発明の実施形態による特定の方法２００を提供していることを認識されたい。他の順序のステップも代替の実施形態に従って実行されてもよい。例えば、本発明の代替の実施形態は、上で概説されたステップを異なる順番で実行することができる。さらに、図２に示す個々のステップは、個々のステップに適切なように様々な順序で実行することができる複数のサブステップを含むことができる。さらに、さらなるステップが、特定の用途に応じて、追加され、または除去されてもよい。当業者は、多くの変形形態、修正形態、および代替形態を認識されるであろう。
[0047]一部の実施形態によると、方法２００と同様の方法を使用して縦型Ｐ－Ｎダイオードを製造することができる。例えば、第１および第２のエピタキシャルＮ型窒化ガリウム層３１２、３１４を形成した後、エピタキシャルＰ型窒化ガリウム層を第２のエピタキシャルＮ型窒化ガリウム層上に形成することができ、オーミックコンタクトをエピタキシャルＰ型窒化ガリウム層上に形成することができる。
[0048]図５は、本発明の一部の実施形態による縦型パワートランジスタを形成する方法５００を示す簡略化された流れ図を示す。図６Ａ～図６Ｃは、本発明の一部の実施形態による方法５００の中間ステップを示す概略断面図を示す。
[0049]図５および図６Ａを参照すると、方法５００は、５０２において、人工基板（ＱＳＴ）６０２を用意するステップを含む。一部の実施形態によると、人工基板６０２は、多結晶セラミックコア、多結晶セラミックコアを封入するバリア層、バリア層に結合された接合層、および接合層に結合された実質的に単結晶のシリコン層を、実質的に上述したように含むことができる。
[0050]図５および図６Ａをさらに参照すると、方法５００は、５０４において、実質的に単結晶のシリコン層に結合されたバッファ層６１０を形成するステップをさらに含む。一部の実施形態では、バッファ層６１０は、複数の層を含む超格子を含むことができる。例えば、バッファ層６１０は、単結晶シリコン層に結合された窒化アルミニウム層、窒化アルミニウム層に結合された窒化アルミニウムガリウム層、および窒化アルミニウムガリウム層に結合された窒化ガリウム層を含むことができる。別の実施形態では、バッファ層６１０は、窒化アルミニウムガリウムの単一層を含むことができる。
[0051]図５および図６Ａをさらに参照すると、方法５００は、５０６において、バッファ層６１０に結合された第１のエピタキシャルＮ型窒化ガリウム層６２０（「Ｎ＋ＧａＮ」と呼ばれる）を形成するステップをさらに含む。第１のエピタキシャルＮ型窒化ガリウム層６２０は、バッファ層６１０に結合された背面、および前面を有する。一部の実施形態では、第１のＮ型窒化ガリウム層６２０は、例えば、約１×１０１８ｃｍ－３のオーダの比較的高いドーピング濃度を有することができる。以下に記載されるように、第１のＮ型窒化ガリウム層６２０は、ドレイン電極のためのオーミックコンタクトの形成を容易にすることができる。方法５００は、５０８において、第１のエピタキシャルＮ型窒化ガリウム層６２０の前面に結合された第２のエピタキシャルＮ型窒化ガリウム層６３０（「Ｎ－ドリフト」層と呼ばれる）を形成するステップをさらに含む。第２のエピタキシャルＮ型窒化ガリウム層６３０は、パワートランジスタのためのドリフト領域として働くことができる。一部の実施形態では、第２のエピタキシャルＮ型窒化ガリウム層６３０は、例えば、約１×１０１６ｃｍ－３のオーダの比較的低いドーピング濃度を有することができる。一部の実施形態では、第２のエピタキシャルＮ型窒化ガリウム層６３０は、約２０μｍを上回る厚さを有する。
[0052]図５および図６Ａをさらに参照すると、方法５００は、５１０において、第２のエピタキシャルＮ型窒化ガリウム層６３０内部に第１のＰ型窒化ガリウム領域６４２および第２のＰ型窒化ガリウム領域６４４（「Ｐ－ＧａＮ」と呼ばれる）を形成するステップをさらに含む。第１のＰ型窒化ガリウム領域６４２および第２のＰ型窒化ガリウム領域６４４は、パワートランジスタの電流阻止層として働くことができる。第１のＰ型窒化ガリウム領域６４２および第２のＰ型窒化ガリウム領域６４４は、トレンチ６４６によって分離されている。
[0053]一実施形態によると、第１のＰ型窒化ガリウム領域６４２および第２のＰ型窒化ガリウム領域６４４は、第２のエピタキシャルＮ型窒化ガリウム層６３０の第１の領域および第２の領域にＭｇまたは他のアルカリ土類金属（例えば、Ｂｅ、Ｓｒ、ＢａおよびＲａ）などのＰ型ドーパントを注入することによって形成することができる。
[0054]別の実施形態による、第１のＰ型窒化ガリウム領域６４２および第２のＰ型窒化ガリウム領域６４４は、第２のエピタキシャルＮ型窒化ガリウム層６３０上にエピタキシャルＰ型窒化ガリウム層を形成し、次いで、エピタキシャルＰ型窒化ガリウム層の一部を除去して狭いトレンチ６４６を形成することによって形成することができる。一部の実施形態では、トレンチ６４６は、誘導結合プラズマ（ＩＣＰ）プロセスまたは他の適切なエッチング・プロセスにおいてＣｌベースの化学物質を使用してエッチングすることによって形成されてもよい。次いで、再成長エピタキシャルＮ型窒化ガリウム層６３０－１が、トレンチ６４６内およびその上に、ならびにエピタキシャルＰ型窒化ガリウム層の残りの部分に形成される。再成長エピタキシャルＮ型窒化ガリウム層６３０－１は、パワートランジスタのチャネルを形成する。
[0055]図５および図６Ａをさらに参照すると、方法５００は、５１２において、チャネル領域に結合されたエピタキシャル窒化アルミニウムガリウム層（ＡｌＧａＮ）６５０を形成するステップをさらに含む。エピタキシャル窒化アルミニウムガリウム層（ＡｌＧａＮ）６５０と再成長エピタキシャルＮ型窒化ガリウム層６３０－１との間の界面（ＡｌＧａＮ／ＧａＮ界面と呼ばれる）は、ヘテロ界面での分極誘導電荷に起因して、二次元電子ガス（２ＤＥＧ）をもたらすことができる。方法５００は、５１４において、エピタキシャル窒化アルミニウムガリウム層６５０に結合されたゲート誘電体層６６０を形成するステップと、５１６において、ゲート誘電体層６６０に結合されたゲートコンタクト６６２を形成するステップと、をさらに含む。方法５００は、ゲートコンタクト６６２に結合されたゲート電極（図６Ａには示されていない）を形成するステップをさらに含むことができる。ゲート電極は、Ｃｕ、Ａｕ、Ｔｉ、または他の適切な金属を含むことができる。
[0056]図５および図６Ａをさらに参照すると、方法５００は、５１８において、第１のＰ型窒化ガリウム領域６４２に結合された第１のソースコンタクト６７２および第２のＰ型窒化ガリウム領域６４４に結合された第２のソースコンタクト６７４を形成するステップをさらに含む。一部の実施形態では、埋め込まれた第１および第２のＰ型窒化ガリウム領域６４２、６４４は、バイアを形成することによってアクセスされ得る。一部の実施形態では、第１のソースコンタクト６７２および第２のソースコンタクト６７４のそれぞれは、埋め込み体Ｐ型ＧａＮ層との良好なオーミックコンタクトを形成するために、Ａｕ、Ｐｄ、Ｐｔ、Ｓｃ、またはそれらの組合せなどの適切な金属を含むことができる。方法５００は、第１のソースコンタクト６４２および第２のソースコンタクト６４４に結合されたソース電極（図６Ａには示されていない）を形成するステップをさらに含むことができる。一部の実施形態では、ソース電極は、Ｃｕ、Ａｕ、Ｔｉ、または他の適切な金属を含むことができる。
[0057]図５および図６Ｂ～図６Ｃを参照すると、方法５００は、５２０において、人工基板６０２を除去するステップをさらに含む。人工基板６０２は、例えば、フッ化水素酸（ＨＦ）または硫酸（Ｈ２ＳＯ４）などのエッチング薬液を使用して、機械研磨、ドライ・エッチング、ウェット・エッチングまたはリフトオフプロセスによって除去されてもよい。方法５００は、５２２において、第１のエピタキシャルＮ型窒化ガリウム層６２０の背面にアクセスするためにバッファ層６１０を除去するステップと、５２４において、第１のエピタキシャルＮ型窒化ガリウム層６２０の背面に結合されたドレインコンタクト６８０を形成するステップと、をさらに含む。方法５００は、図６Ｃに示すようにドレインコンタクト６８０に結合された電極６８２を形成するステップをさらに含むことができる。次いで、１つまたは複数のチップスケールパッケージ（ＣＳＰ）パワートランジスタを製造するために、デバイス構造をダイシングすることができる。
[0058]図５に示す具体的なステップは、本発明の実施形態による特定の方法５００を提供していることを認識されたい。他の順序のステップも代替の実施形態に従って実行されてもよい。例えば、本発明の代替の実施形態は、上で概説されたステップを異なる順番で実行することができる。さらに、図５に示す個々のステップは、個々のステップに適切なように様々な順序で実行することができる複数のサブステップを含むことができる。さらに、さらなるステップが、特定の用途に応じて、追加され、または除去されてもよい。当業者は、多くの変形形態、修正形態、および代替形態を認識されるであろう。
[0059]図７は、本発明の一部の実施形態によるパワートランジスタ７００の斜視図を概略的に示す。パワートランジスタ７００は、例えば、図６Ａ～図６Ｃに示すように、第１のエピタキシャルＮ型窒化ガリウム層６２０（「Ｎ＋ＧａＮ」と呼ばれる）と、第２のエピタキシャルＮ型窒化ガリウム層６３０（「Ｎ－ドリフト」層と呼ばれる）と、エピタキシャル窒化アルミニウムガリウム層（ＡｌＧａＮ）６５０と、を含むことができる複数のエピタキシャル・デバイス層７０２を含むことができる。パワートランジスタ７００は、ソースコンタクト７１０およびゲートコンタクト７２０をさらに含む。図示するように、ソースコンタクト７１０およびゲートコンタクト７２０は、互いにかみ合ってレイアウトされている。パワートランジスタ７００は、ソースコンタクト７１０に電気的に結合されたソース電極７１２、およびゲートコンタクト７２０に電気的に結合されたゲート電極７２２をさらに含むことができる。パワートランジスタ７００は、複数のエピタキシャル・デバイス層７０２の背面に結合されたドレインコンタクト（オーミックコンタクト）７３０、およびドレインコンタクト７３０に電気的に結合されたドレイン電極（ボンドパッド）７３２をさらに含むことができる。
[0060]図８は、本発明の他の一部の実施形態によるソースコンタクトおよびゲートコンタクトの異なるレイアウトを有するパワートランジスタ８００の概略斜視図を示す。図示するように、パワートランジスタ８００は、ソース電極８１２およびゲート電極８２２にそれぞれ電気的に結合された、埋め込みソースコンタクト８１０および埋め込みゲートコンタクト８２０を含むことができる。
[0061]上記したように、本発明の実施形態は、比較的厚いＮ－ＧａＮドリフト領域を有することができる縦型パワートランジスタを形成する方法を提供する。厚いドリフト領域は、例えば約１２００Ｖよりも高い、より高い降伏電圧をもたらすことができる。ＣＴＥが一致した人工基板を使用することによって、エピタキシャルＧａＮ層は、欠陥の数を減少させることができ、これによりパワートランジスタに改善された信頼性を与えことができる。縦型パワートランジスタでは、ブレークダウンが表面ではなくバルク内で起こり、これによりアバランシェ耐量が提供され得る。加えて、電流は、表面に平行ではなく垂直に流れる。（例えば、２０Ａを上回る）比較的高い電流を実現することができる。
[0062]図９は、本発明の一実施形態による人工基板９００を示す簡略化された概略断面図である。図９に示す人工基板９００は、様々な電子的および光学的用途に適している。人工基板９００は、人工基板９００上に成長させるエピタキシャル材料の熱膨張係数（ＣＴＥ）と実質的に一致するＣＴＥを有することができるコア９１０を含む。エピタキシャル材料９３０は、人工基板９００の要素として必要ではないが、典型的には人工基板９００上に成長させるためオプションとして示されている。
[0063]窒化ガリウム（ＧａＮ）系材料（ＧａＮ系層を含むエピタキシャル層）の成長を含む用途については、コア９１０は、酸化イットリウムなどの結合材料を含むことができる多結晶窒化アルミニウム（ＡｌＮ）などの多結晶セラミック材料とすることができる。多結晶窒化ガリウム（ＧａＮ）、多結晶窒化アルミニウムガリウム（ＡｌＧａＮ）、多結晶炭化ケイ素（ＳｉＣ）、多結晶酸化亜鉛（ＺｎＯ）、多結晶三酸化ガリウム（Ｇａ２Ｏ３）などを含む他の材料をコア９１０において利用することができる。
[0064]コア９１０の厚さは、１００μｍ～１，５００μｍ程度、例えば７２５μｍとすることができる。コア９１０は、シェルまたは封入シェルと呼ばれることがある接着層９１２に封入されている。一実施形態において、接着層９１２は、厚さが１，０００Å程度のテトラエチル・オルトシリケート（ＴＥＯＳ）酸化物層を含む。他の実施形態では、接着層の厚さは、例えば１００Åから２，０００Åまで変化する。ＴＥＯＳ酸化物は、一部の実施形態では、接着層に利用されるが、本発明の実施形態によると、後で堆積させる層とその下の層または材料との間の接着をもたらす他の材料（例えば、セラミック、特に多結晶セラミック）が利用されてもよい。例えば、ＳｉＯ２または他の酸化ケイ素（ＳｉｘＯｙ）は、セラミック材料によく付着し、例えば、導電性材料のその後の堆積に適した表面を提供する。一部の実施形態では、接着層９１２は、コア９１０を完全に取り囲んで完全に封入されたコアを形成する。接着層９１２は、低圧化学気相堆積（ＬＰＣＶＤ）プロセスを使用して形成され得る。接着層９１２は、表面を提供し、その上に後続の層が付着して、人工基板９００構造の要素を形成する。
[0065]封入する第１の接着層９１２を形成するためのＬＰＣＶＤプロセス、炉ベースのプロセスなどの使用に加えて、ＣＶＤプロセスまたは同様の堆積プロセスを含む他の半導体プロセスを本発明の実施形態に従って利用することができる。一例として、コアの一部を被覆する堆積プロセスを利用することができ、コア９１０を裏返すことができ、堆積プロセスを繰り返してコアのさらなる部分を被覆することができる。したがって、一部の実施形態では、完全に封入された構造を提供するためにＬＰＣＶＤ技法が利用されるが、特定の用途に応じて他の膜形成技法が利用されてもよい。
[0066]導電層９１４は、接着層９１２を取り囲んで形成されている。一実施形態において、導電層９１４は、ポリシリコンがセラミック材料に対して乏しい接着力を呈する可能性があるため、第１の接着層９１２を取り囲んで形成されるポリシリコン（すなわち、多結晶シリコン）のシェルである。導電層９１４がポリシリコンである実施形態では、ポリシリコン層の厚さは、５００～５，０００Å程度、例えば２，５００Åとすることができる。一部の実施形態では、ポリシリコン層は、第１の接着層９１２（例えばＴＥＯＳ酸化物層）を完全に取り囲むシェルとして形成することができ、それによって完全に封入された第１の接着層９１２を形成し、ＬＰＣＶＤプロセスを使用して形成され得る。他の実施形態では、以下に論じるように、導電性材料は、接着層の一部に、例えば基板構造の下半分に形成することができる。一部の実施形態では、導電性材料は、完全封入層として形成され、その後、基板構造の片面で除去されてもよい。
[0067]一実施形態において、導電層９１４は、高導電性材料を提供するためにドープされた、例えば、Ｐ型ポリシリコン層を提供するために、ホウ素でドープされたポリシリコン層とすることができる。一部の実施形態では、ホウ素によるドーピングは、高い導電性を提供するために１×１０１９ｃｍ－３～１×１０２０ｃｍ－３のレベルにある。異なるドーパント濃度での他のドーパント（例えば、１×１０１６ｃｍ－３～５×１０１８ｃｍ－３の範囲にあるドーパント濃度のリン、ヒ素、ビスマスなど）を利用して、導電層９１４で使用するのに適したＮ型またはＰ型半導体材料を提供することができる。当業者は、多くの変形形態、修正形態、および代替形態を認識されるであろう。
[0068]導電層９１４の存在は、人工基板９００を半導体処理ツール、例えば静電放電チャック（ＥＳＣ）を有するツールに静電チャックする際に有用である。導電層９１４は、半導体処理ツールにおいて処理した後の迅速なチャッキング解除を可能にする。したがって、本発明の実施形態は、従来のシリコンウエハと共に利用されるやり方で処理することができる基板構造を提供する。当業者は、多くの変形形態、修正形態、および代替形態を認識されるであろう。
[0069]第２の接着層９１６（例えば、厚さが１，０００Å程度のＴＥＯＳ酸化物層）が導電層９１４を取り囲んで形成されている。一部の実施形態では、第２の接着層９１６は、導電層９１４を完全に取り囲んで完全に封入された構造を形成する。第２の接着層９１６は、スピンオン誘電体の堆積を含む、ＬＰＣＶＤプロセス、ＣＶＤプロセス、または他の適切な堆積プロセスを使用して形成され得る。
[0070]バリア層９１８、例えば窒化ケイ素層が第２の接着層９１６を取り囲んで形成されている。一実施形態において、バリア層９１８は、厚さが４，０００Å～５，０００Å程度の窒化ケイ素層である。バリア層９１８は、一部の実施形態では、第２の接着層９１６を完全に取り囲んで完全に封入された構造を形成し、ＬＰＣＶＤプロセスを使用して形成され得る。窒化ケイ素層に加えて、ＳｉＣＮ、ＳｉＯＮ、ＡｌＮ、ＳｉＣなどを含む非晶質材料をバリア層として利用することができる。一部の実施態様では、バリア層は、バリア層を形成するために構築されるいくつかの副層から構成されている。したがって、バリア層という用語は、単一の層または単一の材料を意味するのではなく、複合的に積層された１つまたは複数の材料を包含することが意図されている。当業者は、多くの変形形態、修正形態、および代替形態を認識されるであろう。
[0071]一部の実施形態では、バリア層９１８、例えば窒化ケイ素層は、例えば高温（例えば１，０００℃）エピタキシャル成長プロセス中に、コア９１０内に存在する元素の、人工基板９００が存在することができる半導体処理チャンバの環境への拡散および／またはガス放出を防止する。コア９１０内に存在する元素は、例えば、酸化イットリウム（すなわちイットリア）、酸素、金属性不純物、他の微量元素などを含むことができる。コア９１０から拡散された元素は、加工層９２０／９２２において意図しないドーピングを引き起こす可能性がある。コア９１０からガス放出された元素は、チャンバを通って移動し、ウエハの他の場所に吸着し、加工層９２０／９２２およびエピタキシャル材料９３０内の不純物の原因となる可能性がある。本明細書に記載された封入層を利用して、非クリーンルーム環境用に設計された多結晶ＡｌＮを含むセラミック材料を、半導体プロセスフローおよびクリーンルーム環境において利用することができる。
[0072]接合層９２０（例えば酸化ケイ素層）を、バリア層９１８、例えばバリア層の頂面の一部に堆積させ、その後、単結晶層９２２の接合中に使用する。接合層９２０は、一部の実施形態では、厚さがほぼ１．５μｍであってもよい。単結晶層９２２は、例えば、Ｓｉ、ＳｉＣ、サファイア、ＧａＮ、ＡｌＮ、ＳｉＧｅ、Ｇｅ、ダイヤモンド、Ｇａ２Ｏ３、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、および／またはＺｎＯを含むことができる。一部の実施形態では、単結晶層９２２は、０～０．５μｍの厚さを有することができる。単結晶層９２２は、エピタキシャル材料９３０の形成のためのエピタキシャル成長プロセス中に成長層として使用するのに適している。エピタキシャル材料９３０の結晶層は、単結晶層９２２に関連付けられた下層の半導体格子の延長部分である。人工基板９００の独特のＣＴＥ一致特性は、既存の技術よりも厚いエピタキシャル材料９３０の成長を可能にする。一部の実施形態では、エピタキシャル材料９３０は、厚さが２μｍ～１０μｍの窒化ガリウム層を含み、この層を光電子デバイス、パワーデバイスなどで利用される複数の層のうちの１つとして利用することができる。一実施形態において、接合層９２０は、層転写プロセスを使用して酸化ケイ素バリア層９１８に取り付けられた単結晶シリコン層を含む。
[0073]図１０は、本発明の実施形態による人工基板構造を示す簡略化された概略図である。図１０に示す人工基板１０００は、様々な電子的および光学的用途に適している。人工基板は、人工基板１０００上に成長させるエピタキシャル材料９３０のＣＴＥと実質的に一致する熱膨張係数（ＣＴＥ）を有することができるコア１０１０を含む。エピタキシャル材料９３０は、人工基板構造の要素として必要ではないが、典型的には人工基板構造上に成長させるためオプションとして示されている。
[0074]窒化ガリウム（ＧａＮ）系材料（ＧａＮ系層を含むエピタキシャル層）の成長を含む用途については、コア１０１０は、多結晶セラミック材料、例えば多結晶窒化アルミニウム（ＡｌＮ）とすることができる。コア１０１０の厚さは、１００～１，５００μｍ程度、例えば７２５μｍとすることができる。コア１０１０は、シェルまたは封入シェルと呼ばれることがある第１の接着層１０１２に封入されている。本実施態様では、第１の接着層１０１２は、コアを完全に封入するが、これは、図１１に関してさらに詳細に論じるように、本発明によって必要とされない。
[0075]一実施形態において、第１の接着層１０１２は、厚さが１，０００Å程度のテトラエチル・オルトシリケート（ＴＥＯＳ）層を含む。他の実施形態では、第１の接着層１０１２の厚さは、例えば、１００Åから２，０００Åまで変化する。ＴＥＯＳは、一部の実施形態では、接着層に利用されるが、本発明の一実施形態によると、後で堆積させる層とその下の層または材料との間の接着をもたらす他の材料を利用してもよい。例えば、ＳｉＯ２、ＳｉＯＮなどは、セラミック材料によく付着し、例えば、導電性材料の、その後の堆積に適した表面を提供する。第１の接着層１０１２は、一部の実施形態では、コア１０１０を完全に取り囲んで完全に封入されたコアを形成し、ＬＰＣＶＤプロセスを使用して形成され得る。接着層１０１２は、表面を提供し、その上に後続の層が付着して人工基板構造の要素を形成する。
[0076]封入接着層１０１２を形成するためのＬＰＣＶＤプロセス、炉ベースのプロセスなどの使用に加えて、本発明の実施形態に従って他の半導体プロセスを利用することができる。一例として、コア１０１０の一部を被覆する堆積プロセス、例えばＣＶＤ、ＰＥＣＶＤなどを利用することができ、コア１０１０を裏返すことができ、堆積プロセスを繰り返してコアのさらなる部分を被覆することができる。
[0077]導電層１０１４は、第１の接着層１０１２の少なくとも一部の上に形成される。一実施形態において、導電層１０１４は、コア／接着層構造の下部（例えば、下半分または裏側）に堆積プロセスによって形成されたポリシリコン（すなわち、多結晶シリコン）を含む。導電層１０１４がポリシリコンである実施形態では、ポリシリコン層の厚さは、数千オングストローム程度、例えば３，０００Åとすることができる。一部の実施形態では、ポリシリコン層は、ＬＰＣＶＤプロセスを使用して形成され得る。
[0078]一実施形態において、導電層１０１４は、高導電性材料を提供するためにドープされたポリシリコン層とすることができ、例えば、導電層１０１４は、ｐ型ポリシリコン層を提供するためにホウ素をドープすることができる。一部の実施形態では、ホウ素によるドーピングは、高い導電性を提供するために約１×１０１９ｃｍ－３～１×１０２０ｃｍ－３の範囲にあるレベルにある。導電層１０１４の存在は、人工基板を半導体処理ツール、例えば静電チャック（ＥＳＣ）を有するツールに静電チャックする際に有用である。導電層１０１４は、処理した後の迅速なチャッキング解除を可能にする。したがって、本発明の実施形態は、従来のシリコンウエハと共に利用されるやり方で処理することができる基板構造を提供する。当業者は、多くの変形形態、修正形態、および代替形態を認識されるであろう。
[0079]第２の接着層１０１６（例えば第２のＴＥＯＳ層）は、導電層１０１４（例えばポリシリコン層）を取り囲んで形成されている。第２の接着層１０１６は、厚さが１，０００Å程度である。第２の接着層１０１６は、一部の実施形態では、導電層１０１４ならびに第１の接着層１０１２を完全に取り囲んで完全に封入された構造を形成することができ、ＬＰＣＶＤプロセスを使用して形成され得る。他の実施形態では、第２の接着層１０１６は、例えば、導電層１０１４の頂面と整列してもよい平面１０１７によって示される位置において終了する導電層１０１４を部分的にのみ取り囲む。本例では、導電層１０１４の頂面は、バリア層１０１８の一部と接触している。当業者は、多くの変形形態、修正形態、および代替形態を認識されるであろう。
[0080]バリア層１０１８（例えば窒化ケイ素層）は、第２の接着層１０１６を取り囲んで形成されている。バリア層１０１８は、一部の実施形態では、厚さが４，０００Å～５，０００Å程度である。一部の実施形態では、バリア層１０１８は、第２の接着層１０１６を完全に取り囲んで完全に封入された構造を形成し、ＬＰＣＶＤプロセスを使用して形成され得る。
[0081]一部の実施形態では、窒化ケイ素バリア層の使用は、コア１０１０内に存在する元素、例えば、酸化イットリウム（すなわちイットリア）、酸素、金属性不純物、他の微量元素などの、例えば、高温（例えば１，０００℃）エピタキシャル成長プロセス中に、人工基板が存在することがある半導体処理チャンバの環境への拡散および／またはガス放出を防止する。本明細書に記載された封入層を利用して、非クリーンルーム環境用に設計された多結晶ＡｌＮを含むセラミック材料を、半導体プロセスフローおよびクリーンルーム環境において利用することができる。
[0082]図１１は、本発明の別の実施形態による人工基板構造を示す簡略化された概略図である。図１１に示す実施形態では、第１の接着層１１１２は、コア１１１０の少なくとも一部に形成されるが、コア１１１０を封入しない。本実施態様では、第１の接着層１１１２は、以下でより完全に説明されるように、その後に形成される導電層１１１４の接着を強化するために、コア１１１０の下面（コア１１１０の裏側）に形成される。接着層１１１２は、図１１ではコア１１１０の下面にのみ示されているが、コア１１１０の他の部分への接着層材料の堆積は、人工基板構造の性能に悪影響を及ぼさず、そのような材料は、様々な実施形態に存在し得ることを認識されるであろう。当業者は、多くの変形形態、修正形態、および代替形態を認識されるであろう。
[0083]導電層１１１４は、第１の接着層１１１２およびコア１１１０を封入しないが、第１の接着層１１１２と実質的に整列している。導電層１１１４は、第１の接着層１１１２の底部または裏側に沿って、そして側面の一部の上方に延在するように示されているが、垂直面に沿った延長部分は、本発明によって必要とされない。したがって、実施形態は、基板構造の片面への堆積、基板構造の片面のマスキングなどを利用することができる。導電層１１１４は、第１の接着層１１１２の片面、例えば底部／裏側の一部に形成することができる。導電層１１１４は、人工基板構造の片面に導電性を提供し、これは、ＲＦおよび高電力用途において有利になる可能性がある。導電層１１１４は、図１０の導電層１０１４に関連して論じたようにドープされたポリシリコンを含むことができる。
[0084]コア１１１０の一部、第１の接着層１１１２の一部、および導電層１１１４は、バリア層１１１８の、その下の材料への接着を強化するために第２の接着層１１１６で覆われている。バリア層１１１８は、上で論じたように、封入構造を形成してその下の層からの拡散を防止する。
[0085]半導体ベースの導電層に加えて、他の実施形態では、導電層１１１４は、金属層、例えば５００Åのチタンなどである。
[0086]図１１をもう一度参照すると、実施態様に応じて、１つまたは複数の層が除去されてもよい。例えば、層１１１２および層１１１４を除去して、単一の接着シェル１１１６およびバリア層１１１８のみを残すことができる。別の実施形態では、層１１１４のみを除去することができる。本実施形態では、層１１１２は、層１１１８の上に堆積させた層９２０によって引き起こされる応力とウエハの反りとのバランスをとることもできる。コア１１１０の頂面に絶縁層を有する（例えば、コア１１１０と層９２０との間に絶縁層のみを有する）基板構造の構築は、高い絶縁性基板が望ましい電力／ＲＦ用途に恩恵をもたらす。
[0087]別の実施形態では、バリア層１１１８は、コア１１１０を直接封入し、続いて導電層１１１４および後続の接着層１１１６を封入することができる。本実施形態では、層９２０は、頂面から接着層１１１６に直接堆積させることができる。さらなる別の実施形態では、接着層１１１６は、コア１１１０に、続いてバリア層１１１８に、続いて導電層１１１４および別の接着層１１１２に堆積させることができる。
[0088]図１２は、本発明の実施形態による人工基板を製造する方法１２００を示す簡略化された流れ図である。方法１２００は、基板上に成長させたエピタキシャル層のうちの１つまたは複数とＣＴＥが一致した基板を製造するために利用することができる。方法１２００は、多結晶セラミックコアを用意するステップ（１２１０）、シェル（例えば、テトラエチル・オルトシリケート（ＴＥＯＳ）酸化物シェル）を形成する第１の接着層に多結晶セラミックコアを封入するステップ（１２１２）、および導電性シェル（例えば、ポリシリコン・シェル）に第１の接着層を封入するステップ（１２１４）によって支持構造体を形成するステップを含む。第１の接着層は、ＴＥＯＳ酸化物の単一層として形成することができる。導電性シェルは、ポリシリコンの単一層として形成することができる。
[0089]方法１２００はまた、第２の接着層（例えば、第２のＴＥＯＳ酸化物シェル）に導電性シェルを封入するステップ（１２１６）と、バリア層シェルに第２の接着層を封入するステップ（１２１８）と、を含む。第２の接着層は、ＴＥＯＳ酸化物の単一層として形成することができる。バリア層シェルは、窒化ケイ素の単一層として形成することができる。
[0090]支持構造体がプロセス１２１０～１２１８によって形成されると、方法１２００は、接合層（例えば、酸化ケイ素層）を支持構造体に接合するステップ（１２２０）と、実質的に単結晶の層（例えば、単結晶シリコン層）を酸化ケイ素層に接合するステップ（１２２２）と、をさらに含む。本発明の実施形態によると、ＳｉＣ、サファイア、ＧａＮ、ＡｌＮ、ＳｉＧｅ、Ｇｅ、ダイヤモンド、Ｇａ２Ｏ３、ＺｎＯなどを含む他の実質的に単結晶の層を使用することができる。接合層の接合は、接合材料の堆積とこれに続く本明細書に記載されるような平坦化プロセスを含むことができる。以下に記載されるような一実施形態において、実質的に単結晶の層（例えば、単結晶シリコン層）を接合層に接合するステップは、層がシリコンウエハから転写される単結晶シリコン層である層転写プロセスを利用する。
[0091]図９を参照すると、接合層９２０は、厚い（例えば、４μｍ厚の）酸化物層を堆積させることによって、続いて酸化物を厚さ約１．５μｍにまで薄くする化学機械研磨（ＣＭＰ）プロセスによって形成することができる。厚い初期酸化物は、多結晶コアの製造後に存在することがあり、図９に示す封入層が形成されるために存在し続けることがある支持構造体上に存在するボイドおよび表面フィーチャを充填するのに役立つ。酸化物層は、デバイスのための誘電体層としても働く。ＣＭＰプロセスは、単結晶層９２２（例えば、単結晶シリコン層）を接合層９２０に接合するためにウエハ転写プロセス中に使用することができる、ボイド、粒子、または他のフィーチャがない実質的に平坦な表面を提供する。接合層は、原子的に平らな表面を特徴とする必要はないが、所望の信頼性を有する単結晶層（例えば、単結晶シリコン層）の接合を支持する実質的に平坦な表面を提供すべきであることを認識されるであろう。
[0092]層転写プロセスは、単結晶層９２２（例えば単結晶シリコン層）を接合層９２０に接合するために使用される。一部の実施形態では、実質的に単結晶の層９２２（例えば、単結晶シリコン層）を含むシリコンウエハは、劈開面を形成するために注入される。本実施形態では、ウエハ接合後、シリコン基板は、劈開面の下の単結晶シリコン層部分と共に除去され、剥離された単結晶シリコン層を得ることができる。単結晶層９２２の厚さは、様々な用途の仕様を満たすように変えることができる。さらに、単結晶層９２２の結晶方位は、用途の仕様を満たすように変えることができる。加えて、単結晶層のドーピングレベルおよびプロファイルは、特定用途の仕様を満たすように変えることができる。一部の実施形態では、注入の深さは、単結晶層９２２の所望の最終厚さよりも大きくなるように調整することができる。追加の厚さは、損傷を受けた転写される実質的に単結晶の層の薄い部分の除去を可能にし、所望の最終厚さの損傷を受けていない部分を残す。一部の実施形態では、表面粗さは、高品質のエピタキシャル成長のために修正することができる。当業者は、多くの変形形態、修正形態、および代替形態を認識されるであろう。
[0093]一部の実施形態では、単結晶層９２２は、その後の１つまたは複数のエピタキシャル層を成長させるための高品質の格子テンプレートを提供するのに十分に厚いが、非常に柔軟であるように十分に薄くてもよい。単結晶層９２２は、単結晶層９２２が比較的薄く、それによりその物理的性質があまり制約されず、結晶欠陥を生成する傾向があまりなく、単結晶層９２２を取り囲む材料の物理的性質を模倣することができる場合に、「柔軟である」と言うことができる。単結晶層９２２の柔軟性は、単結晶層９２２の厚さに反比例することがある。柔軟性が高いほど、テンプレート上に成長させたエピタキシャル層の欠陥密度が低くなり、より厚いエピタキシャル層成長が可能になる。一部の実施形態では、単結晶層９２２の厚さは、剥離されたシリコン層上のシリコンのエピタキシャル成長によって増加させることができる。
[0094]一部の実施形態では、単結晶層９２２の最終厚さの調整は、剥離されたシリコン層の頂部の熱酸化によって、続いてフッ化水素（ＨＦ）酸による酸化物層ストリップによって達成されてもよい。例えば、０．５μｍの初期厚を有する剥離されたシリコン層を熱酸化して、厚さが約４２０ｎｍの二酸化ケイ素層を作成することができる。成長させた熱酸化物を除去した後、転写された層の残りのシリコン厚は、約５３ｎｍであってもよい。熱酸化中に、注入された水素は、表面に向かって移動することがある。したがって、その後の酸化物層ストリップは、いくらかの損傷を除去することができる。また、熱酸化は、典型的には、１０００℃以上の温度で実行される。高い温度は、格子損傷を修復することもできる。
[0095]熱酸化中に単結晶層の頂部に形成された酸化ケイ素層は、ＨＦ酸腐食を使用して剥がすことができる。ＨＦ酸による、酸化ケイ素とシリコン（ＳｉＯ２：Ｓｉ）との間のエッチング選択比は、ＨＦ溶液の温度および濃度、ならびに酸化ケイ素の化学量論比および密度を調整することによって調整することができる。エッチング選択比は、ある材料の別の材料に対するエッチング速度を指す。ＨＦ溶液の選択比は、（ＳｉＯ２：Ｓｉ）については約１０：１～約１００：１の範囲にある場合がある。高いエッチング選択比は、初期の表面粗さから同様の倍数だけ表面粗さを減少させることができる。しかしながら、結果として得られる単結晶層１２２の表面粗さは、依然として所望のものよりも大きい可能性がある。例えば、バルクＳｉ（１１１）表面は、追加の処理の前に、２μｍ×２μｍ原子間力顕微鏡（ＡＦＭ）走査によって決定されるように、０．１ｎｍ未満の二乗平均平方根（ＲＭＳ）表面粗さを有することがある。一部の実施形態では、Ｓｉ（１１１）上に窒化ガリウム材料をエピタキシャル成長させるための所望の表面粗さは、３０μｍ×３０μｍＡＦＭ走査領域上で、例えば、１ｎｍ未満、０．５ｎｍ未満、または０．２ｎｍ未満であってもよい。
[0096]熱酸化および酸化物層ストリップ後の単結晶層９２２の表面粗さが所望の表面粗さを超える場合、追加の表面平滑化を実行することができる。シリコン表面を平滑化するいくつかの方法がある。これらの方法は、水素アニール、レーザートリミング、プラズマ平滑化、およびタッチ研磨（例えばＣＭＰ）を含むことができる。これらの方法は、高アスペクト比の表面ピークの優先的攻撃を含むことができる。したがって、表面の高アスペクト比フィーチャは、低アスペクト比フィーチャよりも速やかに除去され、したがって、より平滑な表面が得られる。
[0097]図１２に示す具体的なステップは、本発明の実施形態による人工基板を製造する特定の方法を提供していることを認識されたい。他の順序のステップも代替の実施形態に従って実行されてもよい。例えば、本発明の代替の実施形態は、上で概説されたステップを異なる順番で実行することができる。さらに、図５に示す個々のステップは、個々のステップに適切なように様々な順序で実行することができる複数のサブステップを含むことができる。さらに、さらなるステップが、特定の用途に応じて、追加され、または除去されてもよい。当業者は、多くの変形形態、修正形態、および代替形態を認識されるであろう。
[0098]一部の実施形態は、層に関して論じたが、層という用語は、層が、対象とする層を形成するために構築されるいくつかの副層を含むことができるように、理解されるべきである。したがって、層という用語は、単一の材料から構成される単一の層を意味するのではなく、所望の構造を形成するために複合的に積層された１つまたは複数の材料を包含することが意図されている。当業者は、多くの変形形態、修正形態、および代替形態を認識されるであろう。
[0099]また、本明細書に記載された実施例および実施形態は、例示を目的としたものにすぎないこと、ならびにそれらを考慮した様々な修正形態または変更形態が、当業者に示唆され、本出願の精神および範囲ならびに添付された特許請求の範囲の範囲内に含まれるべきであることが理解されよう。

Claims (20)

  1. 半導体デバイスを形成する方法であって、前記方法が、
    多結晶セラミックコア、
    前記多結晶セラミックコアを封入するバリア層、
    前記バリア層に結合された接合層、および
    前記接合層に結合された実質的に単結晶のシリコン層、
    を含む人工基板を用意するステップと、
    前記人工基板に結合されたショットキーダイオードを形成するステップであって、前記ショットキーダイオードが頂面および底面を有し、前記底面が前記実質的に単結晶のシリコン層に結合されている、ステップと、
    前記ショットキーダイオードの前記頂面に結合されたショットキーコンタクトを形成するステップと、
    前記ショットキーコンタクトに結合された金属メッキを形成するステップと、
    前記ショットキーダイオードの前記底面を露出させるために前記人工基板を除去するステップと、
    前記ショットキーダイオードの前記底面上にオーミックコンタクトを形成するステップと、
    を含む、方法。
  2. 前記ショットキーダイオードを前記形成するステップが、
    前記実質的に単結晶のシリコン層に結合された第１のエピタキシャルＮ型窒化ガリウム層を形成するステップであって、前記第１のエピタキシャルＮ型窒化ガリウム層が第１のドーピング濃度を有する、ステップと、
    前記第１のエピタキシャルＮ型窒化ガリウム層に結合された第２のエピタキシャルＮ型窒化ガリウム層を形成するステップであって、前記第２のエピタキシャルＮ型窒化ガリウム層が前記第１のドーピング濃度よりも少ない第２のドーピング濃度を有する、ステップと、
    を含み、
    前記ショットキーコンタクトが前記第２のエピタキシャルＮ型窒化ガリウム層に結合され、前記オーミックコンタクトが前記第１のエピタキシャルＮ型窒化ガリウム層に結合されている、
    請求項１に記載の方法。
  3. 前記第１のエピタキシャルＮ型窒化ガリウム層を形成する前に、前記実質的に単結晶のシリコン層に結合されたバッファ層を形成するステップであって、前記第１のエピタキシャルＮ型窒化ガリウム層が前記バッファ層に結合されている、ステップをさらに含む、請求項２に記載の方法。
  4. 前記バッファ層が窒化アルミニウムガリウムを含む、請求項３に記載の方法。
  5. 前記バッファ層が窒化アルミニウム層と、窒化アルミニウムガリウム層と、窒化ガリウム層と、を含む複数の層を含む、請求項３に記載の方法。
  6. 前記第２のエピタキシャルＮ型窒化ガリウム層が約１０μｍよりも大きな厚さを有する、請求項２に記載の方法。
  7. 前記第２のエピタキシャルＮ型窒化ガリウム層が約２０μｍよりも大きな厚さを有する、請求項２に記載の方法。
  8. 前記金属メッキが約５０μｍ～約１００μｍの範囲にある厚さを有する、請求項１に記載の方法。
  9. 前記多結晶セラミックコアが多結晶窒化アルミニウムガリウム（ＡｌＧａＮ）を含む、請求項１に記載の方法。
  10. 前記実質的に単結晶のシリコン層が（１１１）表面配向を有する、請求項１に記載の方法。
  11. 多結晶セラミックコア、
    前記多結晶セラミックコアを封入するバリア層、
    前記バリア層に結合された接合層、および
    前記接合層に結合された実質的に単結晶のシリコン層
    を含む人工基板を用意するステップと、
    前記実質的に単結晶のシリコン層に結合されたバッファ層を形成するステップと、
    前記バッファ層に結合されたパワートランジスタを形成するステップであって、前記パワートランジスタが頂面および底面を有し、前記底面が前記バッファ層に結合されている、ステップと、
    前記パワートランジスタの頂面に結合されたゲートコンタクトを形成するステップと、
    前記パワートランジスタの前記頂面に結合された第１のソースコンタクトおよび第２のソースコンタクトを形成するステップと、
    前記人工基板を除去するステップと、
    前記パワートランジスタの前記底面を露出させるために前記バッファ層を除去するステップと、
    前記パワートランジスタの前記底面に結合されたドレインコンタクトを形成するステップと、
    を含む、
    半導体デバイスを形成する方法。
  12. 前記パワートランジスタを形成するステップが、
    前記バッファ層に結合された第１のエピタキシャルＮ型窒化ガリウム層を形成するステップであって、前記第１のエピタキシャルＮ型窒化ガリウム層が第１のドーピング濃度を有する、ステップと、
    前記第１のエピタキシャルＮ型窒化ガリウム層に結合された第２のエピタキシャルＮ型窒化ガリウム層を形成するステップであって、前記第２のエピタキシャルＮ型窒化ガリウム層が前記第１のドーピング濃度よりも少ない第２のドーピング濃度を有する、ステップと、
    前記第２のエピタキシャルＮ型窒化ガリウム層内部に第１のＰ型窒化ガリウム領域および第２のＰ型窒化ガリウム領域を形成するステップであって、前記第１のＰ型窒化ガリウム領域および前記第２のＰ型窒化ガリウム領域がトレンチによって互いに分離されており、前記トレンチの上方の、前記第２のエピタキシャルＮ型窒化ガリウム層の一部がチャネル領域を形成する、ステップと、
    前記チャネル領域に結合されたエピタキシャル窒化アルミニウムガリウム層を形成するステップと、
    前記エピタキシャル窒化アルミニウムガリウム層に結合されたゲート誘電体層を形成するステップと、
    前記ゲートコンタクトが前記ゲート誘電体層に結合され、前記第１のソースコンタクトが前記第１のＰ型窒化ガリウム領域に結合され、前記第２のソースコンタクトが前記第２のＰ型窒化ガリウム領域に結合され、前記ドレインコンタクトが前記第１のエピタキシャルＮ型窒化ガリウム層の背面に結合されている、
    請求項１１に記載の方法。
  13. 前記第１のＰ型窒化ガリウム領域および前記第２のＰ型窒化ガリウム領域を形成するステップが、前記第２のエピタキシャルＮ型窒化ガリウム層の第１の領域および第２の領域にＰ型ドーパントを注入するステップを含む、請求項１２に記載の方法。
  14. 前記第１のＰ型窒化ガリウム領域および前記第２のＰ型窒化ガリウム領域を形成するステップが、
    前記第２のエピタキシャルＮ型窒化ガリウム層上にエピタキシャルＰ型窒化ガリウム層を形成するステップと、
    前記エピタキシャルＰ型窒化ガリウム層の一部を除去して前記第２のエピタキシャルＮ型窒化ガリウム層の一部を露出させる前記トレンチを形成するステップであって、前記トレンチが、前記エピタキシャルＰ型窒化ガリウム層の残りの部分を前記第１のＰ型窒化ガリウム領域と前記第２のＰ型窒化ガリウム領域とに分離する、ステップと、
    前記第２のエピタキシャルＮ型窒化ガリウム層の前記露出した部分、および前記エピタキシャルＰ型窒化ガリウム層の前記残りの部分に再成長エピタキシャルＮ型窒化ガリウム層を形成するステップと、
    を含む、請求項１２に記載の方法。
  15. 前記第２のエピタキシャルＮ型窒化ガリウム層が約１０μｍよりも大きな厚さを有する、請求項１２に記載の方法。
  16. 前記第２のエピタキシャルＮ型窒化ガリウム層が約２０μｍよりも大きな厚さを有する、請求項１２に記載の方法。
  17. 前記多結晶セラミックコアが多結晶窒化アルミニウムガリウム（ＡｌＧａＮ）を含む、請求項１１に記載の方法。
  18. 前記実質的に単結晶のシリコン層が（１１１）表面配向を有する、請求項１１に記載の方法。
  19. 前記バッファ層が窒化アルミニウムガリウムを含む、請求項１１に記載の方法。
  20. 前記バッファ層が、窒化アルミニウム層と、窒化アルミニウムガリウム層と、窒化ガリウム層と、を含む複数の層を含む、請求項１１に記載の方法。
JP2019534971A 2016-12-28 2017-12-20 縦型パワーデバイスのための方法およびシステム Active JP7118069B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662439860P 2016-12-28 2016-12-28
US62/439,860 2016-12-28
US15/847,716 2017-12-19
US15/847,716 US10204778B2 (en) 2016-12-28 2017-12-19 Method and system for vertical power devices
PCT/US2017/067686 WO2018125723A1 (en) 2016-12-28 2017-12-20 Method and system for vertical power devices

Publications (2)

Publication Number Publication Date
JP2020504447A JP2020504447A (ja) 2020-02-06
JP7118069B2 true JP7118069B2 (ja) 2022-08-15

Family

ID=62629951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019534971A Active JP7118069B2 (ja) 2016-12-28 2017-12-20 縦型パワーデバイスのための方法およびシステム

Country Status (7)

Country Link
US (1) US10204778B2 (ja)
EP (1) EP3563422A4 (ja)
JP (1) JP7118069B2 (ja)
KR (1) KR102532814B1 (ja)
CN (1) CN110291645B (ja)
TW (1) TWI754710B (ja)
WO (1) WO2018125723A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622468B2 (en) 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
US11251264B2 (en) * 2019-10-08 2022-02-15 Vanguard International Semiconductor Corporation Semiconductor device and manufacturing method of the same
CN111146294B (zh) * 2019-12-05 2023-11-07 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
KR20210131793A (ko) 2020-04-24 2021-11-03 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299253A (ja) 2001-03-30 2002-10-11 Toyoda Gosei Co Ltd 半導体基板の製造方法及び半導体素子
WO2010100709A1 (ja) 2009-03-02 2010-09-10 トヨタ自動車株式会社 窒化物半導体装置とその製造方法
JP2010251505A (ja) 2009-04-15 2010-11-04 Toyota Motor Corp 窒化物半導体装置
US20110014772A1 (en) 2009-07-20 2011-01-20 Huai-Tsung Chen Aligning method of patterned electrode in a selective emitter structure
US20130119394A1 (en) 2011-11-11 2013-05-16 Alpha and Omega Semiconductor Inc. Termination Structure for Gallium Nitride Schottky Diode
WO2015012218A1 (ja) 2013-07-22 2015-01-29 日本碍子株式会社 複合基板、その製造方法、機能素子および種結晶基板
JP2015026664A (ja) 2013-07-25 2015-02-05 三菱電機株式会社 半導体装置
JP2015056486A (ja) 2013-09-11 2015-03-23 株式会社東芝 半導体装置およびその製造方法
JP2015211186A (ja) 2014-04-30 2015-11-24 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2016072450A (ja) 2014-09-30 2016-05-09 信越化学工業株式会社 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6497763B2 (en) 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
US7420226B2 (en) 2005-06-17 2008-09-02 Northrop Grumman Corporation Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates
JP5037003B2 (ja) 2005-11-25 2012-09-26 一般財団法人電力中央研究所 ショットキーバリアダイオードおよびその使用方法
US7834367B2 (en) * 2007-01-19 2010-11-16 Cree, Inc. Low voltage diode with reduced parasitic resistance and method for fabricating
CN103441140A (zh) * 2008-08-05 2013-12-11 住友电气工业株式会社 肖特基势垒二极管
JP2014520405A (ja) * 2011-06-20 2014-08-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 電流アパーチャ垂直電子トランジスタ
CN103117300B (zh) 2011-11-16 2015-08-19 上海华虹宏力半导体制造有限公司 寄生横向型pnp器件及制造方法
US9006800B2 (en) * 2011-12-14 2015-04-14 Avogy, Inc. Ingan ohmic source contacts for vertical power devices
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
EP2722890B1 (en) * 2012-10-17 2020-12-16 IMEC vzw Schottky diode structure and method of fabrication
US9082692B2 (en) * 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
JP6270536B2 (ja) 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
US9230847B2 (en) * 2013-10-01 2016-01-05 Micron Technology, Inc. Engineered substrate assemblies with thermally opaque materials, and associated systems, devices, and methods
TW201530757A (zh) * 2013-12-30 2015-08-01 Veeco Instr Inc 用於以結晶氮化物為主之裝置中的工程基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299253A (ja) 2001-03-30 2002-10-11 Toyoda Gosei Co Ltd 半導体基板の製造方法及び半導体素子
WO2010100709A1 (ja) 2009-03-02 2010-09-10 トヨタ自動車株式会社 窒化物半導体装置とその製造方法
JP2010251505A (ja) 2009-04-15 2010-11-04 Toyota Motor Corp 窒化物半導体装置
US20110014772A1 (en) 2009-07-20 2011-01-20 Huai-Tsung Chen Aligning method of patterned electrode in a selective emitter structure
US20130119394A1 (en) 2011-11-11 2013-05-16 Alpha and Omega Semiconductor Inc. Termination Structure for Gallium Nitride Schottky Diode
WO2015012218A1 (ja) 2013-07-22 2015-01-29 日本碍子株式会社 複合基板、その製造方法、機能素子および種結晶基板
JP2015026664A (ja) 2013-07-25 2015-02-05 三菱電機株式会社 半導体装置
JP2015056486A (ja) 2013-09-11 2015-03-23 株式会社東芝 半導体装置およびその製造方法
JP2015211186A (ja) 2014-04-30 2015-11-24 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2016072450A (ja) 2014-09-30 2016-05-09 信越化学工業株式会社 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板

Also Published As

Publication number Publication date
CN110291645A (zh) 2019-09-27
EP3563422A4 (en) 2020-08-05
US10204778B2 (en) 2019-02-12
US20180182620A1 (en) 2018-06-28
CN110291645B (zh) 2023-06-06
TWI754710B (zh) 2022-02-11
KR102532814B1 (ko) 2023-05-15
WO2018125723A1 (en) 2018-07-05
TW201841211A (zh) 2018-11-16
EP3563422A1 (en) 2019-11-06
KR20190098764A (ko) 2019-08-22
JP2020504447A (ja) 2020-02-06

Similar Documents

Publication Publication Date Title
CN110177905B (zh) 用于功率器件的氮化镓外延结构
KR102361057B1 (ko) 전력 및 rf 애플리케이션을 위한 가공된 기판 구조체
CN110036485B (zh) 具有集成型钳位二极管的横向高电子迁移率的晶体管
US11335557B2 (en) Multi-deposition process for high quality gallium nitride device manufacturing
JP7118069B2 (ja) 縦型パワーデバイスのための方法およびシステム
US20190334015A1 (en) Vertical gallium nitride schottky diode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220802

R150 Certificate of patent or registration of utility model

Ref document number: 7118069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150