CN103117300B - 寄生横向型pnp器件及制造方法 - Google Patents

寄生横向型pnp器件及制造方法 Download PDF

Info

Publication number
CN103117300B
CN103117300B CN201110363181.0A CN201110363181A CN103117300B CN 103117300 B CN103117300 B CN 103117300B CN 201110363181 A CN201110363181 A CN 201110363181A CN 103117300 B CN103117300 B CN 103117300B
Authority
CN
China
Prior art keywords
field oxygen
shallow groove
type
groove field
shallow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110363181.0A
Other languages
English (en)
Other versions
CN103117300A (zh
Inventor
陈帆
陈雄斌
薛恺
周克然
潘嘉
李�昊
蔡莹
陈曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110363181.0A priority Critical patent/CN103117300B/zh
Priority to US13/677,577 priority patent/US8907453B2/en
Publication of CN103117300A publication Critical patent/CN103117300A/zh
Application granted granted Critical
Publication of CN103117300B publication Critical patent/CN103117300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种寄生横向型PNP器件，由形成于相邻的两个有源区中的N型注入层组成基区，由基区的两个有源区之间的浅槽场氧底部形成的P型掺杂的多晶硅赝埋层组成发射区，由基区的两个有源区两侧的浅槽场氧底部形成的P型掺杂的多晶硅赝埋层组成集电区。最后形成的器件的结构为C-B-E-B-C，该结构能将器件的基区的电流通路变成直线型，能提升器件的电流能力，使器件的电流增益和频率特征都得到显著的改善；还能减少器件的面积，提高电流密度。多晶硅赝埋层能降低发射极和集电极的连接电阻且使阻值均匀，能较大的提高器件的截止频率。本发明还公开了一种寄生横向型PNP器件的制造方法。

Description

寄生横向型PNP器件及制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种寄生横向型PNP器件；本发明还涉及一种寄生横向型PNP器件的制造方法。
背景技术
在射频应用中，需要越来越高的器件特征频率，RFCMOS虽然在先进的工艺技术中可实现较高频率，但还是难以完全满足射频要求，如很难实现40GHz以上的特征频率，而且先进工艺的研发成本也是非常高；化合物半导体可实现非常高的特征频率器件，但由于材料成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。锗硅(SiGe)异质结双极晶体管(HBT)则是超高频器件的很好选择，首先其利用SiGe与硅(Si)的能带差别，提高发射区的载流子注入效率，增大器件的电流放大倍数；其次利用SiGe基区的高掺杂，降低基区电阻，提高特征频率；另外SiGe工艺基本与硅工艺相兼容，因此SiGe HBT已经成为超高频器件的主力军。在这种背景下，其对输出器件的要求也相应地提高，比如具有一定的电流增益系数(不小于15)和截止频率(不小于1G赫兹)。
现有SiGe HBT采用高掺杂的集电区埋层，以降低集电区电阻，另外采用深槽隔离降低集电区和衬底之间的寄生电容，改善HBT的频率特性。现有SiGe HBT能采用寄生横向型PNP器件，如图1所示，为现有寄生横向型PNP器件的电性原理图，基极、发射极、集电极分别连接基区、发射区和集电区。现有寄生横向型PNP器件工艺成熟可靠，但主要缺点有：1、基区的电流Ic通路为L型结构，因此电流放大能力弱，频率特性差。2、基区由边上引出，器件面积大。3、集电区采用外延生长，外延成本高。4、深槽隔离工艺复杂，而且成本较高。
发明内容
本发明所要解决的技术问题是提供一种寄生横向型PNP器件，能提高器件的电流增益、改善器件的频率特性，能减少器件的面积、提高电流密度，能减少发射极和集电极的连接电阻。为此，本发明还提供一种寄生横向型PNP器件的制造方法。
为解决上述技术问题，本发明提供的寄生横向型PNP器件形成于硅衬底上，有源区由浅槽场氧隔离即有源区的隔离结构为浅沟槽隔离(STI)，寄生横向型PNP器件包括：
一基区，由形成于两个相邻的第一有源区和第二有源区中的N型注入层组成，所述第一有源区和所述第二有源区中间的所述浅槽场氧为第一浅槽场氧，位于所述第一有源区和所述第二有源区两侧的所述浅槽场氧分别为第二浅槽场氧和第三浅槽场氧，所述第一有源区和第二有源区中的N型注入层的深度大于所述浅槽场氧的深度并横向延伸到所述第一浅槽场氧、第二浅槽场氧和第三浅槽场氧底部并连接成一个整体；在所述第一有源区顶部形成有第一N型多晶硅，在所述第二有源区顶部形成有第二N型多晶硅，所述第一N型多晶硅和所述第二N型多晶硅都和所述基区相接触，在所述第一N型多晶硅和所述第二N型多晶硅的顶部分别形成有金属接触并分别引出第一基极和第二基极。
在所述第一浅槽场氧、第二浅槽场氧和第三浅槽场氧的底部都分别形成有一槽，在所述槽中填充有多晶硅，由填充于所述槽中的所述多晶硅形成多晶硅赝埋层，在所述多晶硅赝埋层中掺入有P型杂质，所述P型杂质还扩散至所述多晶硅赝埋层周侧的所述硅衬底中形成第一P型掺杂区，所述多晶硅赝埋层和所述第一P型掺杂区都被所述基区的底部的所述N型注入层包围并相接触。
由所述第一浅槽场氧底部的所述多晶硅赝埋层和所述第一P型掺杂区组成发射区，在所述发射区的顶部的所述第一浅槽场氧中形成有深孔接触，该深孔接触和所述发射区相接触并引出发射极。
由所述第二浅槽场氧和所述第三浅槽场氧底部的所述多晶硅赝埋层和所述第一P型掺杂区组成集电区，在所述集电区的顶部的所述第二浅槽场氧和所述第三浅槽场氧中分别形成有和所述集电区接触的深孔接触，位于所述第二浅槽场氧中的所述深孔接触引出第一集电极、位于所述第三浅槽场氧中的所述深孔接触引出第二集电极。
进一步的改进为，所述槽的宽度小于等于所述浅槽场氧的底部宽度，所述槽的深度为0.05微米～0.3微米。
进一步的改进为，所述发射区或所述集电区和所述基区顶部表面的距离由所述浅槽场氧的深度决定，所述浅槽场氧的深度为0.3微米～0.5微米。
进一步的改进为，所述发射区和所述集电区之间的距离由所述寄生横向型PNP器件的电性要求决定且范围为0.4微米～2微米。
为解决上述技术问题，本发明提供的寄生横向型PNP器件的制造方法包括如下步骤：
步骤一、选用P型硅衬底，进行浅沟槽刻蚀形成浅沟槽和有源区；第一有源区和第二有源区为两个相邻的有源区，所述第一有源区和所述第二有源区中间的所述浅沟槽为第一浅沟槽，位于所述第一有源区和所述第二有源区两侧的所述浅沟槽分别为第二浅沟槽和第三浅沟槽。
步骤二、在刻蚀形成所述浅沟槽后的所述硅衬底上淀积第一介质层，采用刻蚀工艺将位于所述浅沟槽底部的所述第一介质层去除并在所述浅沟槽的侧壁表面形成由所述第一介质层组成的内壁，对所述浅沟槽底部的所述硅衬底进行过刻蚀在所述浅沟槽底部形成槽。
步骤三、在所述槽中选择性生长多晶硅，所述多晶硅的厚度和所述槽的深度相同，所述多晶硅将所述槽填平形成多晶硅赝埋层。
步骤四、在所述多晶硅赝埋层中进行P型杂质离子注入，所述P型杂质还扩散至所述多晶硅赝埋层周侧的所述硅衬底中形成第一P型掺杂区；由所述第一浅沟槽底部的所述多晶硅赝埋层和所述第一P型掺杂区组成发射区，由所述第二浅沟槽和所述第三浅沟槽底部的所述多晶硅赝埋层和所述第一P型掺杂区组成集电区。
步骤五、去除所述内壁，并在所述浅沟槽中填充浅槽场氧，所述第一浅沟槽、所述第二浅沟槽和所述第三浅沟槽中填充所述浅槽场氧分别为第一浅槽场氧、第二浅槽场氧和第三浅槽场氧。
步骤六、在所述有源区中进行N型离子注入形成N型注入层；所述第一有源区和第二有源区中的N型注入层的深度大于所述浅槽场氧的深度并横向延伸到所述第一浅槽场氧、第二浅槽场氧和第三浅槽场氧底部并连接成一个整体，由所述第一有源区和所述第二有源区中的N型注入层组成基区；所述基区的底部的所述N型注入层将所述集电区和所述发射区包围并相接触。
步骤七、在所述有源区顶部形成N型多晶硅，位于所述第一有源区顶部的为第一N型多晶硅、位于所述第二有源区顶部为第二N型多晶硅。
步骤八、在所述第一N型多晶硅和所述第二N型多晶硅的顶部分别形成金属接触并分别引出第一基极和第二基极；在所述多晶硅赝埋层顶部的所述浅槽场氧中形成深孔接触；位于所述第一浅槽场氧中的所述深孔接触都和所述发射区接触并引出发射极；位于所述第二浅槽场氧和所述第三浅槽场氧中的所述深孔接触都和所述集电区接触并分别引出第一集电极和第二集电极。
进一步的改进为，步骤二中所述槽的宽度小于等于所述浅槽场氧的底部宽度，所述槽的深度为0.05微米～0.3微米。
进一步的改进为，步骤四中所述第一P型掺杂区的P型杂质离子注入的注入剂量为5e14cm-2～5e15cm-2，注入能量3KeV～30KeV，注入杂质为硼或硼氟离子。
进一步的改进为，步骤六中所述N型注入层的N型离子注入的注入剂量为1e11cm-2～1e13cm-2，注入能量200KeV～1000KeV，注入杂质为磷离子或砷离子。
进一步的改进为，步骤七中所述N型多晶硅的掺杂杂质为磷或砷，能为在位掺杂；或采用无掺杂生长后再通过离子注入掺杂，所述N型多晶硅的离子注入掺杂的注入剂量为1e15cm-2～1e16cm-2。
进一步的改进为，步骤二中所述第一介质层为氧化膜，氮化膜，或氧化膜和氮化膜的复合膜。
本发明具有如下有益效果：
1、本发明器件采用C-B-E-B-C即第一集电极-第一基极-发射极-第二基极-第二集电极的结构，能将器件的基区部分的电流通路从而现有的L型变成直线型，能提升器件的电流能力，从而使器件的电流增益和频率特征都得到显著的改善。
2、本发明器件的发射区和集电区形成于浅槽场氧底部，基极位于发射极和集电极中间并从有源区上方引出，这种结构能减少整个器件的面积，提高器件的电流密度。
3、本发明采用P型多晶硅赝埋层来形成器件的发射区和集电区，由于多晶硅具有杂质的扩散率高、扩散分布均匀的特点，从而能使集电极和发射极的连接电阻(Rc)降低且能使连接电阻的阻值均匀，从而能较大的提高器件的截止频率。
4、本发明器件的深孔接触工艺能够进一步的减少器件的面积、提高器件的频率特性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有寄生横向型PNP器件的电性原理图；
图2是本发明实施例寄生横向型PNP器件器件结构示意图；
图3-图7是本发明实施例寄生横向型PNP器件的制造方法的各步骤中的结构示意图；
图8是本发明实施例寄生横向型PNP器件的电性原理图。
具体实施方式
如图2所示，是本发明实施例寄生横向型PNP器件器件结构示意图。本发明实施例寄生横向型PNP器件形成于P型硅衬底1上，有源区由浅槽场氧隔离即有源区的隔离结构为浅沟槽隔离(STI)，所述浅槽场氧的深度为0.3微米～0.5微米。寄生横向型PNP器件包括：
一基区5，由形成于两个相邻的第一有源区和第二有源区中的N型注入层组成。所述N型注入层能共用NPN晶体管中的集电极注入工艺、或共用N型阱注入工艺，所述N型注入层的N型离子注入的注入剂量为1e11cm-2～1e13cm-2，注入能量200KeV～1000KeV，注入杂质为磷离子或砷离子。
所述第一有源区和所述第二有源区中间的所述浅槽场氧为第一浅槽场氧21，位于所述第一有源区和所述第二有源区两侧的所述浅槽场氧分别为第二浅槽场氧22和第三浅槽场氧23，所述第一有源区和第二有源区中的N型注入层的深度大于所述浅槽场氧的深度并横向延伸到所述第一浅槽场氧21、第二浅槽场氧22和第三浅槽场氧23底部并连接成一个整体。
在所述第一有源区和所述第二有源区顶部都形成有N型多晶硅6，在所述第一有源区顶部形成的为第一N型多晶硅，在所述第二有源区顶部形成的为第二N型多晶硅，所述第一N型多晶硅和所述第二N型多晶硅都和所述基区5相接触，在所述第一N型多晶硅和所述第二N型多晶硅的顶部分别形成有金属接触10并分别引出第一基极和第二基极。所述N型多晶硅6的工艺和NPN晶体管中的发射极多晶硅的工艺共用；所述N型多晶硅6的掺杂杂质为磷或砷，能为在位掺杂；或采用无掺杂生长后再通过离子注入掺杂，所述N型多晶硅的离子注入掺杂的注入剂量为1e15cm-2～1e16cm-2。所述N型多晶硅6的表面还形成有金属硅化物。
在所述第一浅槽场氧21、第二浅槽场氧22和第三浅槽场氧23的底部都分别形成有一槽，所述槽的宽度小于等于所述浅槽场氧的底部宽度，所述槽的深度为0.05微米～0.3微米。在所述槽中填充有多晶硅，由填充于所述槽中的所述多晶硅形成多晶硅赝埋层4，所述多晶硅赝埋层4等于所述槽的深度。
在所述多晶硅赝埋层4中掺入有P型杂质，所述P型杂质还扩散至所述多晶硅赝埋层4周侧的所述硅衬底1中形成第一P型掺杂区4a，所述多晶硅赝埋层4和所述第一P型掺杂区4a都被所述基区5的底部的所述N型注入层包围并相接触。所述第一P型掺杂区4a为一P型杂质离子注入区，注入剂量为5e14cm-2～5e15cm-2，注入能量3KeV～30KeV，注入杂质为硼或硼氟离子。
由所述第一浅槽场氧21底部的所述多晶硅赝埋层4和所述第一P型掺杂区4a组成发射区，在所述发射区的顶部的所述第一浅槽场氧21中形成有深孔接触9，该深孔接触9和所述发射区相接触并引出发射极。
由所述第二浅槽场氧22和所述第三浅槽场氧23底部的所述多晶硅赝埋层4和所述第一P型掺杂区4a组成集电区，在所述集电区的顶部的所述第二浅槽场氧22和所述第三浅槽场氧23中分别形成有和所述集电区接触的深孔接触9，位于所述第二浅槽场氧22中的所述深孔接触9引出第一集电极、位于所述第三浅槽场氧23中的所述深孔接触9引出第二集电极。所述发射区和所述集电区之间的距离由所述寄生横向型PNP器件的电性要求决定且范围为0.4微米～2微米。所述金属接触10穿过了层间膜8、在顶部和金属连线11连接，所述深孔接触穿过了所述浅槽场氧和所述层间膜8和所述金属连线11连接，最后通过金属连线11实现对发射极、基极和集电极的连接。
如图8是本发明实施例寄生横向型PNP器件的电性原理图，本发明实施例器件采用C-B-E-B-C即第一集电极-第一基极-发射极-第二基极-第二集电极的结构后，能将器件的基区部分的电流Ic通路从而现有的L型变成直线型，能提升器件的电流能力，从而使器件的电流增益和频率特征都得到显著的改善。
如图3至图7所示，是本发明实施例寄生横向型PNP器件的制造方法的各步骤中的结构示意图。本发明实施例寄生横向型PNP器件的制造方法包括如下步骤：
步骤一、如图3所示，选用P型硅衬底1，进行浅沟槽刻蚀形成浅沟槽和有源区；第一有源区和第二有源区为两个相邻的有源区，所述第一有源区和所述第二有源区中间的所述浅沟槽为第一浅沟槽21a，位于所述第一有源区和所述第二有源区两侧的所述浅沟槽分别为第二浅沟槽22a和第三浅沟槽23a。
步骤二、如图3所示，在刻蚀形成所述浅沟槽后的所述硅衬底1上淀积第一介质层2，所述第一介质层2为氧化膜，氮化膜，或氧化膜和氮化膜的复合膜。采用刻蚀工艺将位于所述浅沟槽底部的所述第一介质层2去除并在所述浅沟槽的侧壁表面形成由所述第一介质层2组成的内壁，对所述浅沟槽底部的所述硅衬底1进行过刻蚀在所述浅沟槽底部形成槽3。所述槽的宽度小于等于所述浅槽场氧的底部宽度，所述槽的深度为0.05微米～0.3微米。
步骤三、如图4所示，在所述槽3中选择性生长多晶硅，所述多晶硅的厚度和所述槽的深度相同，所述多晶硅将所述槽填平形成多晶硅赝埋层4。
步骤四、如图5所示，在所述多晶硅赝埋层4中进行P型杂质离子注入，所述P型杂质还扩散至所述多晶硅赝埋层4周侧的所述硅衬底1中形成第一P型掺杂区4a；所述第一P型掺杂区4a的P型杂质离子注入的注入剂量为5e14cm-2～5e15cm-2，注入能量3KeV～30KeV，注入杂质为硼或硼氟离子。
由所述第一浅沟槽21a底部的所述多晶硅赝埋层4和所述第一P型掺杂区4a组成发射区，由所述第二浅沟槽22a和所述第三浅沟槽23a底部的所述多晶硅赝埋层4和所述第一P型掺杂区4a组成集电区。
步骤五、如图5所示，去除所述内壁，并在所述浅沟槽中填充浅槽场氧，所述第一浅沟槽21a、所述第二浅沟槽22a和所述第三浅沟槽23a中填充所述浅槽场氧分别为第一浅槽场氧21、第二浅槽场氧22和第三浅槽场氧23。
步骤六、如图6所示，在所述有源区中进行N型离子注入形成N型注入层。所述N型注入层能共用NPN晶体管中的集电极注入工艺、或共用N型阱注入工艺，所述N型注入层的N型离子注入的注入剂量为1e11cm-2～1e13cm-2，注入能量200KeV～1000KeV，注入杂质为磷离子或砷离子。
所述第一有源区和第二有源区中的N型注入层的深度大于所述浅槽场氧的深度并横向延伸到所述第一浅槽场氧21、第二浅槽场氧22和第三浅槽场氧23底部并连接成一个整体，由所述第一有源区和所述第二有源区中的N型注入层组成基区5；所述基区5的底部的所述N型注入层将所述集电区和所述发射区包围并相接触。
步骤七、如图7所示，在所述有源区顶部形成N型多晶硅6，位于所述第一有源区顶部的为第一N型多晶硅6、位于所述第二有源区顶部为第二N型多晶硅6。所述N型多晶硅6的工艺和NPN晶体管中的发射极多晶硅的工艺共用；所述N型多晶硅6的掺杂杂质为磷或砷，能为在位掺杂；或采用无掺杂生长后再通过离子注入掺杂，所述N型多晶硅的离子注入掺杂的注入剂量为1e15cm-2～1e16cm-2。
步骤八、如图1所示，在所述N型多晶硅6的表面形成金属硅化物7；在所述硅衬底1的正面形成层间膜8，所述层间膜8将器件和后续的金属层隔离。在所述第一N型多晶硅和所述第二N型多晶硅的顶部分别形成金属接触10并分别引出第一基极和第二基极；在所述多晶硅赝埋层4顶部的所述浅槽场氧中形成深孔接触9；位于所述第一浅槽场氧21中的所述深孔接触9都和所述发射区接触并引出发射极；位于所述第二浅槽场氧22和所述第三浅槽场氧23中的所述深孔接触9都和所述集电区接触并分别引出第一集电极和第二集电极。最后形成金属连线11实现对发射极、基极和集电极的连接。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种寄生横向型PNP器件，形成于硅衬底上，有源区由浅槽场氧隔离，其特征在于，寄生横向型PNP器件包括：
一基区，由形成于两个相邻的第一有源区和第二有源区中的N型注入层组成，所述第一有源区和所述第二有源区中间的所述浅槽场氧为第一浅槽场氧，位于所述第一有源区和所述第二有源区两侧的所述浅槽场氧分别为第二浅槽场氧和第三浅槽场氧，所述第一有源区和第二有源区中的N型注入层的深度大于所述浅槽场氧的深度并横向延伸到所述第一浅槽场氧、第二浅槽场氧和第三浅槽场氧底部并连接成一个整体；在所述第一有源区顶部形成有第一N型多晶硅，在所述第二有源区顶部形成有第二N型多晶硅，所述第一N型多晶硅和所述第二N型多晶硅都和所述基区相接触，在所述第一N型多晶硅和所述第二N型多晶硅的顶部分别形成有金属接触并分别引出第一基极和第二基极；
在所述第一浅槽场氧、第二浅槽场氧和第三浅槽场氧的底部都分别形成有一槽，在所述槽中填充有多晶硅，由填充于所述槽中的所述多晶硅形成多晶硅赝埋层，在所述多晶硅赝埋层中掺入有P型杂质，所述P型杂质还扩散至所述多晶硅赝埋层周侧的所述硅衬底中形成第一P型掺杂区，所述多晶硅赝埋层和所述第一P型掺杂区都被所述基区的底部的所述N型注入层包围并相接触；
由所述第一浅槽场氧底部的所述多晶硅赝埋层和所述第一P型掺杂区组成发射区，在所述发射区的顶部的所述第一浅槽场氧中形成有深孔接触，该深孔接触和所述发射区相接触并引出发射极；
由所述第二浅槽场氧和所述第三浅槽场氧底部的所述多晶硅赝埋层和所述第一P型掺杂区组成集电区，在所述集电区的顶部的所述第二浅槽场氧和所述第三浅槽场氧中分别形成有和所述集电区接触的深孔接触，位于所述第二浅槽场氧中的所述深孔接触引出第一集电极、位于所述第三浅槽场氧中的所述深孔接触引出第二集电极。
2.如权利要求1所述的寄生横向型PNP器件，其特征在于：所述第一浅槽场氧底部的所述槽的宽度小于等于所述第一浅槽场氧的底部宽度，所述第二浅槽场氧底部的所述槽的宽度小于等于所述第二浅槽场氧的底部宽度，所述第三浅槽场氧底部的所述槽的宽度小于等于所述第三浅槽场氧的底部宽度，所述第一浅槽场氧、第二浅槽场氧和第三浅槽场氧的底部的所述槽的深度都分别为0.05微米～0.3微米。
3.如权利要求1所述的寄生横向型PNP器件，其特征在于：所述发射区和所述基区顶部表面的距离由所述第一浅槽场氧的深度决定，所述第一浅槽场氧的深度为0.3微米～0.5微米；位于所述第二浅槽场氧底部的所述集电区和所述基区顶部表面的距离由所述第二浅槽场氧的深度决定，所述第二浅槽场氧的深度为0.3微米～0.5微米；位于所述第三浅槽场氧底部的所述集电区和所述基区顶部表面的距离由所述第三浅槽场氧的深度决定，所述第三浅槽场氧的深度为0.3微米～0.5微米。
4.如权利要求1所述的寄生横向型PNP器件，其特征在于：所述发射区和所述集电区之间的距离由所述寄生横向型PNP器件的电性要求决定，且所述发射区和所述集电区之间距离的范围为0.4微米～2微米。
5.一种寄生横向型PNP器件的制造方法，其特征在于，包括如下步骤：
步骤一、选用P型硅衬底，进行浅沟槽刻蚀形成浅沟槽和有源区；第一有源区和第二有源区为两个相邻的有源区，所述第一有源区和所述第二有源区中间的所述浅沟槽为第一浅沟槽，位于所述第一有源区和所述第二有源区两侧的所述浅沟槽分别为第二浅沟槽和第三浅沟槽；
步骤二、在刻蚀形成所述浅沟槽后的所述硅衬底上淀积第一介质层，采用刻蚀工艺将位于所述浅沟槽底部的所述第一介质层去除并在所述浅沟槽的侧壁表面形成由所述第一介质层组成的内壁，对所述浅沟槽底部的所述硅衬底进行过刻蚀在所述浅沟槽底部形成槽；
步骤三、在所述槽中选择性生长多晶硅，所述多晶硅的厚度和所述槽的深度相同，所述多晶硅将所述槽填平形成多晶硅赝埋层；
步骤四、在所述多晶硅赝埋层中进行P型杂质离子注入，所述P型杂质还扩散至所述多晶硅赝埋层周侧的所述硅衬底中形成第一P型掺杂区；由所述第一浅沟槽底部的所述多晶硅赝埋层和所述第一P型掺杂区组成发射区，由所述第二浅沟槽和所述第三浅沟槽底部的所述多晶硅赝埋层和所述第一P型掺杂区组成集电区；
步骤五、去除所述内壁，并在所述浅沟槽中填充浅槽场氧，所述第一浅沟槽中填充的所述浅槽场氧为第一浅槽场氧，所述第二浅沟槽中填充的所述浅槽场氧为第二浅槽场氧，所述第三浅沟槽中填充的所述浅槽场氧为第三浅槽场氧；
步骤六、在所述有源区中进行N型离子注入形成N型注入层；所述第一有源区和第二有源区中的N型注入层的深度大于所述浅槽场氧的深度并横向延伸到所述第一浅槽场氧、第二浅槽场氧和第三浅槽场氧底部并连接成一个整体，由所述第一有源区和所述第二有源区中的N型注入层组成基区；所述基区的底部的所述N型注入层将所述集电区和所述发射区包围并相接触；
步骤七、在所述有源区顶部形成N型多晶硅，位于所述第一有源区顶部的为第一N型多晶硅、位于所述第二有源区顶部为第二N型多晶硅；
步骤八、在所述第一N型多晶硅和所述第二N型多晶硅的顶部分别形成金属接触并分别引出第一基极和第二基极；在所述多晶硅赝埋层顶部的所述浅槽场氧中形成深孔接触；位于所述第一浅槽场氧中的所述深孔接触都和所述发射区接触并引出发射极；位于所述第二浅槽场氧和所述第三浅槽场氧中的所述深孔接触都和所述集电区接触并分别引出第一集电极和第二集电极。
6.如权利要求5所述的寄生横向型PNP器件的制造方法，其特征在于：步骤二中所述第一浅沟槽底部的所述槽的宽度小于等于所述第一浅沟槽的底部宽度，所述第二浅沟槽底部的所述槽的宽度小于等于所述第二浅沟槽的底部宽度，所述第三浅沟槽底部的所述槽的宽度小于等于所述第三浅沟槽的底部宽度，所述第一浅沟槽、所述第二浅沟槽和所述第三浅沟槽的底部的所述槽的深度都分别为0.05微米～0.3微米。
7.如权利要求5所述的寄生横向型PNP器件的制造方法，其特征在于：步骤四中所述第一P型掺杂区的P型杂质离子注入的注入剂量为5e14cm-2～5e15cm-2，注入能量3KeV～30KeV，注入杂质为硼或硼氟离子。
8.如权利要求5所述的寄生横向型PNP器件的制造方法，其特征在于：步骤六中所述N型注入层的N型离子注入的注入剂量为1e11cm-2～1e13cm-2，注入能量200KeV～1000KeV，注入杂质为磷离子或砷离子。
9.如权利要求5所述的寄生横向型PNP器件的制造方法，其特征在于：步骤七中所述N型多晶硅的掺杂杂质为磷或砷，所述N型多晶硅的掺杂采用原位掺杂；或采用无掺杂生长后再通过离子注入掺杂，所述N型多晶硅的离子注入掺杂的注入剂量为1e15cm-2～1e16cm-2。
10.如权利要求5所述的寄生横向型PNP器件的制造方法，其特征在于：步骤二中所述第一介质层为氧化膜，氮化膜，氧化膜和氮化膜的复合膜。
CN201110363181.0A 2011-11-16 2011-11-16 寄生横向型pnp器件及制造方法 Active CN103117300B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110363181.0A CN103117300B (zh) 2011-11-16 2011-11-16 寄生横向型pnp器件及制造方法
US13/677,577 US8907453B2 (en) 2011-11-16 2012-11-15 Parasitic lateral PNP transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110363181.0A CN103117300B (zh) 2011-11-16 2011-11-16 寄生横向型pnp器件及制造方法

Publications (2)

Publication Number Publication Date
CN103117300A CN103117300A (zh) 2013-05-22
CN103117300B true CN103117300B (zh) 2015-08-19

Family

ID=48279735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110363181.0A Active CN103117300B (zh) 2011-11-16 2011-11-16 寄生横向型pnp器件及制造方法

Country Status (2)

Country Link
US (1) US8907453B2 (zh)
CN (1) CN103117300B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204778B2 (en) 2016-12-28 2019-02-12 QROMIS, Inc. Method and system for vertical power devices
CN111446203A (zh) * 2020-04-09 2020-07-24 帝奥微电子有限公司 一种降低高速开关对地寄生电容的制造方法
CN118299408B (zh) * 2024-06-05 2024-08-02 江苏应能微电子股份有限公司 用于esd防护的高掺杂多晶硅器件与工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1255238A (zh) * 1997-03-18 2000-05-31 艾利森电话股份有限公司 槽隔离的双极型器件
CN1624928A (zh) * 2003-12-04 2005-06-08 国际商业机器公司 双极晶体管及其制造方法
CN102117827A (zh) * 2009-12-31 2011-07-06 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP器件
CN102130152A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 自对准双极晶体管及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387553A (en) * 1992-03-24 1995-02-07 International Business Machines Corporation Method for forming a lateral bipolar transistor with dual collector, circular symmetry and composite structure
US5273913A (en) * 1992-07-07 1993-12-28 International Business Machines Corporation High performance lateral PNP transistor with buried base contact
US5581112A (en) * 1995-10-23 1996-12-03 Northern Telecom Limited Lateral bipolar transistor having buried base contact
US6987039B2 (en) * 2001-10-03 2006-01-17 Texas Instruments Incorporated Forming lateral bipolar junction transistor in CMOS flow
US6878976B2 (en) * 2002-03-13 2005-04-12 International Business Machines Corporation Carbon-modulated breakdown voltage SiGe transistor for low voltage trigger ESD applications
US8324713B2 (en) * 2005-10-31 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Profile design for lateral-vertical bipolar junction transistor
US7488662B2 (en) * 2005-12-13 2009-02-10 Chartered Semiconductor Manufacturing, Ltd. Self-aligned vertical PNP transistor for high performance SiGe CBiCMOS process
US7932581B2 (en) * 2009-05-12 2011-04-26 Mediatek Inc. Lateral bipolar junction transistor
CN102097464B (zh) * 2009-12-15 2012-10-03 上海华虹Nec电子有限公司 高压双极晶体管
US9312335B2 (en) * 2011-09-23 2016-04-12 Alpha And Omega Semiconductor Incorporated Lateral PNP bipolar transistor with narrow trench emitter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1255238A (zh) * 1997-03-18 2000-05-31 艾利森电话股份有限公司 槽隔离的双极型器件
CN1624928A (zh) * 2003-12-04 2005-06-08 国际商业机器公司 双极晶体管及其制造方法
CN102117827A (zh) * 2009-12-31 2011-07-06 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP器件
CN102130152A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 自对准双极晶体管及其制作方法

Also Published As

Publication number Publication date
US8907453B2 (en) 2014-12-09
CN103117300A (zh) 2013-05-22
US20130119384A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
CN102110709B (zh) BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
US20120032233A1 (en) Silicon-germanium heterojunction bipolar transistor and manufacturing method of the same
CN102412274B (zh) 锗硅hbt工艺中垂直寄生型pnp器件及制造方法
CN103117300B (zh) 寄生横向型pnp器件及制造方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN102376776B (zh) BiCMOS工艺中的寄生PIN二极管及制造方法
CN102104064B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
CN103066101A (zh) 锗硅hbt器件及制造方法
US8455975B2 (en) Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process
CN102104065B (zh) SiGe HBT工艺中的寄生横向型PNP三极管
CN102386218B (zh) BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN103137663B (zh) 寄生横向型npn器件及制造方法
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN103066115B (zh) 垂直寄生型pnp三极管及制造方法
CN103165667B (zh) 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法
CN103178100B (zh) 纵向pnp型三极管及其制造方法
CN102412280B (zh) 锗硅hbt工艺中的横向型寄生pnp器件
CN102386219B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及制造方法
CN102376757B (zh) SiGe HBT工艺中的横向型寄生PNP器件及制造方法
CN103137677B (zh) 锗硅hbt工艺中的寄生横向型pnp三极管及制造方法
CN102569370B (zh) BiCMOS工艺中垂直寄生型PNP器件及制造方法
CN103107087B (zh) 与锗硅异质结npn三极管集成的pnp三极管的制造方法
CN103066057B (zh) BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
CN102403343B (zh) BiCMOS工艺中的垂直寄生型PNP器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant