纵向PNP型三极管及其制造方法
技术领域
本发明涉及一种双极型晶体管(BJT),也称三极管。
背景技术
HBT(heterojunction bipolar transistor,异质结双极晶体管)器件广泛应用于特征频率(cutoff frequency,即截止频率)在40GHz以上的射频领域。尤其是发射区由硅构成、基区由锗硅构成、集电区由硅构成的锗硅HBT(SiGe HBT)器件。
请参阅图1,这是一个锗硅HBT器件的示意图。硅衬底10中具有隔离结构11、埋层31和锗硅HBT的集电区32。该集电区32在两个隔离结构11之间,且隔离结构11和集电区32的底部均在埋层11中(表面或内部)。隔离结构11之上具有介质33。硅衬底10之上具有锗硅外延层34作为锗硅HBT的基区。该基区34的两端在介质33之上。在正对集电区32的基区34之上具有介质17、多晶硅18和侧墙19。该多晶硅18作为锗硅HBT的发射区,呈现上宽下窄的T形剖面,其两端在介质17之上。侧墙19在介质17和发射区18的两侧。
上述锗硅HBT器件的制造方法可能有多种,下面仅举出一种示例,包括如下步骤:
第1步,在硅衬底10中刻蚀出沟槽11a。
第2步,在沟槽11a的底部通过离子注入和退火工艺形成埋层31。
第3步,以介质材料填充沟槽11a形成隔离结构11。
第4步,对两个隔离结构11之间的硅衬底10注入n型杂质形成集电区32。
第5步,在硅片表面淀积介质33,并通过光刻和刻蚀工艺形成基区窗口。所述基区窗口包括集电区32上方的全部区域、以及隔离结构11上方靠近集电区32的部分区域。
第6步,在硅片表面通过外延工艺生长锗硅外延层34,外延工艺中掺杂p型杂质。该锗硅外延层34与硅材料相接触的部位形成了单晶锗硅,与非硅材料相接触的部位形成了多晶锗硅。
第7步,在硅片表面淀积介质17。并通过光刻和刻蚀工艺形成发射区窗口。所述发射区窗口包括集电区32正上方的锗硅外延层34的部分区域。
第8步,在硅片表面淀积一层多晶硅18。
第9步,通过光刻和刻蚀工艺形成T形剖面的多晶硅发射区18及其两端下方的介质17。
第10步,对发射区18注入n型杂质。如果第8步淀积多晶硅18时原位掺杂n型杂质,这一步也可省略。
第11步,在介质17和T形发射区18的两侧形成侧墙19。
第12步,在硅片表面淀积层间介质,并刻蚀出穿越层间介质和隔离结构11(或穿越层间介质和隔离结构11外侧的硅衬底10)的通孔以连接埋层31,在该通孔中填充金属形成接触孔电极作为集电区引出端。同样地也有通孔穿越层间介质连接锗硅基区外延层34,填充金属后作为基区引出端。同样地也有通孔穿越层间介质连接发射区36,填充金属后作为发射区引出端。
从上述锗硅HBT器件及其典型的制造方法可以发现,该制造工艺完全有能力同时制造锗硅HBT和其他半导体集成电路器件。
发明内容
本发明所要解决的技术问题是提供一种可以集成在现有的锗硅HBT器件的制造方法中的纵向PNP型三极管。为此,本发明还要提供所述纵向PNP型三极管的单独制造方法、以及其与锗硅HBT器件一起制造的方法。
为解决上述技术问题,本发明纵向PNP型三极管包括有位于p型硅衬底中的隔离结构,两个隔离结构之间为n型基区;在硅衬底中还具有n型深阱及其上方的p型深阱,两者相接触;在隔离结构的底部具有相互独立的p型赝埋层和n型赝埋层;所述n型基区与n型赝埋层横向连接;在隔离结构之上具有第一介质,在n型基区、部分隔离结构、第一介质之上具有p型多晶硅发射区,所述发射区具有上宽下窄的T形剖面;第一接触孔电极穿越隔离结构连接p型赝埋层;第二接触孔电极穿越隔离结构连接n型赝埋层。
进一步地,p型深阱之上的硅衬底作为所述纵向PNP型三极管的集电区,其由p型赝埋层和第一接触孔电极引出;n型基区由n型赝埋层和第二接触孔电极引出。
本发明纵向PNP型三极管的单独制造方法包括如下步骤:
第1步,在p型硅衬底上刻蚀沟槽;
第2步,在沟槽底部以离子注入和退火形成相互独立的p型赝埋层和n型赝埋层;
第3步,以介质填充沟槽形成隔离结构;
第4步,以离子注入工艺在硅衬底内部形成n型深阱及其上方的p型深阱,两者相接触;
第5步,对两个隔离结构之间的硅衬底注入n型杂质作为n型基区,该n型基区与n型赝埋层相连;
第6步,在硅片表面形成第一介质并刻蚀出发射区窗口;
第7步,在硅片表面淀积多晶硅;
第8步,采用光刻和刻蚀工艺形成T形多晶硅发射区及其两端下方的第一介质;
第9步,对T形发射区注入p型杂质;
第10步,在p型发射区和第一介质的两侧形成侧墙;
第11步,在硅片表面淀积层间介质并刻蚀出连接p型赝埋层的第一通孔、连接n型赝埋层的第二通孔和连接p型发射区的第三通孔,在这些通孔中填充金属。
进一步地,当所述方法第7步中淀积多晶硅时原位掺杂p型杂质,则省略所述方法第9步。
本发明纵向PNP型三极管与锗硅HBT器件一起制造的方法包括如下步骤:
第1’步,在硅衬底上刻蚀沟槽;
第2’步,在沟槽底部注入杂质并经退火后形成埋层;对锗硅HBT而言是集电区埋层,对纵向PNP型三极管而言是p型赝埋层和n型赝埋层;
第3’步,以介质填充沟槽形成隔离结构;
第4’步,仅在纵向PNP型三极管器件区域以离子注入工艺在p型硅衬底中形成n型深阱及其上方的p型深阱;
第5’步,对两个隔离结构之间的硅衬底注入n型杂质形成锗硅HBT的集电区、纵向PNP型三极管的基区;
第6’步,在硅片表面淀积第一介质并刻蚀,在锗硅HBT器件区域形成基区窗口,在纵向PNP型三极管器件区域去除所淀积的第一介质;
第7’步,在硅片表面通过外延工艺生长锗硅外延层,在纵向PNP型三极管器件区域去除所生长的锗硅外延层;
第8’步,在硅片表面生长或淀积第二介质并刻蚀出发射区窗口;
第9’步,在硅片表面淀积多晶硅;
第10’步,刻蚀形成T形多晶硅发射区及其两端下方的第二介质;
第11’步,对多晶硅发射区注入杂质,对锗硅HBT注入n型杂质形成n型发射区,对纵向PNP型三极管注入p型杂质形成p型发射区;
第12’步,在T形发射区及其两端下方的第二介质的两侧形成侧墙;
第13’步,淀积层间介质,刻蚀通孔并填充金属以作为集电区引出端、基区引出端、发射区引出端。
进一步地,当所述方法第9’步中淀积多晶硅时原位掺杂p型、n型杂质,则省略所述方法第11’步。
本发明所述的纵向PNP型三极管,可用作锗硅HBT高频电路中的输出器件。其制造方法可以完美地集成在锗硅HBT器件的制造工艺之中,无需额外的步骤、条件即可为电路提供多一种器件选择,并与0.13μm BiCMOS工艺完全兼容。
附图说明
图1是现有的锗硅HBT器件的剖面示意图;
图2是本发明纵向PNP型三极管器件的剖面示意图;
图3a~图3h是本发明纵向PNP型三极管的制造方法的各步骤示意图。
图中附图标记说明:
10为硅衬底;11为隔离结构;11a为沟槽;12为p型赝埋层;13为n型赝埋层;14为n型深阱;15为p型深阱;16为PNP型三极管的基区;17为多晶硅发射区两侧下方的介质;18为多晶硅发射区;19为侧墙;20为层间介质;21为第一接触孔电极;21a为第一通孔;22为第二接触孔电极;22a为第二通孔;23为第三接触孔电极;23a为第三通孔;24为金属布线;31为埋层;32为锗硅HBT的集电区;33为锗硅外延层两侧下方的介质;34为锗硅外延层。
具体实施方式
请参阅图2,这是本发明纵向PNP型三极管的一个具体实施例。在p型硅衬底10中具有介质材料的隔离结构11。在硅衬底10中且在隔离结构11底部具有相互独立的p型赝埋层12和n型赝埋层13,赝埋层就是一块掺杂区域。在硅衬底10中还具有n型深阱14及其上方的p型深阱15,两者相接触。所述深阱就是从硅片表面注入离子从而在硅片内部(非表面区域)所形成的掺杂区。p型深阱15与p型赝埋层12、n型赝埋层13之间都隔有硅衬底10。在硅衬底10中且在两个隔离结构11之间为n型基区16,其在横向上与n型赝埋层13相连,在纵向上与p型深阱15之间隔有硅衬底10。在隔离结构11之上具有第一介质17,在基区16、部分隔离结构11、第一介质17之上具有p型多晶硅发射区18,其具有上宽下窄的T形剖面,在其两端下方为第一介质17。在第一介质17和T形发射区18的两侧具有介质材料的侧墙19。硅片表面还具有层间介质(ILD)20。第一接触孔电极21穿越层间介质20和隔离结构11,与p型赝埋层12相接触。第二接触孔电极22穿越层间介质20和隔离结构11,与n型赝埋层13相接触。第三接触孔电极23穿越层间介质20,与T形发射区18相接触。在三个接触孔电极21、22、23之上为金属布线24。
上述纵向PNP型三极管中,位于p型深阱15上方的p型衬底10作为集电区,其通过p型赝埋层12和第一接触孔电极21引出。n型基区16通过n型赝埋层13和第二接触孔电极22引出。p型发射区18通过第三接触孔电极23引出。
上述纵向PNP型三极管的结构具有如下特点:
其一,集电区之下具有p型深阱15和n型深阱14将其与硅衬底10进行隔离,这种结构用来减小集电区漏电流。
其二,隔离结构11之下具有p型赝埋层12和n型赝埋层13,分别连接第一接触孔电极21和第二接触孔电极22,作为集电区引出端和基区引出端。这两个接触孔电极21、22都穿越了隔离结构11。
本发明纵向PNP型三极管的单独制造方法包括如下步骤:
第1步,请参阅图3a,在p型硅衬底10上刻蚀沟槽11a,例如采用浅槽隔离(STI)工艺。
第2步,请参阅图3a,在沟槽11a底部分别进行p型和n型杂质注入,经过退火后在沟槽11a下方的硅衬底10中形成相互独立的p型掺杂区12和n型掺杂区13,分别称其为p型赝埋层12和n型赝埋层13。
优选地,赝埋层12、13(Pseudo Buried Layer)采用高剂量(1×1014~1×1016原子每平方厘米)、低能量(<15KeV)的离子注入工艺形成。p型杂质例如为硼(B)或氟化硼(BF2),n型杂质例如为磷(P)。
第3步,请参阅图3b,以介质例如氧化硅、氮化硅等填充沟槽11a形成隔离结构11。
第4步,请参阅图3b,在硅衬底10中以离子注入工艺形成n型深阱14及其上方的p型深阱15,两者相接触。但p型深阱15与p型赝埋层12、n型赝埋层13之间隔有硅衬底10。
优选地,深阱14、15的离子注入的剂量为1×1014~5×1015原子每平方厘米,能量为500~3000KeV。
第5步,请参阅图3c,对两个隔离结构11之间的硅衬底10进行n型杂质的离子注入,从而形成PNP型三极管的n型基区16。横向上,该n型基区16与n型赝埋层13相连。纵向上,该n型基区16与p型深阱15不接触,两者之间隔有硅衬底10。
优选地,离子注入选择磷或砷(As)作为n型杂质,离子注入的剂量为5×1011~5×1013原子每平方厘米,能量为50~500KeV。
第6步,请参阅图3d,在硅片表面热氧化生长或淀积第一介质17,例如为氧化硅、氮化硅等。再采用刻蚀工艺在第一介质17上刻蚀出发射区窗口。所述发射区窗口包括n型基区16之上的全部区域、以及隔离结构11之上且紧邻n型基区16的部分区域。
第7步,请参阅图3e,在硅片表面淀积一层多晶硅18。优选地,再由平坦化工艺例如化学机械研磨(CMP)将多晶硅18的上表面处理平整。
第8步,请参阅图3f,采用光刻和刻蚀工艺形成T形剖面的多晶硅发射区18及其两端下方的第一介质17。
第9步,请参阅图3g,对T形发射区18注入p型杂质作为PNP型三极管的p型发射区18。如果第7步淀积多晶硅18时原位掺杂p型杂质,这一步也可省略。
优选地,离子注入选择硼或氟化硼作为p型杂质,离子注入的剂量为1×1013~5×1015原子每平方厘米,能量为10~100KeV。
第10步,请参阅图3h,在p型发射区18和第一介质17的两侧形成侧墙19。例如先淀积第二介质,再以干法反刻该第二介质,即可在硅片表面的凸出结构两侧形成侧墙19。
第11步,请参阅图2,在硅片表面淀积层间介质(ILD)20,并采用光刻和刻蚀工艺刻蚀出第一通孔21a、第二通孔21b和第三通孔21c。第一通孔21a穿透层间介质20和隔离结构11,其底部为p型赝埋层12。第二通孔21b穿透层间介质20和隔离结构11,其底部为n型赝埋层13。第三通孔21c穿透层间介质20,其底部为p型发射区18。在三个通孔21a、21b、21c中填充金属分别形成接触孔电极21、22、23,例如采用钨塞工艺。最后在三个接触孔电极21、22、23的上方设置金属布线24。
本发明所述的纵向PNP型三极管可以完美地集成在现有锗硅HBT器件的制造工艺之中,即可以在硅片上同时制造锗硅HBT器件和纵向PNP型三极管器件。这种集成的制造工艺简述如下:
第1’步,在硅衬底10上刻蚀沟槽11a。
第2’步,在沟槽11a的底部注入杂质并经退火后形成埋层。该埋层对于锗硅HBT而言是图1中的集电区埋层31,对纵向PNP型三极管而言是图2中的p型赝埋层12和n型赝埋层13。
第3’步,以介质填充沟槽11a形成隔离结构11。
第4’步,采用光刻工艺,仅在纵向PNP型三极管器件区域以离子注入工艺形成p型硅衬底10中的n型深阱14及其上方的p型深阱15,如图2所示。
第5’步,对两个隔离结构11之间的硅衬底10注入n型杂质,对于锗硅HBT而言形成图1中的集电区32,对于纵向PNP型三极管而言形成图2中的基区16。
第6’步,在硅片表面淀积介质并刻蚀,对于锗硅HBT而言刻蚀后形成图1中的基区窗口,对于纵向PNP型三极管器件区域而言刻蚀后去除所淀积的介质。
第7’步,在硅片表面通过外延工艺生长锗硅外延层。对于纵向PNP型三极管器件区域而言去除硅片表面生长的锗硅外延层。
第8’步,在硅片表面生长或淀积介质并刻蚀出发射区窗口,锗硅HBT和PNP型三极管都有发射区,该发射区窗口对各自器件具有对应的含义。
第9’步,在硅片表面淀积一层多晶硅。
第10’步,形成T形剖面的多晶硅发射区及其两端下方的介质。
第11’步,对多晶硅发射区注入杂质,对于锗硅HBT而言注入n型杂质以形成图1中的n型发射区18,对于纵向PNP型三极管而言注入p型杂质以形成图2中的p型发射区18。如果第9’步中淀积多晶硅时原位掺杂p型、n型杂质,这一步也可以省略。
第12’步,在T形发射区及其两端下方的介质的两侧形成侧墙。
第13’步,淀积层间介质,刻蚀通孔并填充金属以作为集电区引出端、基区引出端、发射区引出端。
通过上述方法即可在制造锗硅HBT器件的同时,在硅片上制造出纵向结构的PNP型三极管器件,这为电路设计新增了一种可供选择的器件,并且几乎不增加制造成本。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。