CN102544079B - 锗硅异质结npn晶体管及制造方法 - Google Patents

锗硅异质结npn晶体管及制造方法 Download PDF

Info

Publication number
CN102544079B
CN102544079B CN201010588822.8A CN201010588822A CN102544079B CN 102544079 B CN102544079 B CN 102544079B CN 201010588822 A CN201010588822 A CN 201010588822A CN 102544079 B CN102544079 B CN 102544079B
Authority
CN
China
Prior art keywords
type
implantation
layer
polysilicon
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010588822.8A
Other languages
English (en)
Other versions
CN102544079A (zh
Inventor
梅绍宁
钱文生
刘冬华
胡君
段文婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010588822.8A priority Critical patent/CN102544079B/zh
Publication of CN102544079A publication Critical patent/CN102544079A/zh
Application granted granted Critical
Publication of CN102544079B publication Critical patent/CN102544079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种锗硅异质结NPN晶体管,集电区形成于有源区中和其两侧的浅槽场氧底部的N型赝埋层相连接并通过深孔接触引出;通过外侧墙形成一发射极窗口;发射极窗口底部的P型锗硅外延层为本征基区、发射极窗口外部的P型锗硅外延层通过离子注入进一步掺杂形成外基区;外侧墙能防止外基区的离子影响本征基区。发射区由完全填充于发射极窗口内并在顶部延伸到发射极窗口外部N型多晶硅组成。本发明还公开了一种锗硅异质结NPN晶体管的制造方法。本发明能够减小器件尺寸、减小寄生电阻、提高特征频率,能简化工艺流程、减少光刻版的使用、降低成本,实现工艺尺寸的精确控制。

Description

锗硅异质结NPN晶体管及制造方法
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种锗硅异质结NPN晶体管;本发明还涉及一种锗硅异质结NPN晶体管的制造方法。
背景技术
在射频应用中,需要越来越高的器件特征频率,RFCMOS虽然在先进的工艺技术中可实现较高频率,但还是难以完全满足射频要求,如很难实现40GHz以上的特征频率,而且先进工艺的研发成本也是非常高;化合物半导体可实现非常高的特征频率器件,但由于材料成本高、尺寸小的缺点,加上大多数化合物半导体有毒,限制了其应用。锗硅异质结双极晶体管(SiGe HBT)则是超高频器件的很好选择,首先其利用SiGe与Si的能带差别,提高发射区的载流子注入效率,增大器件的电流放大倍数;其次利用SiGe基区的高掺杂,降低基区电阻,提高特征频率;另外SiGe工艺基本与硅工艺相兼容,因此SiGe HBT已经成为超高频器件的主力军。
现有SiGe HBT采用高掺杂的集电区埋层,以降低集电区电阻,另外采用深槽隔离降低集电区和衬底之间的寄生电容,改善HBT的频率特性。该器件工艺成熟可靠,但主要缺点有:1、集电区外延成本高;3、深槽隔离工艺复杂,而且成本较高。
发明内容
本发明所要解决的技术问题是提供一种锗硅异质结NPN晶体管,能够减小器件尺寸、减小集电极的寄生电阻、提高器件的特征频率,能简化工艺流程、减少光刻版的使用、降低工艺成本,能实现工艺尺寸的精确控制。为此,本发明还要提供一种锗硅异质结NPN晶体管的制造方法。
为解决上述技术问题,本发明提供的锗硅异质结NPN晶体管形成于P型硅衬底上,有源区由浅槽场氧隔离,所述锗硅异质结NPN晶体管包括:
一集电区,由形成于所述有源区中的一N型离子注入区组成,所述集电区深度大于所述浅槽场氧底部的深度。
一赝埋层,由形成于所述有源区两侧的浅槽场氧底部的N型离子注入区组成,所述赝埋层在所述有源区的底部边缘和所述集电区形成连接,通过在所述赝埋层顶部的浅槽场氧形成的深孔接触引出集电极。
一P型锗硅外延层,形成于所述硅衬底的所述有源区和所述浅槽场氧上;在所述P型锗硅外延层上形成有外侧墙,所述外侧墙的内壁围成一发射极窗口;所述发射极窗口正下方的所述P型锗硅外延层形成本征基区;所述外侧墙的外壁外部的所述P型锗硅外延层形成外基区,所述外基区的P型杂质还包括外基区的P型离子注入杂质,所述外基区的离子浓度大于所述本征基区的离子浓度;所述外侧墙正下方的所述P型锗硅外延层为所述外基区和所述本征基区的连接区,所述连接区的离子浓度在所述本征基区和所述外基区的离子浓度之间。所述连接区能防止高掺杂的外基区的离子对所述本征基区的影响。通过在所述外基区的上部形成的金属接触引出基极。
一发射区,由完全填充于所述发射极窗口内并在顶部延伸到所述发射极窗口外部的N型多晶硅组成;通过在所述发射区的上部形成的金属接触引出发射极。
进一步的改进是,所述集电区的N型离子注入工艺条件为:注入杂质为磷,分三步注入形成,第一步注入剂量为1e12cm-2~1e14cm-2,注入能量为10keV~60keV;第二步注入剂量为5e12cm-2~5e14cm-2,注入能量为60keV~150keV;第三步注入剂量为5e11cm-2~1e14cm-2,注入能量为150keV~400keV;上述各步中注入能量和注入剂量的具体值由所述锗硅异质结NPN晶体管的特性进行调整。
进一步的改进是,所述赝埋层是在浅沟槽形成后、浅槽场氧填入前通过N型离子注入并进行退火推进形成,所述赝埋层的N型离子注入工艺条件为:注入剂量1e14cm-2~1e16cm-2,注入能量2KeV~30KeV。
进一步的改进是,所述外侧墙的形成方法为:在所述P型锗硅外延层形成之后,淀积第一层二氧化硅和第二层多晶硅;将需要形成发射区的区域外部的所述第二层多晶硅完全刻蚀掉;在所述硅衬底上淀积第三层氮化硅,对所述第三层氮化硅进行各向异性刻蚀在所述第二层多晶硅的外侧壁形成外侧墙;将所述外侧墙外部的所述第一层二氧化硅完全刻蚀掉;所述第一层二氧化硅的厚度为100埃~500埃,所述第二层多晶硅的厚度为500埃~2000埃,所述第三层氮化硅600埃~3000埃。
进一步的改进是,所述外基区的P型离子注入是在所述外侧墙形成后进行,工艺条件为:注入杂质为硼或氟化硼、注入能量为3Kev~20Kev、注入剂量为1e15cm-2~1e16cm-2
进一步的改进是,所述发射区的N型多晶硅的厚度为1500埃~3000埃,所述N型多晶硅通过在位掺杂,掺杂杂质为磷或砷,浓度为1e19cm-3~1e21cm-3;或者,所述N型多晶硅通过非掺杂的多晶硅并进行N型离子注入进行掺杂,注入杂质是磷或砷、注入剂量1e15cm-2~1e16cm-2、注入能量为3keV~20keV。
为解决上述技术问题,本发明提供的锗硅异质结NPN晶体管的制造方法包括如下步骤:
步骤一、在P型硅衬底上形成浅沟槽和有源区;
步骤二、在所述有源区两侧的浅沟槽底部的进行N型离子注入形成赝埋层;
步骤三、在所述浅沟槽中填入氧化硅形成浅槽场氧;
步骤四、在所述有源区中进行N型离子注入形成集电区,所述集电区深度大于所述浅槽场氧底部的深度,所述集电区在所述有源区的底部边缘和所述赝埋层形成连接;
步骤五、在所述硅衬底表面进行外延生长P型锗硅外延层;在所述P型锗硅外延层上依次淀积第一层二氧化硅和第二层多晶硅;
步骤六、将需要形成发射区的区域外部的所述第二层多晶硅完全刻蚀掉;在所述硅衬底上淀积第三层氮化硅,对所述第三层氮化硅进行各向异性刻蚀在所述第二层多晶硅的外侧壁形成外侧墙;将所述外侧墙外部的所述第一层二氧化硅完全刻蚀掉;
步骤七、以所述第一层二氧化硅、所述第二层多晶硅和所述外侧墙为掩模,对所述外侧墙外部的所述P型锗硅外延层进行外基区的P型离子注入;
步骤八、在所述硅衬底淀积第四层氧化硅,所述第四层氧化硅的厚度大于所述第一层二氧化硅和所述第二层多晶硅的厚度之和;
步骤九、对所述硅衬底进行化学机械研磨,研磨后,所述第二层多晶硅表面上的所述第四层氧化硅去除,所述第二层多晶硅表面外部的所述第四层氧化硅的表面等于或低于所述第二层多晶硅表面;完全去除所述第二层多晶硅,由所述外侧墙内壁围成发射区窗口;
步骤十、完全刻蚀掉所述发射区窗口下的所述第一层二氧化硅;
步骤十一、在所述硅衬底表面形成N型多晶硅,所述N型多晶硅完全填充所述发射极窗口并延伸到所述发射极窗口外部;所述N型多晶硅在所述发射极窗口底部和所述P型外延层形成接触;由所述发射极窗口底部的所述P型外延层形成本征基区;
步骤十二、刻蚀形成发射区和外基区;所述发射区由刻蚀后的N型多晶硅组成,所述刻蚀后的N型多晶硅包括完全填充于所述发射极窗口内并在顶部延伸到所述发射极窗口外部的氮化硅层上的部分,所述发射区的尺寸小于所述有源区的尺寸;所述外基区由刻蚀后的所述外侧墙外部的所述P型锗硅外延层组成,所述外基区的尺寸大于所述发射区的尺寸;
步骤十三、在所述赝埋层顶部的浅槽场氧中形成深孔接触引出所述集电极,在所述发射区的上部形成金属接触引出发射极;在所述外基区的上部形成金属接触引出基极。
进一步的改进是,步骤二中所述赝埋层的N型离子注入工艺条件为:注入剂量1e14cm-2~1e16cm-2,注入能量3KeV~30KeV。
进一步的改进是,步骤四中所述集电区的N型离子注入工艺条件为:注入杂质为磷,分三步注入形成,第一步注入剂量为1e12cm-2~1e14cm-2,注入能量为10keV~60keV;第二步注入剂量为5e12cm-2~5e14cm-2,注入能量为60keV~150keV;第三步注入剂量为5e11cm-2~1e14cm-2,注入能量为150keV~400keV;上述各步中注入能量和注入剂量的具体值由所述锗硅异质结NPN晶体管的特性进行调整。
进一步的改进是,步骤五中所述第一层二氧化硅的厚度为100埃~500埃,所述第二层多晶硅的厚度为500埃~2000埃;步骤六中所述第三层氮化硅600埃~3000埃。
进一步的改进是,步骤七中所述外基区的P型离子注入是在所述外侧墙形成后进行,工艺条件为:注入杂质为硼或氟化硼、注入能量为3Kev~20Kev、注入剂量为1e15cm-2~1e16cm-2
进一步的改进是,步骤十一中所述N型多晶硅的厚度为1000埃~3000埃,所述N型多晶硅通过在位掺杂,掺杂杂质为磷或砷,浓度为1e19cm-3~1e21cm-3;或者,所述N型多晶硅通过非掺杂的多晶硅并进行N型离子注入进行掺杂,注入杂质是磷或砷、注入剂量5e14cm-2~1e16cm-2、注入能量为2keV~20keV。
本发明具有如下的有益效果:
一、本发明的集电区没有N型埋层和N型外延层;采用浅沟槽隔离技术(STI)即浅槽场氧隔离;采用在STI底部的N型注入所形成的赝埋层(Pseudo Buried Layer),从而能简化工艺流程。
二、本发明采用深接触孔与赝埋层接触,实现对集电极的引出,从而能减小的器件尺寸、减小集电极的寄生电阻、提高的特征频率,
三、本发明省略了现有技术中的深沟槽隔离工艺,能进一步简化工艺流程。
四、外侧墙的使用使本发明的发射区不需要光刻版、而采用自对准工艺就能形成,不仅能使发射区的尺寸受到良好的控制、实现发射区多晶硅和基区外延层的精准接触,形成稳定而均匀的发射极-基极P-N结,相对于现有技术还能减少光刻版、从而能降低工艺成本。
四、本发明的外侧墙的工艺也实现外基区的自对准注入,自对准注入工艺能够缩小所述外基区和所述本征基区的距离即所述连接区的距离,且该尺寸均匀和工艺能精确控制。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例锗硅异质结NPN晶体管结构示意图;
图2A-图2J是本发明实施例制造方法各步骤中的锗硅异质结NPN晶体管结构示意图。
具体实施方式
如图1所示,是本发明实施例锗硅异质结NPN晶体管结构示意图,本发明实施例锗硅异质结NPN晶体管形成于P型硅衬底1上,有源区由浅槽场氧2隔离,所述锗硅异质结NPN晶体管包括:
一集电区4,由形成于所述有源区中的一N型离子注入区组成,所述集电区4深度大于所述浅槽场氧2底部的深度。所述集电区4的N型离子注入工艺条件为:注入杂质为磷,分三步注入形成,第一步注入能量为10keV~60keV;第二步注入能量为60keV~150keV;第三步注入能量为150keV~400keV;上述各步中注入能量和注入剂量的具体值由所述锗硅异质结NPN晶体管的特性进行调整。
一赝埋层3,由形成于所述有源区两侧的浅槽场氧2底部的N型离子注入区组成,所述赝埋层3在所述有源区的底部边缘和所述集电区4形成连接,通过在所述赝埋层3顶部的浅槽场氧2形成的深孔接触13引出集电极。所述赝埋层3是在浅沟槽形成后、浅槽场氧2填入前通过N型离子注入并进行退火推进形成,所述赝埋层3的N型离子注入工艺条件为:注入剂量1e14cm-2~1e16cm-2,注入能量2KeV~30KeV。
一P型锗硅外延层,形成于所述硅衬底1的所述有源区和所述浅槽场氧2上;在所述P型锗硅外延层上形成有外侧墙8,所述外侧墙8的内壁围成一发射极窗口;所述发射极窗口正下方的所述P型锗硅外延层形成本征基区5;所述外侧墙8的外壁外部的所述P型锗硅外延层形成外基区9,所述外基区9的P型杂质还包括外基区9的P型离子注入杂质,所述外基区9的离子浓度大于所述本征基区5的离子浓度;所述外侧墙8正下方的所述P型锗硅外延层为所述外基区9和所述本征基区5的连接区,所述连接区的离子浓度在所述本征基区5和所述外基区9的离子浓度之间。所述连接区能防止高掺杂的外基区9的离子对所述本征基区5的影响。所述外侧墙8的形成方法为:在所述P型锗硅外延层形成之后,淀积第一层二氧化硅6和第二层多晶硅;将需要形成发射区12的区域外部的所述第二层多晶硅完全刻蚀掉;在所述硅衬底1上淀积第三层氮化硅,对所述第三层氮化硅进行各向异性刻蚀在所述第二层多晶硅的外侧壁形成外侧墙8;将所述外侧墙8外部的所述第一层二氧化硅6完全刻蚀掉;所述第一层二氧化硅6的厚度为100埃~500埃,所述第二层多晶硅的厚度为500埃~2000埃,所述第三层氮化硅600埃~3000埃。在所述外侧墙8的外部还形成有第四层氧化硅11。所述外基区9的P型离子注入是在所述外侧墙8形成后进行,工艺条件为:注入杂质为硼或氟化硼、注入能量为3Kev~20Kev、注入剂量为1e15cm-2~1e16cm-2。通过在所述外基区9的上部形成的金属接触14引出基极;
一发射区12,由完全填充于所述发射极窗口内并在顶部延伸到所述发射极窗口外部的N型多晶硅组成;通过在所述发射区12的上部形成的金属接触14引出发射极。最后通过金属连线15实现器件的互连。所述发射区12的N型多晶硅的厚度为1500埃~3000埃,所述N型多晶硅通过在位掺杂,掺杂杂质为磷或砷,浓度为1e19cm-3~1e21cm-3;或者,所述N型多晶硅通过非掺杂的多晶硅并进行N型离子注入进行掺杂,注入杂质是磷或砷、注入剂量1e15cm-2~1e16cm-2、注入能量为3keV~20keV。
如图2A至图2J所示,是本发明实施例制造方法各步骤中的锗硅异质结NPN晶体管结构示意图。本发明实施例锗硅异质结NPN晶体管的制造方法包括如下步骤:
步骤一、如图2A所示,在P型硅衬底1上形成浅沟槽2A和有源区。刻蚀时以氮化硅硬质掩模层0作为有源区的阻挡层。
步骤二、如图2B所示,以所述氮化硅硬质掩模层0作为有源区的阻挡层,在所述有源区两侧的浅沟槽2A底部的进行N型离子注入形成赝埋层3。所述赝埋层3的N型离子注入工艺条件为:注入剂量1e14cm-2~1e16cm-2,注入能量3KeV~30KeV。
步骤三、如图2B所示,在所述浅沟槽2A中填入氧化硅形成浅槽场氧2。
步骤四、如图2B所示,在所述有源区中进行N型离子注入形成集电区4,所述集电区4深度大于所述浅槽场氧2底部的深度,所述集电区4在所述有源区的底部边缘和所述赝埋层3形成连接。所述集电区4的N型离子注入工艺条件为:注入杂质为磷,分三步注入形成,第一步注入能量为10keV~60keV;第二步注入能量为60keV~150keV;第三步注入能量为150keV~400keV;上述各步中注入能量和注入剂量的具体值由所述锗硅异质结NPN晶体管的特性进行调整。
步骤五、如图2C所示,在所述硅衬底1表面进行外延生长P型锗硅外延层5A;在所述P型锗硅外延层5A上依次淀积第一层二氧化硅6和第二层多晶硅7。所述第一层二氧化硅6的厚度为100埃~500埃,所述第二层多晶硅7的厚度为500埃~2000埃;步骤六中所述第三层氮化硅600埃~3000埃。
步骤六、如图2E所示,将需要形成发射区12的区域外部的所述第二层多晶硅7完全刻蚀掉;在所述硅衬底1上淀积第三层氮化硅,对所述第三层氮化硅进行各向异性刻蚀在所述第二层多晶硅7的外侧壁形成外侧墙8;将所述外侧墙8外部的所述第一层二氧化硅6完全刻蚀掉。
步骤七、如图2E所示,以所述第一层二氧化硅6、所述第二层多晶硅7和所述外侧墙8为掩模,对所述外侧墙8外部的所述P型锗硅外延层5A进行外基区9的P型离子注入,注入后将所述P型锗硅外延层5A分成了外基区9和本征基区5两个部分。所述第二层多晶硅7的顶部也被掺杂形成第二层多晶硅10。所述外基区9的P型离子注入是在所述外侧墙8形成后进行,工艺条件为:注入杂质为硼或氟化硼、注入能量为3Kev~20Kev、注入剂量为1e15cm-2~1e16cm-2
步骤八、如图2F所示,在所述硅衬底1淀积第四层氧化硅11,所述第四层氧化硅11的厚度大于所述第一层二氧化硅6和所述第二层多晶硅7的厚度之和。
步骤九、如图2G所示,对所述硅衬底1进行化学机械研磨,研磨后,所述第二层多晶硅7表面上的所述第四层氧化硅11去除,所述第二层多晶硅7表面外部的所述第四层氧化硅11的表面等于或低于所述第二层多晶硅7表面;完全去除所述第二层多晶硅7,由所述外侧墙8内壁围成发射区12窗口。
步骤十、如图2H所示,完全刻蚀掉所述发射区12窗口下的所述第一层二氧化硅6。
步骤十一、如图2I所示,在所述硅衬底1表面形成N型多晶硅12A,所述N型多晶硅12A完全填充所述发射极窗口并延伸到所述发射极窗口外部;所述N型多晶硅12A在所述发射极窗口底部和所述P型外延层5A形成接触;由所述发射极窗口底部的所述P型外延层5A形成本征基区5。所述N型多晶硅12A的厚度为1000埃~3000埃,所述N型多晶硅12A通过在位掺杂,掺杂杂质为磷或砷,浓度为1e19cm-3~1e21cm-3;或者,所述N型多晶硅12A通过非掺杂的多晶硅并进行N型离子注入进行掺杂,注入杂质是磷或砷、注入剂量5e14cm-2~1e16cm-2、注入能量为2keV~20keV。
步骤十二、如图2J所示,刻蚀形成发射区12和外基区9;所述发射区12由刻蚀后的N型多晶硅12A组成,所述刻蚀后的N型多晶硅12A包括完全填充于所述发射极窗口内并在顶部延伸到所述发射极窗口外部的部分,所述发射区12的尺寸小于所述有源区的尺寸;所述外基区9由刻蚀后的所述外侧墙8外部的所述P型锗硅外延层5A组成,所述外基区9的尺寸大于所述发射区12的尺寸。所述外侧墙8正下方的所述P型锗硅外延层5A为所述外基区9和所述本征基区5的连接区,所述连接区的离子浓度在所述本征基区5和所述外基区9的离子浓度之间。所述连接区能防止高掺杂的外基区9的离子对所述本征基区5的影响。
步骤十三、如图2J所示,在所述赝埋层3顶部的浅槽场氧2中形成深孔接触13引出所述集电极,在所述发射区12的上部形成金属接触14引出发射极;在所述外基区9的上部形成金属接触14引出基极。最后形成金属连线15实现器件的互连。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (12)

1.一种锗硅异质结NPN晶体管,形成于P型硅衬底上,有源区由浅槽场氧隔离,其特征在于,所述锗硅异质结NPN晶体管包括: 
一集电区,由形成于所述有源区中的一N型离子注入区组成,所述集电区深度大于所述浅槽场氧底部的深度; 
一赝埋层,由形成于所述有源区两侧的浅槽场氧底部的N型离子注入区组成,所述赝埋层在所述有源区的底部边缘和所述集电区形成连接,通过在所述赝埋层顶部的浅槽场氧形成的深孔接触引出集电极; 
一P型锗硅外延层,形成于所述硅衬底的所述有源区和所述浅槽场氧上;在所述P型锗硅外延层上形成有外侧墙,所述外侧墙的内壁围成一发射极窗口;所述发射极窗口正下方的所述P型锗硅外延层形成本征基区;所述外侧墙的外壁外部的所述P型锗硅外延层形成外基区,所述外基区的P型杂质还包括外基区的P型离子注入杂质,所述外基区的离子浓度大于所述本征基区的离子浓度;所述外侧墙正下方的所述P型锗硅外延层为所述外基区和所述本征基区的连接区,所述连接区的离子浓度在所述本征基区和所述外基区的离子浓度之间;通过在所述外基区的上部形成的金属接触引出基极; 
一发射区,由完全填充于所述发射极窗口内并在顶部延伸到所述发射极窗口外部的N型多晶硅组成,通过在所述发射区的上部形成的金属接触引出发射极。 
2.如权利要求1所述锗硅异质结NPN晶体管,其特征在于:所述集电区的N型离子注入工艺条件为:注入杂质为磷,分三步注入形成,第一 步注入剂量为1e12cm-2~1e14cm-2,注入能量为10keV~60keV;第二步注入剂量为5e12cm-2~5e14cm-2,注入能量为60keV~150keV;第三步注入剂量为5e11cm-2~1e14cm-2,注入能量为150keV~400keV;上述各步中注入能量和注入剂量的具体值由所述锗硅异质结NPN晶体管的特性进行调整。 
3.如权利要求1所述锗硅异质结NPN晶体管,其特征在于:所述赝埋层是在浅沟槽形成后、浅槽场氧填入前通过N型离子注入并进行退火推进形成,所述赝埋层的N型离子注入工艺条件为:注入剂量1e14cm-2~1e16cm-2,注入能量2KeV~30KeV。 
4.如权利要求1所述锗硅异质结NPN晶体管,其特征在于:所述外侧墙的形成方法为:在所述P型锗硅外延层形成之后,淀积第一层二氧化硅和第二层多晶硅;将需要形成发射区的区域外部的所述第二层多晶硅完全刻蚀掉;在所述硅衬底上淀积第三层氮化硅,对所述第三层氮化硅进行各向异性刻蚀在所述第二层多晶硅的外侧壁形成外侧墙;将所述外侧墙外部的所述第一层二氧化硅完全刻蚀掉;所述第一层二氧化硅的厚度为100埃~500埃,所述第二层多晶硅的厚度为500埃~2000埃,所述第三层氮化硅的厚度为600埃~3000埃。 
5.如权利要求4所述锗硅异质结NPN晶体管,其特征在于:所述外基区的P型离子注入是在所述外侧墙形成后进行,工艺条件为:注入杂质为硼或氟化硼、注入能量为3Kev~20Kev、注入剂量为1e15cm-2~1e16cm-2。 
6.如权利要求1所述锗硅异质结NPN晶体管,其特征在于:所述发射区的N型多晶硅的厚度为1500埃~3000埃,所述N型多晶硅通过在位掺杂,掺杂杂质为磷或砷,浓度为1e19cm-3~1e21cm-3;或者,所述N型 多晶硅通过非掺杂的多晶硅并进行N型离子注入进行掺杂,注入杂质是磷或砷、注入剂量1e15cm-2~1e16cm-2、注入能量为3keV~20keV。 
7.一种锗硅异质结NPN晶体管的制造方法,其特征在于,包括如下步骤: 
步骤一、在P型硅衬底上形成浅沟槽和有源区; 
步骤二、在所述有源区两侧的浅沟槽底部进行N型离子注入形成赝埋层; 
步骤三、在所述浅沟槽中填入氧化硅形成浅槽场氧; 
步骤四、在所述有源区中进行N型离子注入形成集电区,所述集电区深度大于所述浅槽场氧底部的深度,所述集电区在所述有源区的底部边缘和所述赝埋层形成连接; 
步骤五、在所述硅衬底表面进行外延生长P型锗硅外延层;在所述P型锗硅外延层上依次淀积第一层二氧化硅和第二层多晶硅; 
步骤六、将需要形成发射区的区域外部的所述第二层多晶硅完全刻蚀掉;在所述硅衬底上淀积第三层氮化硅,对所述第三层氮化硅进行各向异性刻蚀在所述第二层多晶硅的外侧壁形成外侧墙;将所述外侧墙外部的所述第一层二氧化硅完全刻蚀掉; 
步骤七、以所述第一层二氧化硅、所述第二层多晶硅和所述外侧墙为掩模,对所述外侧墙外部的所述P型锗硅外延层进行外基区的P型离子注入; 
步骤八、在所述硅衬底淀积第四层氧化硅,所述第四层氧化硅的厚度大于所述第一层二氧化硅和所述第二层多晶硅的厚度之和; 
步骤九、对所述硅衬底进行化学机械研磨,研磨后,所述第二层多晶硅表面上的所述第四层氧化硅去除,所述第二层多晶硅表面外部的所述第四层氧化硅的表面等于或低于所述第二层多晶硅表面;完全去除所述第二层多晶硅,由所述外侧墙内壁围成发射区窗口; 
步骤十、完全刻蚀掉所述发射区窗口下的所述第一层二氧化硅; 
步骤十一、在所述硅衬底表面形成N型多晶硅,所述N型多晶硅完全填充所述发射极窗口并延伸到所述发射极窗口外部;所述N型多晶硅在所述发射极窗口底部和所述P型外延层形成接触;由所述发射极窗口底部的所述P型外延层形成本征基区; 
步骤十二、刻蚀形成发射区和外基区;所述发射区由刻蚀后的N型多晶硅组成,所述刻蚀后的N型多晶硅包括完全填充于所述发射极窗口内并在顶部延伸到所述发射极窗口外部的氮化硅层上的部分,所述发射区的尺寸小于所述有源区的尺寸;所述外基区由刻蚀后的所述外侧墙外部的所述P型锗硅外延层组成,所述外基区的尺寸大于所述发射区的尺寸; 
步骤十三、在所述赝埋层顶部的浅槽场氧中形成深孔接触引出所述集电极,在所述发射区的上部形成金属接触引出发射极;在所述外基区的上部形成金属接触引出基极。 
8.如权利要求7所述方法,其特征在于:步骤二中所述赝埋层的N型离子注入工艺条件为:注入剂量1e14cm-2~1e16cm-2,注入能量3KeV~30KeV。 
9.如权利要求7所述方法,其特征在于:步骤四中所述集电区的N型离子注入工艺条件为:注入杂质为磷,分三步注入形成,第一步注入剂 量为1e12cm-2~1e14cm-2,注入能量为10keV~60keV;第二步注入剂量为5e12cm-2~5e14cm-2,注入能量为60keV~150keV;第三步注入剂量为5e11cm-2~1e14cm-2,注入能量为150keV~400keV;上述各步中注入能量和注入剂量的具体值由所述锗硅异质结NPN晶体管的特性进行调整。 
10.如权利要求7所述方法,其特征在于:步骤五中所述第一层二氧化硅的厚度为100埃~500埃,所述第二层多晶硅的厚度为500埃~2000埃;步骤六中所述第三层氮化硅的厚度为600埃~3000埃。 
11.如权利要求7所述方法,其特征在于:步骤七中所述外基区的P型离子注入是在所述外侧墙形成后进行,工艺条件为:注入杂质为硼或氟化硼、注入能量为3Kev~20Kev、注入剂量为1e15cm-2~1e16cm-2。 
12.如权利要求7所述方法,其特征在于:步骤十一中所述N型多晶硅的厚度为1000埃~3000埃,所述N型多晶硅通过在位掺杂,掺杂杂质为磷或砷,浓度为1e19cm-3~1e21cm-3;或者,所述N型多晶硅通过非掺杂的多晶硅并进行N型离子注入进行掺杂,注入杂质是磷或砷、注入剂量5e14cm-2~1e16cm-2、注入能量为2keV~20keV。 
CN201010588822.8A 2010-12-15 2010-12-15 锗硅异质结npn晶体管及制造方法 Active CN102544079B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010588822.8A CN102544079B (zh) 2010-12-15 2010-12-15 锗硅异质结npn晶体管及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010588822.8A CN102544079B (zh) 2010-12-15 2010-12-15 锗硅异质结npn晶体管及制造方法

Publications (2)

Publication Number Publication Date
CN102544079A CN102544079A (zh) 2012-07-04
CN102544079B true CN102544079B (zh) 2014-07-09

Family

ID=46350539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010588822.8A Active CN102544079B (zh) 2010-12-15 2010-12-15 锗硅异质结npn晶体管及制造方法

Country Status (1)

Country Link
CN (1) CN102544079B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016210791B4 (de) * 2016-06-16 2018-11-08 Infineon Technologies Dresden Gmbh Verfahren zum Herstellen eines Emitters für Hochgeschwindigkeitsheteroübergangsbipolartransistoren
CN109166920B (zh) * 2018-07-26 2020-08-07 上海华虹宏力半导体制造有限公司 Nldmos器件及工艺方法
CN109817522B (zh) * 2019-01-31 2022-06-21 上海华虹宏力半导体制造有限公司 锗硅异质结双极型三极管器件的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257497B2 (ja) * 1998-01-20 2002-02-18 日本電気株式会社 バイポーラ型半導体装置の製造方法
CN101179025A (zh) * 2006-11-08 2008-05-14 国际商业机器公司 具有单晶基极的异质结双极晶体管及相关方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079719A (ja) * 2002-08-15 2004-03-11 Nec Electronics Corp 半導体装置及びその製造方法
JP2004273558A (ja) * 2003-03-05 2004-09-30 Matsushita Electric Ind Co Ltd バイポーラトランジスタの製造方法
JP2010283329A (ja) * 2009-05-08 2010-12-16 Panasonic Corp バイポーラトランジスタ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257497B2 (ja) * 1998-01-20 2002-02-18 日本電気株式会社 バイポーラ型半導体装置の製造方法
CN101179025A (zh) * 2006-11-08 2008-05-14 国际商业机器公司 具有单晶基极的异质结双极晶体管及相关方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-273558A 2004.09.30
JP特许第3257497B2 2002.02.18

Also Published As

Publication number Publication date
CN102544079A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102088029B (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN102412274B (zh) 锗硅hbt工艺中垂直寄生型pnp器件及制造方法
CN102104064B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
US8476728B2 (en) Parasitic PIN device in a BiCMOS process and manufacturing method of the same
CN102544079B (zh) 锗硅异质结npn晶体管及制造方法
CN103066101B (zh) 锗硅hbt器件及制造方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN102412278B (zh) 锗硅BiCMOS工艺中垂直型PNP三极管及制造方法
US8637959B2 (en) Vertical parasitic PNP device in a BiCMOS process and manufacturing method of the same
US8455975B2 (en) Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN102544080B (zh) 锗硅异质结双极晶体管及制造方法
CN102104065B (zh) SiGe HBT工艺中的寄生横向型PNP三极管
CN102412275B (zh) 锗硅BiCMOS工艺中纵向PNP器件及制作方法
CN102569371B (zh) BiCMOS工艺中的垂直寄生型PNP三极管及制造方法
CN102412284B (zh) 锗硅hbt工艺中垂直寄生型pnp三极管及其制造方法
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN102412279B (zh) 锗硅bicmos工艺中垂直寄生型pnp三极管及制造方法
CN103137471B (zh) SiGe HBT工艺中的自隔离型寄生PNP器件的制造方法
CN102376757B (zh) SiGe HBT工艺中的横向型寄生PNP器件及制造方法
CN103066056B (zh) BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
CN102569370B (zh) BiCMOS工艺中垂直寄生型PNP器件及制造方法
CN103137678B (zh) 锗硅异质结双极晶体管及制造方法
CN103066057B (zh) BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
CN102403343B (zh) BiCMOS工艺中的垂直寄生型PNP器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140116

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140116

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant