CN102088029B - SiGe BiCMOS工艺中的PNP双极晶体管 - Google Patents

SiGe BiCMOS工艺中的PNP双极晶体管 Download PDF

Info

Publication number
CN102088029B
CN102088029B CN200910201914A CN200910201914A CN102088029B CN 102088029 B CN102088029 B CN 102088029B CN 200910201914 A CN200910201914 A CN 200910201914A CN 200910201914 A CN200910201914 A CN 200910201914A CN 102088029 B CN102088029 B CN 102088029B
Authority
CN
China
Prior art keywords
type
buried layer
base
bipolar transistor
type buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910201914A
Other languages
English (en)
Other versions
CN102088029A (zh
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200910201914A priority Critical patent/CN102088029B/zh
Publication of CN102088029A publication Critical patent/CN102088029A/zh
Application granted granted Critical
Publication of CN102088029B publication Critical patent/CN102088029B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种SiGe BiCMOS工艺中的PNP双极晶体管，其有源区是利用浅槽场氧化层隔离，包括集电区、基区和发射区。集电区由位于浅槽底部的P型埋层构成，通过在场氧化层上制作深阱接触引出所述集电区；基区通过在有源区进行N型离子注入形成，基区的周侧为浅槽场氧化层，基区宽度和浅槽的深度相当，基区底部和集电区相连接；在集电区对侧的浅槽底部形成一N型埋层，基区和该N型埋层相连并通过在所述N型埋层上的场氧化层上制作深阱接触引出所述基区；发射区由形成于基区上方的一P型离子注入层或再加一P型多晶硅构成。本发明能缩小PNP晶体管的面积和提高PNP晶体管的电流放大系数。

Description

SiGe BiCMOS工艺中的PNP双极晶体管
技术领域
本发明涉及一种半导体集成电路器件，特别是涉及一种SiGe BiCMOS工艺中的PNP双极晶体管。
背景技术
在射频应用中，需要越来越高的器件特征频率，RFCMOS虽然在先进的工艺技术中可实现较高频率，但还是难以完全满足射频要求，如很难实现40GHz以上的特征频率，而且先进工艺的研发成本也是非常高；化合物半导体可实现非常高的特征频率器件，但由于材料成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。SiGe HBT则是超高频器件的很好选择，首先其利用SiGe与Si的能带差别，提高发射区的载流子注入效率，增大器件的电流放大倍数；其次利用SiGe基区的高掺杂，降低基区电阻，提高特征频率；另外SiGe工艺基本与硅工艺相兼容，工艺成本不高。因此SiGe HBT已经成为超高频器件的主力军。
PNP双极晶体管是SiGe BiCMOS工艺中除SiGe NPN HBT之外的另一种重要器件。在现有的SiGe BiCMOS工艺中，PNP双极晶体管是一种横向结构器件，以方便引出P阱形成的集电区。如图1所示，为现有PNP的器件结构示意图，为横向结构，包含了三个有源区，从左到右依次为：基极引出区(N型Sinker)、集电区和发射区，这就决定了其面积很难缩小；其发射区为一P型外延层，基区位于所述P型外延层下，并通过一N型埋层(Buried lay)和所述基极引出区(N型Sinker)相连从而引出，所述集电区和所述基区的N型埋层相连，所述基区呈L形，其宽度为沟槽深度和集电极发射极两个有源区间的横向距离和，有较长的基区宽度，使得PNP的电流放大系数较难提高。
发明内容
本发明所要解决的技术问题是提供一种SiGe BiCMOS工艺中的PNP双极晶体管，能大大缩小PNP晶体管的面积和提高PNP晶体管的电流放大系数。
为解决上述技术问题，本发明的SiGe BiCMOS工艺中的PNP双极晶体管，其有源区是利用浅槽场氧化层隔离，包括：
一集电区，由位于浅槽底部的P型埋层构成，通过在场氧化层上制作深阱接触引出所述集电区；
一基区，通过在有源区进行N型离子注入形成，所述基区的周侧为浅槽场氧化层，所述基区的宽度由所述浅槽的深度决定并和所述浅槽的深度相当，所述基区底部和所述集电区相连接，在所述集电区对侧的浅槽底部形成一N型埋层，所述基区和所述N型埋层相连并通过在所述N型埋层上的场氧化层上制作深阱接触引出所述基区；
一发射区，由形成于所述基区上方的一P型离子注入层或再加一P型多晶硅构成，直接通过一金属接触引出所述发射区。所述发射区的P型多晶硅形成方法为：先是采用SiGe NPN工艺中的发射极多晶硅工艺生成一层多晶硅，多晶硅形成后再加上所述发射区的P型离子注入使多晶硅成为P型并同时在其底部形成所述P型离子注入层。所述发射区的P型离子注入采用SiGe NPN CMOS中的PMOS源漏注入工艺，注入剂量为大于1e15cm-2、注入能量为2keV～10keV、注入杂质为硼或二氟化硼。
本发明的SiGe BiCMOS工艺中的PNP双极晶体管是一种纵向结构，通过采用所述纵向结构、加上集电区埋层结构以及场氧化层上的深阱接触，使本发明的SiGe BiCMOS工艺中的PNP双极晶体管只包含一个有源区，大大缩小了PNP晶体管的面积，本发明的PNP晶体管的面积能小于现有PNP晶体管的四分之一。另外本发明的PNP晶体管的基区宽度由所述浅槽的深度决定即本发明的基区宽度为所述发射区的P型离子注入层底部到沟槽底部的P型埋层之间的距离，而所述发射区的P型离子注入的能量为2keV～10keV、注入深度较浅，使得所述基区宽度和所述浅槽的深度大致相等，要小于现有PNP晶体管的呈L形基区的宽度，从而能使电流放大系数得到提高。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是现有PNP晶体管截面图；
图2A和图2B是本发明的SiGe BiCMOS工艺中的PNP双极晶体管截面图；
图3是本发明实施例的SiGe BiCMOS工艺中的PNP双极晶体管截面图和各区的杂质分布；
图4a-图4f是本发明的SiGe BiCMOS工艺中的PNP双极晶体管制造过程的各步骤的截面图；
图5是本发明实施例的SiGe BiCMOS工艺中的PNP双极晶体管特性的TCAD模拟曲线。
具体实施方式
如图2A和图2B所示为本发明所述SiGe BiCMOS工艺中的PNP双极晶体管结构示意图，其有源区是利用浅槽场氧化层隔离，包括：
一集电区，由位于浅槽底部的P型埋层构成，通过在场氧化层上制作深阱接触引出所述集电区。所述P型埋层是在所述浅槽形成后、所述场氧化层填入前通过离子注入形成，是利用有源区上的硬掩模层局部自对准注入，保证有源区没有被所述P型埋层杂质注入；所述P型埋层选择注入B或BF2，注入剂量为1e12～1e14cm-2，注入能量以不穿透硬掩模层为准。
一基区，为如图2A和图2B中NPN的集电区即SiGe NPN HBT的集电区所示区域，通过在有源区进行N型离子注入形成，所述基区的周侧为浅槽场氧化层，所述基区的宽度和所述浅槽的深度相当，所述基区底部和所述集电区相连接，在所述集电区对侧的浅槽底部形成一N型埋层，所述基区和所述N型埋层相连并通过在所述N型埋层上的场氧化层上制作深阱接触引出所述基区。所述基区的N型离子注入能采用多次N型注入形成，离子注入窗口要略大于有源区，保证所述集电区和所述基区间的PN结的正确形成；必须有一次大能量注入，直接注入到所述N型埋层和所述P型埋层位置，充分连接所述N型埋层和所述P型埋层，基区的多次注入能量递减，注入的总剂量由所述纵向PNP双极晶体管的电流增益和击穿电压要求决定，所述基区注入的能量范围为50keV至1000keV，注入剂量范围为1e12cm-2至1e14cm-2。所述N型埋层是在所述浅槽形成后、所述场氧化层填入前通过离子注入形成，是利用有源区上的硬掩模层局部自对准注入，保证有源区没有被所述N型埋层杂质注入，所述N型埋层选择注入砷或磷，注入剂量大于5e14cm-2，注入能量以不穿透硬掩模层为准。
一发射区，由形成于所述基区上方的一P型离子注入层或再加一P型多晶硅构成，直接通过一金属接触引出所述发射区；所述发射区为一P型离子注入层对应于如图2B所示P型源漏，所述发射区为一P型离子注入层加一P型多晶硅对应于如图2A所示P型源漏加发射极多晶硅。所述发射区的P型多晶硅的形成方法为：先是采用SiGe NPN工艺中的发射极多晶硅工艺生成一层多晶硅，多晶硅形成后再加上所述发射区的P型离子注入使多晶硅成为P型并同时在其底部形成所述P型离子注入层即P型源漏。所述发射区的P型离子注入即P型源漏的注入采用SiGe NPN CMOS中的PMOS源漏注入工艺，注入剂量为大于1e15cm-2、注入能量为2keV～10keV、注入杂质为硼或二氟化硼。
如图3所示，为用TCAD模拟的本发明实施例的SiGe BiCMOS工艺中的PNP双极晶体管截面图和各区的杂质分布，共标出了3个区域的杂质分布曲线，区域1和区域2是纵向分布曲线，区域3是横向分布曲线。从区域3曲线能看出，其左侧为一N型区域、右侧为一P型区域，分别对应于所述PNP双极晶体管的N型埋层和P型埋层，都处于浅槽的底部。由区域2曲线能看出，有源区的顶部为一P型区域、底部为一N型区域，顶部的P型区域对应于所述PNP双极晶体管的发射区、底部较宽的N型区域对应于所述PNP双极晶体管的基区。区域1曲线显示了在有源区边界处的杂质分布，在其底部为所述PNP双极晶体管的基区和P型埋层相连接处。
本发明的SiGe BiCMOS工艺中的PNP双极晶体管制造方法包括如下工艺步骤：
1、如图4a所示，在P型衬底501上生长垫衬氧化层502、氮化硅层503和氧化层504；
2、如图4a所示，定义有源区，并刻蚀浅槽；
3、如图4a所示，淀积氧化层，并刻蚀形成浅槽氧化层侧墙505；
4、如图4a所示，光刻打开N型埋层注入区域，其它区域覆盖光刻胶506；
5、如图4a所示，以光刻胶506和有源区上的硬掩模层即垫衬氧化层502、氮化硅层503和氧化层504为掩模版进行N型离子注入形成N型埋层507；
6、如图4b所示，去除氧化层504，以光刻胶506为掩模版进行N型离子注入，形成基区508，该基区508的纵向宽度和浅槽的深度相当，并和所述N型埋层507相连接；
7、如图4c所示，光刻打开P型埋层注入区域；
8、如图4c所示，以光刻胶506和有源区上的硬掩模层即垫衬氧化层502、氮化硅层503为掩模版进行P型离子注入形成P型埋层509，该P型埋层509为本发明PNP双极晶体管的集电区；
9、如图4d所示，去除浅槽氧化层侧墙505，填入场氧化层510，并用化学机械抛光磨平；
10、如图4d所示，去除氮化硅503和氧化硅502；
11、如图4e所示，利用PMOS源漏光刻版打开PNP发射极区域，将会形成如图2B所示的发射区结构；或外延生长NPN发射极多晶硅层511，刻蚀留下作为PNP发射极多晶硅，再利用PMOS源漏光刻版打开PNP发射极区域，将会形成如图2A所示的发射区结构。
12、如图4e所示，利用PMOS源漏P型高剂量注入，形成发射区；
13、如图4f所示，生长氧化硅层间膜512；
14、如图4f所示，刻蚀深槽接触孔；
15、如图4f所示，填入过渡金属层Ti/TiN，再填入钨，形成513；
16、如图4f所示，淀积并刻蚀金属，形成514。
本发明的SiGe BiCMOS工艺中的PNP双极晶体管是一种纵向结构，通过采用所述纵向结构、加上集电区埋层结构以及场氧化层上的深阱接触，使本发明的SiGe BiCMOS工艺中的PNP双极晶体管只包含一个有源区，大大缩小了PNP晶体管的面积，本发明的PNP晶体管的面积只有现有PNP晶体管的四分之一。另外本发明的PNP晶体管的基区宽度小于现有PNP晶体管的基区宽度，从而能使电流放大系数得到提高。如图5所示，为本发明实施例的SiGe BiCMOS工艺中的PNP双极晶体管特性的TCAD模拟曲线，从曲线能看出电流放大倍数已经达到37。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种SiGe BiCMOS工艺中的PNP双极晶体管，其有源区是利用浅槽场氧化层隔离，其特征在于，包括：
一集电区，由位于浅槽底部的P型埋层构成，通过在场氧化层上制作深阱接触引出所述集电区；
一基区，通过在有源区进行N型离子注入形成，所述基区的周侧为浅槽场氧化层，所述基区底部和所述集电区相连接，在所述集电区对侧的浅槽底部形成一N型埋层，所述基区和所述N型埋层相连并通过在所述N型埋层上的场氧化层上制作深阱接触引出所述基区；
一发射区，由形成于所述基区上方的一P型离子注入层或再加一P型多晶硅构成，直接通过一金属接触引出所述发射区；所述发射区的P型离子注入的注入能量为2keV～10keV；
所述基区的宽度为所述发射区的P型离子注入层底部到沟槽底部的P型埋层之间的距离。
2.如权利要求1所述的SiGe BiCMOS工艺中的PNP双极晶体管，其特征在于：所述N型埋层和所述P型埋层都是在所述浅槽形成后、所述场氧化层填入前通过离子注入形成，这两次离子注入都是利用有源区上的硬掩模层局部自对准注入，保证有源区没有被埋层杂质注入。
3.如权利要求1所述的SiGe BiCMOS工艺中的PNP双极晶体管，其特征在于：N型埋层选择注入砷或磷，注入剂量大于5e14cm-2，注入能量以不穿透硬掩模层为准。
4.如权利要求1所述的SiGe BiCMOS工艺中的PNP双极晶体管，其特征在于：P型埋层选择注入B或BF2，注入剂量为1e12～1e14cm-2，注入能量已不穿透硬掩模层为准。
5.如权利要求1所述的SiGe BiCMOS工艺中的PNP双极晶体管，其特征在于：N型基区能采用多次N型注入形成，必须有一次大能量注入，直接注入到所述N型埋层和所述P型埋层位置，充分连接所述N型埋层和所述P型埋层，基区的多次注入能量递减，注入的总剂量由PNP双极晶体管的电流增益和击穿电压要求决定，所述基区注入的能量范围为50keV至1000keV，注入剂量范围为1e12cm-2至1e14cm-2。
6.如权利要求1或5所述的SiGe BiCMOS工艺中的PNP双极晶体管，其特征在于：所述基区的离子注入窗口要略大于有源区，保证所述集电区和所述基区间的PN结的正确形成。
7.如权利要求1所述的SiGe BiCMOS工艺中的PNP双极晶体管，其特征在于：所述发射区的多晶硅采用SiGe NPN工艺中的发射极多晶硅工艺，多晶硅形成后再加上所述发射区的P型离子注入使多晶硅为P型并在其底部形成一P型离子注入层。
8.如权利要求1或7所述的SiGe BiCMOS工艺中的PNP双极晶体管，其特征在于：所述发射区的P型离子注入采用SiGe NPN CMOS中的PMOS源漏注入工艺，注入剂量为大于1e15cm-2、注入杂质为B或BF2。
CN200910201914A 2009-12-08 2009-12-08 SiGe BiCMOS工艺中的PNP双极晶体管 Active CN102088029B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910201914A CN102088029B (zh) 2009-12-08 2009-12-08 SiGe BiCMOS工艺中的PNP双极晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910201914A CN102088029B (zh) 2009-12-08 2009-12-08 SiGe BiCMOS工艺中的PNP双极晶体管

Publications (2)

Publication Number Publication Date
CN102088029A CN102088029A (zh) 2011-06-08
CN102088029B true CN102088029B (zh) 2012-10-03

Family

ID=44099739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910201914A Active CN102088029B (zh) 2009-12-08 2009-12-08 SiGe BiCMOS工艺中的PNP双极晶体管

Country Status (1)

Country Link
CN (1) CN102088029B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412200B (zh) * 2011-10-18 2013-12-18 上海华虹Nec电子有限公司 与锗硅异质结npn三极管集成的pnp三极管工艺实现方法
CN103066056B (zh) * 2011-10-24 2015-04-08 上海华虹宏力半导体制造有限公司 BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
CN103137471B (zh) * 2011-11-23 2015-08-19 上海华虹宏力半导体制造有限公司 SiGe HBT工艺中的自隔离型寄生PNP器件的制造方法
CN102412311B (zh) * 2011-11-30 2013-07-24 上海华虹Nec电子有限公司 BiCMOS工艺中的PN结变容器及制造方法
CN103165654B (zh) * 2011-12-16 2015-12-02 上海华虹宏力半导体制造有限公司 一种n-i-p型pin器件及其制造方法
CN103035749B (zh) * 2012-01-12 2015-04-08 上海华虹宏力半导体制造有限公司 锗硅BiCMOS中的横向齐纳二极管结构及其实现方法
CN103681326A (zh) * 2012-09-05 2014-03-26 中芯国际集成电路制造(上海)有限公司 具有不同阈值电压的鳍式场效应管基体的形成方法
CN104157718B (zh) * 2013-05-15 2018-08-28 李冰 一种高速硅基光探测器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0236811A2 (en) * 1986-03-07 1987-09-16 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US4887144A (en) * 1985-07-26 1989-12-12 Texas Instruments Incorporated Topside substrate contact in a trenched semiconductor structure and method of fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887144A (en) * 1985-07-26 1989-12-12 Texas Instruments Incorporated Topside substrate contact in a trenched semiconductor structure and method of fabrication
EP0236811A2 (en) * 1986-03-07 1987-09-16 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
CN102088029A (zh) 2011-06-08

Similar Documents

Publication Publication Date Title
CN102117827B (zh) BiCMOS工艺中的寄生垂直型PNP器件
CN102088029B (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN102104062B (zh) 双极晶体管
CN102097464B (zh) 高压双极晶体管
CN102097465B (zh) BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102412281B (zh) 锗硅异质结双极晶体管
CN102446965B (zh) 锗硅异质结双极晶体管
CN102347354B (zh) 锗硅异质结双极晶体管及制造方法
CN102104064B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
CN102376776B (zh) BiCMOS工艺中的寄生PIN二极管及制造方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN102064190B (zh) SiGe BiCMOS工艺中的SiGe PNP双极晶体管
CN102376775A (zh) BiCMOS工艺中的寄生PIN器件及制造方法
US20130099288A1 (en) SiGe HBT and Manufacturing Method Thereof
CN102412278B (zh) 锗硅BiCMOS工艺中垂直型PNP三极管及制造方法
CN102403344B (zh) 锗硅BiCMOS工艺中的寄生PNP双极晶体管
CN103035690B (zh) 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法
CN102544079B (zh) 锗硅异质结npn晶体管及制造方法
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN102104065B (zh) SiGe HBT工艺中的寄生横向型PNP三极管
CN102456726B (zh) 锗硅异质结双极晶体管
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN102412280B (zh) 锗硅hbt工艺中的横向型寄生pnp器件
CN103178086A (zh) 一种SiGe HBT工艺中的VPNP器件及其制造方法
CN103178100A (zh) 纵向pnp型三极管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.