CN103178086A - 一种SiGe HBT工艺中的VPNP器件及其制造方法 - Google Patents

一种SiGe HBT工艺中的VPNP器件及其制造方法 Download PDF

Info

Publication number
CN103178086A
CN103178086A CN2011104339995A CN201110433999A CN103178086A CN 103178086 A CN103178086 A CN 103178086A CN 2011104339995 A CN2011104339995 A CN 2011104339995A CN 201110433999 A CN201110433999 A CN 201110433999A CN 103178086 A CN103178086 A CN 103178086A
Authority
CN
China
Prior art keywords
buried regions
vpnp
trap
germanium
dark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104339995A
Other languages
English (en)
Other versions
CN103178086B (zh
Inventor
胡君
刘冬华
段文婷
石晶
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110433999.5A priority Critical patent/CN103178086B/zh
Publication of CN103178086A publication Critical patent/CN103178086A/zh
Application granted granted Critical
Publication of CN103178086B publication Critical patent/CN103178086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种SiGe HBT工艺中VPNP器件的制造方法，包括：在P型衬底上制作浅沟槽隔离，在浅沟槽隔离底部注入形成P埋层和N埋层，注入形成深N阱；二次P型杂质注入形成P阱；生长隔离介质，刻蚀去除部分隔离介质，打开发射区窗口，生长锗硅外延；刻蚀后，再次生长隔离介质，打开多晶硅层窗口，淀积多晶硅层，将锗硅外延上的部分多晶硅层和隔离介质去除；将P埋层和N埋层通过深接触孔引出连接金属连线，多晶硅层和锗硅外延通过接触孔引出连接金属连线。本发明还公开了一种SiGe HBT工艺中的VPNP器件。本发明制造方法所生产VPNP器件在不改变器件基本击穿特性的基础上，能提高器件的射频特性，能降低VPNP管的寄生NPN器件的放大系数，降低衬底电流。

Description

一种SiGe HBT工艺中的VPNP器件及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种SiGe HBT工艺中的VPNP器件。本发明还涉及一种SiGe HBT工艺中VPNP器件的制造方法。
背景技术
在射频应用中，需要越来越高的器件特征频率，RFCMOS(射频互补金属氧化层半导体场效晶体管)虽然在先进的工艺技术中能实现较高频率，但还是难以完全满足射频要求，如很难实现40GHz以上的特征频率，而且先进工艺的研发成本也是非常高；化合物半导体可实现非常高的特征频率器件，但由于材料成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。SiGe HBT则是超高频器件的很好选择，首先其利用SiGe(锗硅)与Si(硅)的能带差别，提高发射区的载流子注入效率，增大器件的电流放大倍数；其次利用SiGe基区的高掺杂，降低基区电阻，提高特征频率；另外SiGe工艺基本与硅工艺相兼容，因此SiGe HBT(硅锗异质结双极晶体管)已经成为超高频器件的主力军。
常规的SiGe HBT采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collectorpick-up)。集电区埋层上外延中低掺杂的集电区，在位P型掺杂的SiGe外延形成基区，然后重N型掺杂多晶硅构成发射极，最终完成HBT的制作。该集电区埋层制作工艺成熟可靠，但主要缺点有：1.集电区外延成本高；2.射频能力有限，衬底电流高；3.深槽隔离工艺复杂，成本较高。
发明内容
本发明要解决的技术问题是提供一种SiGe HBT工艺中VPNP器件的制造方法，本发明制造方法所生产VPNP器件的在不改变器件基本击穿特性的基础上，能提高器件的射频特性，能降低VPNP管的寄生NPN器件的放大系数，降低衬底电流。本发明还提供了一种SiGe HBT工艺中的VPNP器件。
为解决上述技术问题，本发明VPNP器件的制造方法，包括：
(1)在P型衬底上制作浅沟槽隔离，在浅沟槽隔离底部注入形成P埋层和N埋层，注入形成深N阱；
(2)注入形成P阱；
(3)生长隔离介质，刻蚀去除部分隔离介质，打开发射区窗口，生长锗硅外延；
(4)刻蚀后，再次生长隔离介质，打开多晶硅层窗口，淀积多晶硅层，将锗硅外延上的部分多晶硅层和隔离介质去除；
(5)将P埋层和N埋层通过深接触孔引出连接金属连线，多晶硅层和锗硅外延通过接触孔引出连接金属连线。
实施步骤(2)时，增加一次深P型杂质注入形成P阱。进一步改进所述方法，实施步骤(1)时，注入硼离子形成P埋层，剂量为114cm-2至116cm-2，能量小于15keV。
进一步改进所述方法，实施步骤(1)时，注入磷离子或砷离子形成N埋层，剂量为114em-2至116cm-2，能量小于15keV。
本发明的VPNP器件，包括：P型衬底上部形成有P埋层和深N阱，深N阱的上部形成有N埋层、P埋层和P阱，深N阱上部的P埋层位于P阱两侧与P阱相连，N埋层为于深N阱上部两侧边缘与P埋层被深N阱隔离；P阱上形成有基区，基区上部中央形成有发射区，发射区上方形成有锗硅外延和隔离介质，基区上方形成有多晶硅层和隔离介质，隔离介质将锗硅外延和多晶硅层隔离；P埋层和N埋层通过深接触孔引出连接金属连线，多晶硅层和锗硅外延通过接触孔引出连接金属连线。
所述锗硅外延与基区相临位置的宽度小于基区的宽度。
所述P埋层具有硼离子。
所述N埋层具有磷离子或砷离子。
本发明SiGe HBT工艺中VPNP器件的制造方法，常规的器件P阱注入的情况下，增加一道高能量P型杂质注入，形成跟传统的埋层相似的掺杂P阱。本发明制造方法所生产VPNP器件的在不改变器件基本击穿特性的基础上，能提高器件的射频特性，能降低VPNP管的寄生NPN器件的放大系数，降低衬底电流。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明VPNP器件的示意图。
图2是本发明VPNP器件与常规VPNP器件杂质浓度分布比较示意图。
图3是本发明VPNP器件制造方法的流程图。
图4是本发明VPNP器件制造方法示意图一，显示步骤(1)形成的器件。
图5是本发明VPNP器件制造方法示意图二，显示步骤(2)形成的器件。
图6是本发明VPNP器件制造方法示意图三，显示步骤(3)形成的器件。
图7是本发明VPNP器件制造方法示意图四，显示步骤(4)形成的器件。
具体实施方式
如图1所示，本发明的VPNP器件，包括：
P型衬底上部形成有P埋层和深N阱，深N阱的上部形成有N埋层、P埋层和P阱，深N阱上部的P埋层位于P阱两侧与P阱相连，N埋层为于深N阱上部两侧边缘与P埋层被深N阱隔离；P阱上形成有基区，基区上部中央形成有发射区，发射区上方形成有锗硅外延和隔离介质，基区上方形成有多晶硅层和隔离介质，隔离介质将锗硅外延和多晶硅层隔离；P埋层和N埋层通过深接触孔引出连接金属连线，多晶硅层和锗硅外延通过接触孔引出连接金属连线，所述锗硅外延与基区相临位置的宽度小于基区的宽度。
如图2所示，P阱注入后与原常规VPNP器件的杂质浓度分布比较，增加P阱注入后，从杂质分布深度来看，不影响器件的击穿特性，由于基区(集电极)浓度增加，改善了器件的射频特性，截至频率能得到提高，并且此VPNP管的寄生NPN器件的基区宽度大大增加，放大系数能降低，因此能降低衬底电流。
如图3所示，本发明VPNP器件的制造方法，包括：
(1)如图4所示，在P型衬底上制作浅沟槽隔离，在浅沟槽隔离底部注入形成P埋层和N埋层，注入形成深N阱；
(2)如图5所示，进行二次P型杂质注入形成P阱代替常规MOS管的埋层结构，P阱作为集电区；
(3)如图6所示，生长隔离介质，刻蚀去除部分隔离介质，打开发射区窗口，生长锗硅外延；
(4)如图7所示，刻蚀后，再次生长隔离介质，打开多晶硅层窗口，淀积多晶硅层，将锗硅外延上的部分多晶硅层和隔离介质去除；
(5)将P埋层和N埋层通过深接触孔引出连接金属连线，多晶硅层和锗硅外延通过接触孔引出连接金属连线，形成如图1所示器件。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种SiGe HBT工艺中的VPNP器件，其特征是，包括：P型衬底上部形成有P埋层和深N阱，深N阱的上部形成有N埋层、P埋层和P阱，深N阱上部的P埋层位于P阱两侧与P阱相连，N埋层为于深N阱上部两侧边缘与P埋层被深N阱隔离；P阱上形成有基区，基区上部中央形成有发射区，发射区上方形成有锗硅外延和隔离介质，基区上方形成有多晶硅层和隔离介质，隔离介质将锗硅外延和多晶硅层隔离；P埋层和N埋层通过深接触孔引出连接金属连线，多晶硅层和锗硅外延通过接触孔引出连接金属连线。
2.如权利要求1所述的VPNP器件，其特征是：所述锗硅外延与基区相临位置的宽度小于基区的宽度。
3.如权利要求2所述的VPNP器件，其特征是：所述P埋层具有硼离子。
4.如权利要求2所述的VPNP器件，其特征是：所述N埋层具有磷离子或砷离子。
5.一种SiGe HBT工艺中VPNP器件的制造方法，包括：
(1)在P型衬底上制作浅沟槽隔离，在浅沟槽隔离底部注入形成P埋层和N埋层，注入形成深N阱；
(2)注入形成P阱；
(3)生长隔离介质，刻蚀去除部分隔离介质，打开发射区窗口，生长锗硅外延；
(4)刻蚀后，再次生长隔离介质，打开多晶硅层窗口，淀积多晶硅层，将锗硅外延上的部分多晶硅层和隔离介质去除；
(5)将P埋层和N埋层通过深接触孔引出连接金属连线，多晶硅层和锗硅外延通过接触孔引出连接金属连线。
其特征是：实施步骤(2)时，增加一次深P型杂质注入形成P阱。
6.如权利要求5所述的制造方法，其特征是：实施步骤(1)时，注入硼离子形成P埋层，剂量为114cm-2至116cm-2，能量小于15keV。
7.如权利要求6所述的制造方法，其特征是：实施步骤(1)时，注入磷离子或砷离子形成N埋层，剂量为114cm-2至116cm-2，能量小于15keV。
CN201110433999.5A 2011-12-21 2011-12-21 一种SiGe HBT工艺中的VPNP器件及其制造方法 Active CN103178086B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110433999.5A CN103178086B (zh) 2011-12-21 2011-12-21 一种SiGe HBT工艺中的VPNP器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110433999.5A CN103178086B (zh) 2011-12-21 2011-12-21 一种SiGe HBT工艺中的VPNP器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103178086A true CN103178086A (zh) 2013-06-26
CN103178086B CN103178086B (zh) 2015-10-14

Family

ID=48637835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110433999.5A Active CN103178086B (zh) 2011-12-21 2011-12-21 一种SiGe HBT工艺中的VPNP器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103178086B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151603A (zh) * 2020-09-28 2020-12-29 上海华虹宏力半导体制造有限公司 三极管及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097465A (zh) * 2009-12-15 2011-06-15 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102104062A (zh) * 2009-12-21 2011-06-22 上海华虹Nec电子有限公司 双极晶体管
CN102110709A (zh) * 2009-12-24 2011-06-29 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
US20110156202A1 (en) * 2009-12-31 2011-06-30 Chiu Tzuyin Parasitic Vertical PNP Bipolar Transistor in BICMOS Process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097465A (zh) * 2009-12-15 2011-06-15 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102104062A (zh) * 2009-12-21 2011-06-22 上海华虹Nec电子有限公司 双极晶体管
CN102110709A (zh) * 2009-12-24 2011-06-29 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
US20110156202A1 (en) * 2009-12-31 2011-06-30 Chiu Tzuyin Parasitic Vertical PNP Bipolar Transistor in BICMOS Process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151603A (zh) * 2020-09-28 2020-12-29 上海华虹宏力半导体制造有限公司 三极管及其形成方法
CN112151603B (zh) * 2020-09-28 2023-08-18 上海华虹宏力半导体制造有限公司 三极管及其形成方法

Also Published As

Publication number Publication date
CN103178086B (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
CN102117827B (zh) BiCMOS工艺中的寄生垂直型PNP器件
CN102522425B (zh) 超高压锗硅hbt晶体管器件的结构及制备方法
CN102088029B (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN102347354A (zh) 锗硅异质结双极晶体管及制造方法
CN102104064B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN103035690B (zh) 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法
CN102403344B (zh) 锗硅BiCMOS工艺中的寄生PNP双极晶体管
CN103137676B (zh) 一种锗硅异质结双极晶体管及其制造方法
CN102064190B (zh) SiGe BiCMOS工艺中的SiGe PNP双极晶体管
CN103178086B (zh) 一种SiGe HBT工艺中的VPNP器件及其制造方法
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN102104065B (zh) SiGe HBT工艺中的寄生横向型PNP三极管
US20130075730A1 (en) Vertical pnp device in a silicon-germanium bicmos process and manufacturing method thereof
CN102412280B (zh) 锗硅hbt工艺中的横向型寄生pnp器件
CN104425577A (zh) 自对准锗硅异质结双极型三极管器件及其制造方法
CN102376757B (zh) SiGe HBT工艺中的横向型寄生PNP器件及制造方法
CN103094318B (zh) 一种SiGe HBT器件结构及其制造方法
CN103050519B (zh) 锗硅hbt器件及制造方法
CN102468329B (zh) 锗硅异质结双极晶体管多指结构
CN103094328B (zh) 一种SiGe BiCMOS工艺中的寄生PNP器件结构及其制造方法
CN102412277B (zh) 一种BiCMOS工艺中的VPNP器件结构及其制造方法
CN103730354A (zh) 锗硅异质结双极晶体管的制造方法
CN102412313B (zh) 一种采用SiGe HBT工艺的MOS可变电容及其制作方法
CN103050518A (zh) 锗硅异质结双极型晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140109

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant