CN104425577A - 自对准锗硅异质结双极型三极管器件及其制造方法 - Google Patents
自对准锗硅异质结双极型三极管器件及其制造方法 Download PDFInfo
- Publication number
- CN104425577A CN104425577A CN201310390404.1A CN201310390404A CN104425577A CN 104425577 A CN104425577 A CN 104425577A CN 201310390404 A CN201310390404 A CN 201310390404A CN 104425577 A CN104425577 A CN 104425577A
- Authority
- CN
- China
- Prior art keywords
- silicon
- germanium
- region
- polysilicon
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 86
- 239000010410 layer Substances 0.000 claims abstract description 80
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 73
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 50
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 50
- 239000001301 oxygen Substances 0.000 claims abstract description 50
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 239000011241 protective layer Substances 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims description 67
- 150000002500 ions Chemical class 0.000 claims description 61
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 238000004151 rapid thermal annealing Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 239000000428 dust Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 2
- FRTAUWORWHSFAY-UHFFFAOYSA-N Onoside Natural products COc1cc(cc2OCOc12)C3CC(=O)c4cc(OC5OC(CO)C(O)C(O)C5O)ccc4O3 FRTAUWORWHSFAY-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种自对准锗硅异质结双极型三极管器件，集电区包括位于有源区中的第一离子注入区、第二离子注入区和第三离子注入区；本征基区由形成于有源区上的锗硅外延层组成，外基区多晶硅在本征基区两侧且被氧化硅保护层包围，其位于浅槽场氧上方并与浅槽场氧接触，表面不低于有源区硅表面且低于锗硅外延层的表面，氧化硅保护层底部与浅槽场氧接触且表面高于锗硅外延层的表面；发射区由基区上部的N型发射极多晶硅组成。本发明还公开了该器件的制造方法。本发明可拉开发射极多晶硅和外基区多晶硅的间距以及选择性集电极离子注入区和外基区多晶硅的间距，降低发射极-基极电容、基极一集电极电容和基极电阻，提高器件的特征频率及其它射频特性。
Description
技术领域
本发明涉及半导体集成电路领域，特别属于一种自对准锗硅异质结双极型三极管器件及其制造方法。
背景技术
射频电路在应用中需要特征频率和击穿电压的乘积较高的器件，小栅宽的CMOS器件可以达到200GHz以上的特征频率，但是其击穿电压和相应的工作电压较低，因此用CMOS器件设计射频电路具有较大的挑战性。相比之下，锗硅异质结双极型三极管(HBT)器件在相同的特征频率下则有大致2倍的工作电压，故用它设计射频电路具有优势，然而如何在不明显增加工艺成本的基础上，进一步提高锗硅HBT特征频率和击穿电压的乘积是研发的一个重要的努力方向。
目前，常规的锗硅异质结双极型三极管工艺中，在P型基板1’、N型埋层2’、低掺杂N型外延3’及集电极引出端5’完成后，形成浅槽4’作为隔离，随后淀积一层氧化硅和一层无定型硅，光刻和干法刻蚀无定型硅打开基区有源区；湿法去除露出的氧化硅并清洗硅表面，进行锗硅外延层7’的生长；淀积介质叠层，光刻和刻蚀打开基区；淀积介质并回刻形成侧墙9’；淀积外基区多晶硅11’，回刻该多晶硅使其表面在介质叠层下，进行大剂量小能量P型离子注入以形成重掺杂的外基区多晶硅；淀积氧化硅介质层12’，通过化学机械研磨进行表面平坦化，在外基区有氧化硅；干法刻蚀其它区域的多晶硅形成基区，随后用湿法去除底层氧化硅而部分存留基区多晶硅；淀积氧化硅-氮化硅-氧化硅叠层，回刻形成ONO侧墙13’，湿法去除ONO侧墙13’外部及底部的氧化硅层，淀积发射极多晶硅15’，发射极多晶硅是N型重掺杂的，光刻和刻蚀形成发射极，再淀积氧化硅并回刻形成发射极侧墙16’，快速热退火激活和扩散掺杂质，最终器件就形成了，如图1所示是器件结构的截面图。
发明内容
本发明要解决的技术问题是提供一种自对准锗硅异质结双极型三极管器件，可以提高器件的射频特性，增加器件在射频电路中的应用。此外，还提供该自对准锗硅异质结双极型三极管器件的制造方法。
为解决上述技术问题，本发明的自对准锗硅异质结双极型三极管器件，形成于N型外延上，所述N型外延形成于N型埋层上，所述N型埋层位于P型硅衬底上，有源区由浅槽场氧隔离，所述浅槽场氧位于N型外延中且浅槽场氧的表面低于有源区的硅表面，包括：
集电区，包括形成于有源区中的第一离子注入区、第二离子注入区和第三离子注入区；所述第一离子注入区位于N型外延中，其底部与N型埋层相接触，形成集电极的低电阻下沉通道；所述第二离子注入区和第三离子注入区位于浅槽场氧之间的N型外延中，第二离子注入区的底部与N型埋层相接触，第三离子注入区位于第二离子注入区的上方且底部与第二离子注入区相接触；
基区，包括本征基区和外基区多晶硅，所述本征基区的尺寸小于有源区的尺寸且位于有源区的中间区域的上方；所述本征基区由形成于有源区上的锗硅外延层组成，该锗硅外延层位于有源区的硅表面上并与第二离子注入区不接触；所述外基区多晶硅位于本征基区的两侧且被一个氧化硅保护层包围，其位于浅槽场氧上方并与浅槽场氧接触，该外基区多晶硅的表面不低于有源区的硅表面且低于锗硅外延层的表面；所述氧化硅保护层的底部与浅槽场氧接触，且表面高于锗硅外延层的表面；
发射区，由形成于基区上部的N型发射极多晶硅组成，所述发射区与本征基区相接触且发射区位于基区的中间区域的上方。
进一步的，在所述发射区的侧面形成有发射极侧墙，在发射区和基区之间形成有侧墙，该侧墙与锗硅外延层、氧化硅保护层、发射极多晶硅接触。
优选的，所述浅槽场氧的表面比N型外延的表面低300～600埃。
优选的，所述外基区多晶硅的表面与有源区的硅表面之间的高度差为0～300埃。
优选的，所述氧化硅保护层的表面与有源区的硅表面之间的高度差为1200～1600埃，锗硅外延层的厚度为500～800埃。
本发明提供的自对准锗硅异质结双极型三极管器件的制造方法，包括以下步骤：
步骤1，在P型硅衬底上形成N型埋层，然后在N型埋层上生长N型外延；进行N型离子注入，在N型外延中形成底部与N型埋层相接触的第一离子注入区，该第一离子注入区形成集电极的低电阻下沉通道；
步骤2，生长牺牲氧化硅并淀积氮化硅，打开浅沟槽区刻蚀后，生长衬垫氧化硅和淀积氧化硅，进行化学机械研磨，湿法刻蚀形成浅槽场氧，浅槽场氧的氧化硅表面低于有源区的硅表面；
步骤3，淀积非掺杂多晶硅并进行化学机械研磨，各向同性刻蚀浅槽场氧上方的多晶硅并刻蚀去除集电极有源区的多晶硅，通过P型离子注入对多晶硅进行掺杂形成器件的外基区，外基区多晶硅的上表面不低于有源区的硅表面；
步骤4，淀积氧化硅，进行化学机械研磨，形成外基区多晶硅的氧化硅保护层；去除氮化硅和牺牲氧化硅；
步骤5，在N型外延中进行选择性离子注入形成第二离子注入区，该第二离子注入区的底部与N型埋层相接触；再用选择性低温外延生长锗硅外延层，该锗硅外延层只生长在有源区的单晶硅上，在浅槽场氧的氧化硅上不生长；
步骤6，淀积介质叠层，回刻形成与锗硅外延层、氧化硅保护层接触的侧墙，进行选择性集电区离子注入形成第三离子注入区；
步骤7，湿法去除有源区上的氧化硅层，淀积发射极多晶硅，光刻和刻蚀形成发射极；
步骤8，淀积一介质层并进行快速热退火，激活发射极、基极和集电极的掺杂离子；回刻介质层形成发射极侧墙。
其中，在步骤1中，N型埋层的离子注入杂质是磷或砷，能量在50～150keV，剂量在1015～1016cm-2，第一离子注入区5的注入杂质是磷，能量在50～150keV，剂量在1015～1016cm-2。
其中，在步骤2中，浅槽场氧的氧化硅表面比有源区的硅表面低300～600埃。
其中，在步骤3中，外基区多晶硅上表面比有源区的硅表面高出0～300埃。
其中，在步骤4中，浅槽场氧上方的氧化硅保护层上表面比有源区的硅表面高1200～1600埃。
其中，在步骤5中，选择性离子注入的杂质是磷，能量在50～100keV，剂量在1012～1013cm-2，锗硅外延层包括缓冲层、锗硅层和帽层，总厚度在500～800埃。
其中，在步骤6中，选择性离子注入的杂质是磷，能量在20～40keV，剂量在1012～1013cm-2。
其中，在步骤7中，在淀积前先进行快速热氧化形成一薄氧化硅后再淀积多晶硅；发射极多晶硅是N型重掺杂的，掺杂杂质是砷，体浓度在1020cm-3以上。
其中，在步骤8中，快速热退火的温度为1000～1100℃，时间为5～30秒。
本发明的器件形成有一个相对外基区抬高的锗硅基区，以及埋在浅槽场氧中的外基区多晶硅，并通过高出有源区硅表面的浅槽场氧氧化硅来形成侧墙，同时自对准侧墙进行选择性集电极离子注入，可拉开发射极多晶硅和外基区多晶硅的间距，以及选择性集电极离子注入区和外基区多晶硅的间距，得到较低的发射极-基极电容以及基极-集电极电容，埋在浅槽场氧的多晶硅可降低内外基区的距离从而降低基极电阻，这样可极大地提高器件的特征频率及其它射频特性，如特征频率，功率增益等，而工艺流程也简单易于实施。
附图说明
图1是现有的锗硅异质结双极型三极管器件的截面示意图；
图2a至图2g是本发明中锗硅异质结双极型三极管器件在制造过程中的截面示意图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明。
如图2g所示，是本发明实施例的自对准锗硅异质结双极型三极管器件的结构示意图。本发明实施例的自对准锗硅异质结双极型三极管器件形成于N型外延3上，该N型外延3形成于N型埋层2上，该N型埋层2位于P型硅衬底1上，有源区由浅槽场氧4隔离，该浅槽场氧4位于N型外延3中且浅槽场氧4的表面低于有源区的硅表面(N型外延3的表面)，自对准锗硅异质结双极型三极管包括：
集电区，包括形成于所述有源区中的第一离子注入区5、第二离子注入区8和第三离子注入区9；所述第一离子注入区5位于N型外延3中，其底部与N型埋层2相接触，形成集电极的低电阻下沉通道；所述第二离子注入区8和第三离子注入区9位于浅槽场氧4之间的N型外延3中，第二离子注入区8的底部与N型埋层2相接触，第三离子注入区9位于第二离子注入区8的上方且底部与第二离子注入区8相接触；
基区，包括本征基区和外基区多晶硅6，所述本征基区的尺寸小于有源区的尺寸且位于有源区的中间区域的上方；所述本征基区由形成于有源区上的锗硅外延层10组成，该锗硅外延层10位于有源区的硅表面(N型外延3)上并与第二离子注入区9不接触；所述外基区多晶硅6位于本征基区的两侧且被一个氧化硅保护层7包围，其位于浅槽场氧4上方并与浅槽场氧4接触，该外基区多晶硅6的表面不低于有源区的硅表面(N型外延3)且低于锗硅外延层10的表面；所述氧化硅保护层7的底部与浅槽场氧4接触，且表面高于锗硅外延层10的表面；外基区的掺杂浓度大于本征基区的掺杂浓度；
发射区，由形成于基区上部的N型发射极多晶硅12组成，所述发射区与本征基区相接触且发射区位于基区的中间区域的上方。
在发射区的侧面形成有发射极侧墙13，在发射区和基区之间形成有侧墙11，该侧墙11与锗硅外延层10、氧化硅保护层7、发射极多晶硅12接触。
所述浅槽场氧的表面比N型外延的表面低300～600埃。所述外基区多晶硅的表面与有源区的硅表面之间的高度差为0～300埃。所述氧化硅保护层7的表面与有源区的硅表面之间的高度差为1200～1600埃，锗硅外延层的厚度为500～800埃。
如图2a至图2g所示，是本发明自对准锗硅异质结双极型三极管器件的制造方法的各步骤中的器件结构示意图，该制造方法包括以下步骤：
步骤1，在轻掺杂的P型硅衬底1上形成N型埋层2，然后在N型埋层2上生长N型外延3，其中，N型埋层2的离子注入的杂质是磷或砷，能量在50～150keV，剂量在1015～1016cm-2；
步骤2，用高剂量中能量的N型离子进行离子注入，在N型外延3中形成底部与N型埋层2相接触的第一离子注入区5，该第一离子注入区5形成集电极的低电阻下沉通道，所述第一离子注入区5注入的杂质优选是磷，能量在50～150keV，剂量在1015～1016cm-2；
步骤3，生长牺牲(Pad)氧化硅并淀积氮化硅，打开浅沟槽区刻蚀后，生长衬垫(liner)氧化硅和淀积氧化硅，进行化学机械研磨，然后湿法刻蚀形成浅槽场氧4，浅槽场氧4的氧化硅表面比有源区的硅表面低300～600埃；
步骤4，淀积非掺杂多晶硅6，厚度在1500～3500埃，如图2a所示；
步骤5，化学机械研磨，进行各向同性刻蚀将浅槽场氧4上方的多晶硅刻成弧形，并刻蚀去除集电极有源区的多晶硅(与第一离子注入区5接触的多晶硅)，如图2b所示；
步骤6，进行一次热氧化，消耗掉多晶硅侧墙，通过P型离子注入对多晶硅进行掺杂，如图2c所示，P型离子注入的注入离子为硼，注入能量为30keV以下，剂量为1015～1016cm-2；此时要求多晶硅上表面比有源区的硅表面高出0～300埃，这一多晶硅形成器件的外基区；
步骤7，再次淀积氧化硅，进行化学机械研磨，形成外基区多晶硅6的氧化硅保护层7，如图2d所示；
步骤8，去除氮化硅和牺牲氧化硅，此时浅槽场氧4上方的氧化硅保护层7上表面比有源区的硅表面高1200～1600埃；
步骤9，在N型外延3中进行中高能量小剂量选择性离子注入形成第二离子注入区8，选择性离子注入的杂质是磷，能量在50～100keV，剂量在1012～1013cm-2，该第二离子注入区8的底部与N型埋层2相接触；
再用选择性低温(600～700℃)外延生长锗硅外延层10，该锗硅外延层10只生长在有源区的单晶硅上，在浅槽场氧4的氧化硅上不生长，锗硅外延层10包括缓冲层、锗硅层和帽层(氧化硅层)，总厚度在500～800埃，如图2e所示；
步骤10，淀积介质叠层(优选的是氧化硅-氮化硅层)，回刻形成侧墙11，该侧墙11与锗硅外延层10、氧化硅保护层7接触；进行小能量小剂量选择性集电区离子注入形成第三离子注入区9，如图2f所示，选择性离子注入的杂质是磷，能量在20～40keV，剂量在1012～1013cm-2；
步骤11，湿法去除有源区上的介质叠层的残留氧化硅层，淀积发射极多晶硅12，也可以在淀积前先进行快速热氧化形成一薄氧化硅后再淀积多晶硅；发射极多晶硅是N型重掺杂的，优选的掺杂杂质是砷，体浓度在1020cm-3以上；光刻和刻蚀形成发射极；
步骤12，淀积一介质层如氧化硅，然后进行快速热退火，这样发射极、基极和集电极的掺杂离子被激活，快速热退火的温度为1000～1100℃，时间为5～30秒；随后回刻氧化硅形成发射极侧墙13，这样器件就形成了，如图2g所示。
本发明的器件形成有一个相对外基区抬高的锗硅基区，以及埋在浅槽场氧中的外基区多晶硅，并通过高出有源区硅表面的浅槽场氧氧化硅来形成侧墙，同时自对准侧墙进行选择性集电极离子注入，可拉开发射极多晶硅和外基区多晶硅的间距，以及选择性集电极离子注入区和外基区多晶硅的间距，得到较低的发射极-基极电容以及基极-集电极电容，埋在浅槽场氧的多晶硅可降低内外基区的距离从而降低基极电阻，这样可极大地提高器件的特征频率及其它射频特性，如特征频率，功率增益等，而工艺流程也简单易于实施。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员可对本发明做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (14)
1.一种自对准锗硅异质结双极型三极管器件，形成于N型外延上，所述N型外延形成于N型埋层上，所述N型埋层位于P型硅衬底上，有源区由浅槽场氧隔离，所述浅槽场氧位于N型外延中且浅槽场氧的表面低于有源区的硅表面，其特征在于，包括：
集电区，包括形成于有源区中的第一离子注入区、第二离子注入区和第三离子注入区；所述第一离子注入区位于N型外延中，其底部与N型埋层相接触，形成集电极的低电阻下沉通道；所述第二离子注入区和第三离子注入区位于浅槽场氧之间的N型外延中，第二离子注入区的底部与N型埋层相接触，第三离子注入区位于第二离子注入区的上方且底部与第二离子注入区相接触；
基区，包括本征基区和外基区多晶硅，所述本征基区的尺寸小于有源区的尺寸且位于有源区的中间区域的上方；所述本征基区由形成于有源区上的锗硅外延层组成，该锗硅外延层位于有源区的硅表面上并与第二离子注入区不接触；所述外基区多晶硅位于本征基区的两侧且被一个氧化硅保护层包围，其位于浅槽场氧上方并与浅槽场氧接触，该外基区多晶硅的表面不低于有源区的硅表面且低于锗硅外延层的表面；所述氧化硅保护层的底部与浅槽场氧接触，且表面高于锗硅外延层的表面；
发射区，由形成于基区上部的N型发射极多晶硅组成，所述发射区与本征基区相接触且发射区位于基区的中间区域的上方。
2.根据权利要求1所述的自对准锗硅异质结双极型三极管器件，其特征在于，在所述发射区的侧面形成有发射极侧墙，在发射区和基区之间形成有侧墙，该侧墙与锗硅外延层、氧化硅保护层、发射极多晶硅接触。
3.根据权利要求1所述的自对准锗硅异质结双极型三极管器件，其特征在于，所述浅槽场氧的表面比N型外延的表面低300～600埃。
4.根据权利要求1所述的自对准锗硅异质结双极型三极管器件，其特征在于，所述外基区多晶硅的表面与有源区的硅表面之间的高度差为0～300埃。
5.根据权利要求1所述的自对准锗硅异质结双极型三极管器件，其特征在于，所述氧化硅保护层的表面与有源区的硅表面之间的高度差为1200～1600埃，锗硅外延层的厚度为500～800埃。
6.一种自对准锗硅异质结双极型三极管器件的制造方法，其特征在于，包括以下步骤：
步骤1，在P型硅衬底上形成N型埋层，然后在N型埋层上生长N型外延；进行N型离子注入，在N型外延中形成底部与N型埋层相接触的第一离子注入区，该第一离子注入区形成集电极的低电阻下沉通道；
步骤2，生长牺牲氧化硅并淀积氮化硅，打开浅沟槽区刻蚀后，生长衬垫氧化硅和淀积氧化硅，进行化学机械研磨，湿法形成浅槽场氧，浅槽场氧的氧化硅表面低于有源区的硅表面；
步骤3，淀积非掺杂多晶硅并进行化学机械研磨，各向同性刻蚀浅槽场氧上方的多晶硅，并刻蚀去除集电极有源区的多晶硅，通过P型离子注入对多晶硅进行掺杂形成器件的外基区，外基区多晶硅的上表面不低于有源区的硅表面；
步骤4，淀积氧化硅，进行化学机械研磨，形成外基区多晶硅的氧化硅保护层；去除氮化硅和牺牲氧化硅；
步骤5，在N型外延中进行选择性离子注入形成第二离子注入区，该第二离子注入区的底部与N型埋层相接触；再用选择性低温外延生长锗硅外延层，该锗硅外延层只生长在有源区的单晶硅上，在浅槽场氧的氧化硅上不生长；
步骤6，淀积介质叠层，回刻形成与锗硅外延层、氧化硅保护层接触的侧墙，进行选择性集电区离子注入形成第三离子注入区；
步骤7，湿法去除有源区上的介质叠层残留的氧化硅层，淀积发射极多晶硅，光刻和刻蚀形成发射极；
步骤8，淀积一介质层并进行快速热退火，激活发射极、基极和集电极的掺杂离子；回刻介质层形成发射极侧墙。
7.根据权利要求6所述的自对准锗硅异质结双极型三极管器件的制造方法，其特征在于，在步骤1中，N型埋层的离子注入杂质是磷或砷，能量在50～150keV，剂量在1015～1016cm-2，第一离子注入区5的注入杂质是磷，能量在50～150keV，剂量在1015～1016cm-2。
8.根据权利要求6所述的自对准锗硅异质结双极型三极管器件的制造方法，其特征在于，在步骤2中，浅槽场氧的氧化硅表面比有源区的硅表面低300～600埃。
9.根据权利要求6所述的自对准锗硅异质结双极型三极管器件的制造方法，其特征在于，在步骤3中，外基区多晶硅上表面比有源区的硅表面高出0～300埃。
10.根据权利要求6所述的自对准锗硅异质结双极型三极管器件的制造方法，其特征在于，在步骤4中，浅槽场氧上方的氧化硅保护层上表面比有源区的硅表面高1200～1600埃。
11.根据权利要求6所述的自对准锗硅异质结双极型三极管器件的制造方法，其特征在于，在步骤5中，选择性离子注入的杂质是磷，能量在50～100keV，剂量在1012～1013cm-2，锗硅外延层包括缓冲层、锗硅层和帽层，总厚度在500～800埃。
12.根据权利要求6所述的自对准锗硅异质结双极型三极管器件的制造方法，其特征在于，在步骤6中，选择性离子注入的杂质是磷，能量在20～40keV，剂量在1012～1013cm-2。
13.根据权利要求6所述的自对准锗硅异质结双极型三极管器件的制造方法，其特征在于，在步骤7中，在淀积前先进行快速热氧化形成一薄氧化硅后再淀积多晶硅；发射极多晶硅是N型重掺杂的，掺杂杂质是砷，体浓度在1020cm-3以上。
14.根据权利要求6所述的自对准锗硅异质结双极型三极管器件的制造方法，其特征在于，在步骤8中，快速热退火的温度为1000～1100℃，时间为5～30秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310390404.1A CN104425577B (zh) | 2013-08-30 | 2013-08-30 | 自对准锗硅异质结双极型三极管器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310390404.1A CN104425577B (zh) | 2013-08-30 | 2013-08-30 | 自对准锗硅异质结双极型三极管器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425577A true CN104425577A (zh) | 2015-03-18 |
| CN104425577B CN104425577B (zh) | 2017-08-08 |
Family
ID=52974074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310390404.1A Active CN104425577B (zh) | 2013-08-30 | 2013-08-30 | 自对准锗硅异质结双极型三极管器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425577B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108257867A (zh) * | 2018-01-11 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | 采用非选择性外延的自对准锗硅hbt器件的制造方法 |
| CN113838747A (zh) * | 2020-06-23 | 2021-12-24 | 上海先进半导体制造有限公司 | 带外延层的半导体器件及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1763968A (zh) * | 2004-09-01 | 2006-04-26 | 国际商业机器公司 | 双极型器件以及增加其中电荷载流子迁移率的方法 |
| CN1790736A (zh) * | 2004-09-29 | 2006-06-21 | 三洋电机株式会社 | 半导体装置 |
| US20080121936A1 (en) * | 2006-07-26 | 2008-05-29 | International Business Machines Corporation | Self-alignment scheme for a heterojunction bipolar transistor |
| US20080265282A1 (en) * | 2007-04-30 | 2008-10-30 | Oleg Gluschenkov | Silicon germanium heterojunction bipolar transistor structure and method |
| CN102931220A (zh) * | 2011-08-12 | 2013-02-13 | 上海华虹Nec电子有限公司 | 锗硅异质结双极型三极管功率器件及制造方法 |
-
2013
- 2013-08-30 CN CN201310390404.1A patent/CN104425577B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1763968A (zh) * | 2004-09-01 | 2006-04-26 | 国际商业机器公司 | 双极型器件以及增加其中电荷载流子迁移率的方法 |
| CN1790736A (zh) * | 2004-09-29 | 2006-06-21 | 三洋电机株式会社 | 半导体装置 |
| US20080121936A1 (en) * | 2006-07-26 | 2008-05-29 | International Business Machines Corporation | Self-alignment scheme for a heterojunction bipolar transistor |
| US20080265282A1 (en) * | 2007-04-30 | 2008-10-30 | Oleg Gluschenkov | Silicon germanium heterojunction bipolar transistor structure and method |
| CN102931220A (zh) * | 2011-08-12 | 2013-02-13 | 上海华虹Nec电子有限公司 | 锗硅异质结双极型三极管功率器件及制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108257867A (zh) * | 2018-01-11 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | 采用非选择性外延的自对准锗硅hbt器件的制造方法 |
| CN108257867B (zh) * | 2018-01-11 | 2020-11-24 | 上海华虹宏力半导体制造有限公司 | 采用非选择性外延的自对准锗硅hbt器件的制造方法 |
| CN113838747A (zh) * | 2020-06-23 | 2021-12-24 | 上海先进半导体制造有限公司 | 带外延层的半导体器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425577B (zh) | 2017-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9553177B2 (en) | Vertically base-connected bipolar transistor | |
| US7598539B2 (en) | Heterojunction bipolar transistor and method for making same | |
| KR100486304B1 (ko) | 자기정렬을 이용한 바이씨모스 제조방법 | |
| US8541812B2 (en) | Semiconductor device and method of manufacture thereof | |
| US8026146B2 (en) | Method of manufacturing a bipolar transistor | |
| CN102522425A (zh) | 超高压锗硅hbt晶体管器件的结构及制备方法 | |
| EP2315238B1 (en) | Heterojunction Bipolar Transistor | |
| CN102931226B (zh) | 自对准锗硅异质结双极型三极管及其制作方法 | |
| EP2919272B1 (en) | Bipolar transistor device and method of fabrication | |
| CN102544081B (zh) | 锗硅异质结npn三极管及制造方法 | |
| CN104425577A (zh) | 自对准锗硅异质结双极型三极管器件及其制造方法 | |
| CN103035690B (zh) | 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法 | |
| US7511317B2 (en) | Porous silicon for isolation region formation and related structure | |
| CN103094102A (zh) | 去除双极型晶体管工艺中发射极多晶硅刻蚀残留的方法 | |
| CN103137675B (zh) | 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 | |
| CN103137676A (zh) | 一种锗硅异质结双极晶体管及其制造方法 | |
| CN102544082B (zh) | 锗硅异质结npn三极管器件及制造方法 | |
| CN103107185B (zh) | 锗硅功率hbt、其制造方法及锗硅功率hbt多指器件 | |
| CN102956480A (zh) | 有赝埋层的锗硅hbt降低集电极电阻的制造方法及器件 | |
| JP2001196382A (ja) | 半導体装置及びその製造方法 | |
| CN104465372A (zh) | 双极型三极管的制造方法及结构 | |
| CN103050519B (zh) | 锗硅hbt器件及制造方法 | |
| CN104425244B (zh) | 锗硅异质结双极型晶体管制造方法 | |
| CN103050518B (zh) | 锗硅异质结双极型晶体管及其制造方法 | |
| CN102655170B (zh) | 锗硅异质结双极晶体管工艺中可变电容及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |