CN104465372A - 双极型三极管的制造方法及结构 - Google Patents
双极型三极管的制造方法及结构 Download PDFInfo
- Publication number
- CN104465372A CN104465372A CN201410837408.4A CN201410837408A CN104465372A CN 104465372 A CN104465372 A CN 104465372A CN 201410837408 A CN201410837408 A CN 201410837408A CN 104465372 A CN104465372 A CN 104465372A
- Authority
- CN
- China
- Prior art keywords
- emitter
- region
- polysilicon
- double pole
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 100
- 238000000034 method Methods 0.000 claims abstract description 76
- 238000002347 injection Methods 0.000 claims abstract description 48
- 239000007924 injection Substances 0.000 claims abstract description 48
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims description 96
- 238000005468 ion implantation Methods 0.000 claims description 33
- 230000000750 progressive effect Effects 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 15
- 239000002019 doping agent Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 229910015900 BF3 Inorganic materials 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 8
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000004151 rapid thermal annealing Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 2
- 230000005641 tunneling Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
本发明公开了一种双极型三极管的制造方法，包括步骤：在基板上生长N型轻掺杂的外延层；P型离子注入形成本征基区；淀积发射极窗口介质层并光刻刻蚀形成发射极窗口；以发射极窗口为掩膜进行发射区的N型离子注入；进行炉管退火推进；淀积发射极多晶硅并对发射极多晶硅进行N型重掺杂；对发射极多晶硅进行光刻刻蚀；在光刻胶去除之前进行外基区离子注入形成；采用快速热退火工艺对发射极多晶硅和外基区的掺杂杂质进行激活。本发明还公开了一种双极型三极管。本发明能提高发射极和基极的击穿电压，从而降低发射极和基极间的隧穿漏电，提高整个器件的发射极到集电极的击穿电压，且工艺成本低，能使器件的截止频率和功率增益保持较高值。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种双极型三极管的制造方法；本发明还涉及一种双极型三极管。
背景技术
常规射频应用的双极型三极管要求在一定的集电区和发射区的击穿电压(BVCEO)下有尽可能高的截止频率，主要影响截止频率的是基区及基区-集电区结形成的耗尽区的渡越时间。截止频率与渡越时间成反比，而渡越时间正比于基区及结耗尽区的宽度。结耗尽区宽度又与发射极到集电极的击穿电压成正比。所以，为在相同的击穿电压下得到更高的截止频率，需要基区宽度越窄越好。同时，发射区-基区结也需要较浅，以符合高频要求。
功率器件的要求则有所不同，需要有足够的功率增益。功率增益除了与截止频率成正比外，还与基区电阻及基区-集电区结电容成反比。所以降低基区电阻及基区-集电区结电容是得到高增益的关键。另外，为得到高输出功率，功率管面积都很大，而发射区-基区都是重掺杂的，与器件面积成正比的隧穿漏电而非结的雪崩效应决定了器件的发射区-基区结的击穿电压，而较低的发射区-基区结的击穿电压会引起较高的漏电流。由上可知，现有技术中当发射区-基区都是重掺杂时，发射区-基区结的击穿电压降低，容易造成发射极和基极间的隧穿漏电增加，使得整个器件的集电区和发射区的击穿电压降低，所以如何解决这些问题是功率器件实现工业应用的关键。
如图1所示，是现有双极型三极管的制造方法的流程图；现有方法包括步骤：
步骤一、在N型重掺杂的基板上生长N型轻掺杂的外延层，由所述外延层形成双极型三极管的集电区。
步骤二、进行本征基区的P型离子注入。
步骤三、淀积发射极窗口介质层并光刻刻蚀形成发射极窗口。
步骤四、以发射极窗口为掩膜进行N型离子注入形成发射区的注入区。
步骤五、淀积发射极多晶硅并进行N型重掺杂。
步骤六、对发射极多晶硅进行光刻刻蚀，刻蚀后发射极多晶硅的顶部向发射极窗口外部延伸一定距离，由刻蚀后的发射极多晶硅和底部的注入区叠加形成发射区。
步骤七、进行P型离子注入形成外基区，外基区和发射极多晶硅自对准，外基区和本征基区相接触形成基区。
步骤八、进行一次炉管退火推进和一次快速热退火。
之后，进行正面金属硅化以及形成接触孔和正面金属，引出基极和发射极。形成背面金属引出集电极。
现有方法中，由于外基区和发射极多晶硅都是重掺杂，在进行步骤八的炉管退火之后，外基区和发射极多晶硅都是重掺杂杂质将会推进到发射区和基区形成的PN结区域中，从而使的发射区和基区都为重掺杂并形成为突变结，这使得发射区-基区结的击穿电压降低，容易造成发射极和基极间的隧穿漏电增加，使得整个器件的发射极到集电极的击穿电压降低。
发明内容
本发明所要解决的技术问题是提供一种双极型三极管的制造方法，能保证发射区和基区都是重掺杂的条件下使发射区和基区之间形成一缓变PN结，能提高发射区-基区结的击穿电压，从而降低发射区和基区间的隧穿漏电，提高整个器件的集电区和发射区的击穿电压，且工艺成本低，能使器件的截止频率和功率增益保持较高值。为此，本发明还提供一种双极型三极管。
为解决上述技术问题，本发明提供的双极型三极管的制造方法包括如下步骤：
步骤一、在基板上生长N型轻掺杂的外延层，由所述外延层形成双极型三极管的集电区。
步骤二、进行第一次P型离子注入形成本征基区，通过调节所述第一次P型离子注入的注入能量调节所述本征基区的深度并使所述本征基区和所述外延层的顶部表面相隔一定距离，由该距离定义出所述双极型三极管的发射极和基极形成的缓变结宽度。
步骤三、淀积发射极窗口介质层并采用光刻刻蚀工艺对所述发射极窗口介质层进行刻蚀形成由所述发射极窗口介质层围成的发射极窗口，所述发射极窗口位于所述本征基区上方并定义出发射区和所述本征基区的接触区域。
步骤四、以所述发射极窗口为掩膜进行第一次N型离子注入形成第一N型注入区，所述第一N型注入区位于所述本征基区顶部的所述外延层中。
步骤五、进行炉管退火推进，该炉管退火推进使所述第一N型注入区和所述本征基区的杂质扩散并激活并相互接触形成所述缓变结。
步骤六、淀积发射极多晶硅，采用在位掺杂工艺或离子注入工艺掺杂对所述发射极多晶硅进行N型重掺杂。
步骤七、采用光刻刻蚀工艺对所述发射极多晶硅进行刻蚀，刻蚀后所述发射极多晶硅的底部和所述第一N型注入区接触、刻蚀后所述发射极多晶硅的顶部向所述发射极窗口外部延伸一定距离，由刻蚀后的所述发射极多晶硅和所述第一N型注入区叠加形成发射区。
步骤八、在步骤七的光刻刻蚀工艺中采用光刻胶去除之前，进行第二次P型离子注入形成外基区，所述外基区形成于所述本征基区顶部的所述外延层中并和所述发射极多晶硅自对准，所述外基区和所述本征基区相接触形成基区。
步骤九、去除光刻胶并采用快速热退火工艺对所述发射极多晶硅和所述外基区的掺杂杂质进行激活，在所述发射极多晶硅和所述外基区的掺杂杂质激活的条件下，通过降低所述快速热退火工艺的热开销降低所述发射极多晶硅和所述外基区的掺杂杂质对所述缓变结宽度的影响。
为解决上述技术问题，本发明提供的双极型三极管包括：
形成于基板上的N型轻掺杂的外延层，由所述外延层形成双极型三极管的集电区；
本征基区，由第一次P型离子注入区组成，所述本征基区和所述外延层的顶部表面相隔一定距离，由该距离定义出所述双极型三极管的发射极和基极形成的缓变结宽度。
发射极窗口，由光刻刻蚀后的所述发射极窗口介质层围成，所述发射极窗口位于所述本征基区上方并定义出发射区和所述本征基区的接触区域。
第一N型注入区，位于所述本征基区顶部的所述外延层中，所述第一N型注入区的离子注入以所述发射极窗口为掩膜并由所述发射极窗口定义出所述第一N型注入区的横向区域。
所述第一N型注入区和所述本征基区采用相同的炉管退火推进实现杂质扩散并激活并相互接触形成缓变结。
N型重掺杂的发射极多晶硅，底部和所述第一N型注入区接触，所述发射极多晶硅的顶部向所述发射极窗口外部延伸一定距离，由所述发射极多晶硅和所述第一N型注入区叠加形成发射区。
外基区，由第二次P型离子注入区组成，所述外基区和所述发射极多晶硅自对准并位于所述本征基区顶部的所述外延层中，所述外基区和所述本征基区相接触形成基区。
所述外基区和所述发射极多晶硅采用相同的快速热退火工艺进行杂质激活，在所述发射极多晶硅和所述外基区的掺杂杂质激活的条件下，通过降低所述快速热退火工艺的热开销降低所述发射极多晶硅和所述外基区的掺杂杂质对所述缓变结宽度的影响。
本发明方法将炉管退火推进工艺放置在重掺杂的发射极多晶硅以及外基区形成之前进行，而对发射极多晶硅和外基区仅进行快速热退火激活即可，重掺杂的发射极多晶硅和外基区能使整个发射区和基区都分别保持重掺杂状态，从能使器件的截止频率和功率增益保持较高值；同时，热开销较小的快速热退火工艺使得重掺杂的发射极多晶硅和外基区的杂质不会扩散到由本征基区和第一N型注入区形成的缓变结中，而仅通过本征基区和第一N型注入区的形成工艺以及炉管退火工艺很容易控制缓变结的形成，能提高发射区-基区结的击穿电压，从而降低发射区和基区间的隧穿漏电，提高整个器件的集电区和发射区的击穿电压。另外，本发明方法仅需对工艺步骤的顺序进行调整就能实现，工艺成本低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有双极型三极管的制造方法的流程图；
图2是本发明实施例方法的流程图；
图3A-图3F是本发明实施例方法各步骤中器件结构图；
图4是本发明方法形成的双极型三极管纵向离子掺杂浓度示意图。
具体实施方式
如图2所示，是本发明实施例方法的流程图；如图3A至图3E所示，是本发明实施例方法各步骤中器件结构图；本发明实施例双极型三极管的制造方法包括如下步骤：
步骤一、如图3A所示，在N型重掺杂的基板1上生长N型轻掺杂的外延层2，由所述外延层2形成双极型三极管的集电区。较佳为，所述基板1为一硅基板。所述外延层2的N型轻掺杂的浓度为：4E15cm-3～5E15cm-3。
形成场氧3，所述场氧3定义出所述集电区和所述本征基区4的接触区域。
步骤二、如图3B所示，进行第一次P型离子注入形成本征基区4，通过调节所述第一次P型离子注入的注入能量调节所述本征基区4的深度并使所述本征基区4和所述外延层2的顶部表面相隔一定距离，由该距离定义出所述双极型三极管的发射极和基极形成的缓变结宽度。
所述第一次P型离子注入的注入深度为1000埃以上，注入杂质为硼或氟化硼，注入剂量为5E13cm-2～7E13cm-2。相对于现有方法，本发明实施例方法的本征基区4的离子注入深度更深。
步骤三、如图3C所示，淀积发射极窗口介质层并采用光刻刻蚀工艺对所述发射极窗口介质层进行刻蚀形成由所述发射极窗口介质层围成的发射极窗口，所述发射极窗口位于所述本征基区4上方并定义出发射区和所述本征基区4的接触区域。
较佳选择为，所述发射极窗口介质层由氧化硅层5和氮化硅层6叠加而成。
步骤四、如图3C所示，以所述发射极窗口为掩膜进行第一次N型离子注入形成第一N型注入区7，所述第一N型注入区7位于所述本征基区4顶部的所述外延层2中。
本发明实施例方法中所述第一次N型离子注入的注入杂质采用原子量较轻的杂质如磷。所述第一次N型离子注入的注入剂量为4E15cm-2～6E15cm-2。
步骤五、如图3C所示，进行炉管退火推进，该炉管退火推进使所述第一N型注入区7和所述本征基区4的杂质扩散并激活并相互接触形成所述缓变结。较佳选择为，所述炉管退火推进的温度为900℃至980℃，时间为10分钟至60分钟。
步骤六、如图3D所示，淀积发射极多晶硅8，采用在位掺杂工艺或离子注入工艺掺杂对所述发射极多晶硅8进行N型重掺杂。
本发明实施例方法中所述发射极多晶硅8的掺杂杂质采用原子量较重的杂质如砷，采用较重的杂质能够减少所述发射极多晶硅8的杂质扩散到缓变结中。所述发射极多晶硅8的掺杂浓度为：6E19cm-3～7E19cm-3。
步骤七、如图3E所示，采用光刻刻蚀工艺对所述发射极多晶硅8进行刻蚀，刻蚀后所述发射极多晶硅8的底部和所述第一N型注入区7接触、刻蚀后所述发射极多晶硅8的顶部向所述发射极窗口外部延伸一定距离，由刻蚀后的所述发射极多晶硅8和所述第一N型注入区7叠加形成发射区。
刻蚀后所述发射极多晶硅8的顶部向所述发射极窗口外部延伸距离为0.3μm以下。由于本发明实施例方法中，后续工艺的热开销得到减小，故多晶硅包窗口的尺寸即刻蚀后所述发射极多晶硅8的顶部向所述发射极窗口外部延伸距离能降低到0.3μm以下；而现有方法中多晶硅包窗口的尺寸为0.5μm。
步骤八、如图3E所示，在步骤七的光刻刻蚀工艺中采用光刻胶去除之前，进行第二次P型离子注入形成外基区9，所述外基区9形成于所述本征基区4顶部的所述外延层2中并和所述发射极多晶硅8自对准，所述外基区9和所述本征基区4相接触形成基区。
所述第二次P型离子注入的注入杂质为硼或氟化硼，注入剂量为：1E15cm-2～3E15cm-2。
步骤九、去除光刻胶并采用快速热退火工艺对所述发射极多晶硅8和所述外基区9的掺杂杂质进行激活，在所述发射极多晶硅8和所述外基区9的掺杂杂质激活的条件下，通过降低所述快速热退火工艺的热开销降低所述发射极多晶硅8和所述外基区9的掺杂杂质对所述缓变结宽度的影响。
较佳选择为，所述快速热退火工艺的退火温度为1000℃以上，退火时间为5秒至20秒。
步骤十、如图3E所示，采用淀积加回刻工艺在所述发射极多晶硅8侧面形成侧墙10。
步骤十一、如图3F所示，在所述外基区9和所述发射极多晶硅8表面形成金属硅化物11。
步骤十二、如图3F所示，形成正面金属13分别引出基极和发射极，所述基极通过接触孔12和所述外基区9连接，所述发射极通过接触孔12和所述发射极多晶硅8连接。在所述基板1的背面形成背面金属14引出集电极。
如图3F所示，本发明实施例双极型三极管，包括：
形成于基板1上的N型轻掺杂的外延层2，由所述外延层2形成双极型三极管的集电区。所述基板1为N型重掺杂基板1，在所述基板1的背面形成有背面金属14引出集电极。较佳为，所述基板1为一硅基板。
本征基区4，由第一次P型离子注入区组成，所述本征基区4和所述外延层2的顶部表面相隔一定距离，由该距离定义出所述双极型三极管的发射极和基极形成的缓变结宽度。所述第一次P型离子注入区的注入深度为1000埃以上，注入杂质为硼或氟化硼，注入剂量为5E13cm-2～7E13cm-2。
发射极窗口，由光刻刻蚀后的所述发射极窗口介质层围成，所述发射极窗口位于所述本征基区4上方并定义出发射区和所述本征基区4的接触区域。
第一N型注入区7，位于所述本征基区4顶部的所述外延层2中，所述第一N型注入区7的离子注入以所述发射极窗口为掩膜并由所述发射极窗口定义出所述第一N型注入区7的横向区域。所述第一N型注入区7的注入杂质采用原子量较轻的杂质如磷。所述第一次N型离子注入的注入剂量为4E15cm-2～6E15cm-2。
所述第一N型注入区7和所述本征基区4采用相同的炉管退火推进实现杂质扩散并激活并相互接触形成缓变结。所述炉管退火推进的温度为900℃至980℃，时间为10分钟至60分钟。
N型重掺杂的发射极多晶硅8，底部和所述第一N型注入区7接触，所述发射极多晶硅8的顶部向所述发射极窗口外部延伸一定距离，由所述发射极多晶硅8和所述第一N型注入区7叠加形成发射区。所述发射极多晶硅8的顶部向所述发射极窗口外部延伸距离为0.3μm以下。所述发射极多晶硅8的掺杂杂质采用原子量较重的杂质如砷，采用较重的杂质能够减少所述发射极多晶硅8的杂质扩散到缓变结中。所述发射极多晶硅8的掺杂浓度为：6E19cm-3～7E19cm-3。
外基区9，由第二次P型离子注入区组成，所述外基区9和所述发射极多晶硅8自对准并位于所述本征基区4顶部的所述外延层2中，所述外基区9和所述本征基区4相接触形成基区。所述第二次P型离子注入区的注入杂质为硼或氟化硼，注入剂量为1E15cm-2～3E15cm-2。
所述外基区9和所述发射极多晶硅8采用相同的快速热退火工艺进行杂质激活，在所述发射极多晶硅8和所述外基区9的掺杂杂质激活的条件下，通过降低所述快速热退火工艺的热开销降低所述发射极多晶硅8和所述外基区9的掺杂杂质对所述缓变结宽度的影响。所述快速热退火工艺的退火温度为1000℃以上，退火时间为5秒至20秒。
在所述发射极多晶硅8侧面形成有侧墙10；在所述外基区9和所述发射极多晶硅8表面形成金属硅化物11；正面金属13分别引出基极和发射极，所述基极通过接触孔12和所述外基区9连接，所述发射极通过接触孔12和所述发射极多晶硅8连接。
如图4所示，是本发明方法形成的双极型三极管纵向离子掺杂浓度示意图，原点是发射极多晶硅8和单晶的界面；曲线101是砷掺杂浓度，主要位于发射极多晶硅8中；曲线102是第一N型注入区7的磷掺杂浓度，曲线103是本征基区4的硼掺杂浓度；可知发射区和基区之间形成的PN结主要为第一N型注入区7和本征基区4形成的缓变结；通过本发明实施例方法后，发射极多晶硅8的掺杂对缓变结的影响变小，故能提高发射区和基区结的击穿电压，能将基区离界面更远一些，从而得到更高的击穿电压，同时更低的漏电和寄生电容。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (27)
1.一种双极型三极管的制造方法，其特征在于，包括如下步骤：
步骤一、在基板上生长N型轻掺杂的外延层，由所述外延层形成双极型三极管的集电区；
步骤二、进行第一次P型离子注入形成本征基区，通过调节所述第一次P型离子注入的注入能量调节所述本征基区的深度并使所述本征基区和所述外延层的顶部表面相隔一定距离，由该距离定义出所述双极型三极管的发射极和基极形成的缓变结宽度；
步骤三、淀积发射极窗口介质层并采用光刻刻蚀工艺对所述发射极窗口介质层进行刻蚀形成由所述发射极窗口介质层围成的发射极窗口，所述发射极窗口位于所述本征基区上方并定义出发射区和所述本征基区的接触区域；
步骤四、以所述发射极窗口为掩膜进行第一次N型离子注入形成第一N型注入区，所述第一N型注入区位于所述本征基区顶部的所述外延层中；
步骤五、进行炉管退火推进，该炉管退火推进使所述第一N型注入区和所述本征基区的杂质扩散并激活并相互接触形成所述缓变结；
步骤六、淀积发射极多晶硅，采用在位掺杂工艺或离子注入工艺掺杂对所述发射极多晶硅进行N型重掺杂；
步骤七、采用光刻刻蚀工艺对所述发射极多晶硅进行刻蚀，刻蚀后所述发射极多晶硅的底部和所述第一N型注入区接触、刻蚀后所述发射极多晶硅的顶部向所述发射极窗口外部延伸一定距离，由刻蚀后的所述发射极多晶硅和所述第一N型注入区叠加形成发射区；
步骤八、在步骤七的光刻刻蚀工艺中采用光刻胶去除之前，进行第二次P型离子注入形成外基区，所述外基区形成于所述本征基区顶部的所述外延层中并和所述发射极多晶硅自对准，所述外基区和所述本征基区相接触形成基区；
步骤九、去除光刻胶并采用快速热退火工艺对所述发射极多晶硅和所述外基区的掺杂杂质进行激活，在所述发射极多晶硅和所述外基区的掺杂杂质激活的条件下，通过降低所述快速热退火工艺的热开销降低所述发射极多晶硅和所述外基区的掺杂杂质对所述缓变结宽度的影响。
2.如权利要求1所述的双极型三极管的制造方法，其特征在于：所述基板为N型重掺杂基板，在步骤九之后还包括在所述基板背面形成背面金属的步骤，所述背面金属引出集电极。
3.如权利要求1所述的双极型三极管的制造方法，其特征在于：所述外延层的N型轻掺杂的浓度为：4E15cm-3～5E15cm-3。
4.如权利要求1所述的双极型三极管的制造方法，其特征在于：步骤二中所述第一次P型离子注入的注入深度为1000埃以上，注入杂质为硼或氟化硼，注入剂量为5E13cm-2～7E13cm-2。
5.如权利要求1所述的双极型三极管的制造方法，其特征在于：步骤三中所述发射极窗口介质层由氧化硅层和氮化硅层叠加而成。
6.如权利要求1所述的双极型三极管的制造方法，其特征在于：步骤四中所述第一次N型离子注入的注入杂质原子量小于步骤六中所述发射极多晶硅的掺杂杂质的原子量。
7.如权利要求6所述的双极型三极管的制造方法，其特征在于：步骤四中所述第一次N型离子注入的注入杂质为磷，步骤六中所述发射极多晶硅的掺杂杂质为砷。
8.如权利要求1或6或7所述的双极型三极管的制造方法，其特征在于：步骤四中所述第一次N型离子注入的注入剂量为4E15cm-2～6E15cm-2。
9.如权利要求1或6或7所述的双极型三极管的制造方法，其特征在于：步骤五所述炉管退火推进的温度为900℃至980℃，时间为10分钟至60分钟。
10.如权利要求1或6或7所述的双极型三极管的制造方法，其特征在于：步骤六中所述发射极多晶硅的掺杂浓度为：6E19cm-3～7E19cm-3。
11.如权利要求1或6或7所述的双极型三极管的制造方法，其特征在于：步骤七刻蚀后所述发射极多晶硅的顶部向所述发射极窗口外部延伸距离为0.3μm以下。
12.如权利要求1或6或7所述的双极型三极管的制造方法，其特征在于：步骤八中所述第二次P型离子注入的注入杂质为硼或氟化硼，注入剂量为：1E15cm-2～3E15cm-2。
13.如权利要求1或6或7所述的双极型三极管的制造方法，其特征在于：步骤九中所述快速热退火工艺的退火温度为1000℃以上，退火时间为5秒至20秒。
14.如权利要求1或6或7所述的双极型三极管的制造方法，其特征在于：步骤九之后还包括如下步骤：
步骤十、采用淀积加回刻工艺在所述发射极多晶硅侧面形成侧墙；
步骤十一、在所述外基区和所述发射极多晶硅表面形成金属硅化物；
步骤十二、形成正面金属分别引出基极和发射极，所述基极通过接触孔和所述外基区连接，所述发射极通过接触孔和所述发射极多晶硅连接。
15.如权利要求1所述的双极型三极管的制造方法，其特征在于：步骤一中所述外延层形成之后还包括在所述外延层中形成场氧的步骤，所述场氧定义出所述集电区和所述本征基区的接触区域。
16.一种双极型三极管，其特征在于，包括：
形成于基板上的N型轻掺杂的外延层，由所述外延层形成双极型三极管的集电区；
本征基区，由第一次P型离子注入区组成，所述本征基区和所述外延层的顶部表面相隔一定距离，由该距离定义出所述双极型三极管的发射极和基极形成的缓变结宽度；
发射极窗口，由光刻刻蚀后的所述发射极窗口介质层围成，所述发射极窗口位于所述本征基区上方并定义出发射区和所述本征基区的接触区域；
第一N型注入区，位于所述本征基区顶部的所述外延层中，所述第一N型注入区的离子注入以所述发射极窗口为掩膜并由所述发射极窗口定义出所述第一N型注入区的横向区域；
所述第一N型注入区和所述本征基区采用相同的炉管退火推进实现杂质扩散并激活并相互接触形成缓变结；
N型重掺杂的发射极多晶硅，底部和所述第一N型注入区接触，所述发射极多晶硅的顶部向所述发射极窗口外部延伸一定距离，由所述发射极多晶硅和所述第一N型注入区叠加形成发射区；
外基区，由第二次P型离子注入区组成，所述外基区和所述发射极多晶硅自对准并位于所述本征基区顶部的所述外延层中，所述外基区和所述本征基区相接触形成基区；
所述外基区和所述发射极多晶硅采用相同的快速热退火工艺进行杂质激活，在所述发射极多晶硅和所述外基区的掺杂杂质激活的条件下，通过降低所述快速热退火工艺的热开销降低所述发射极多晶硅和所述外基区的掺杂杂质对所述缓变结宽度的影响。
17.如权利要求16所述的双极型三极管，其特征在于：所述基板为N型重掺杂基板，在所述基板背面形成有背面金属，由所述背面金属引出集电极。
18.如权利要求16所述的双极型三极管，其特征在于：所述第一次P型离子注入区的注入深度为1000埃以上，注入杂质为硼或氟化硼，注入剂量为5E13cm-2～7E13cm-2。
19.如权利要求16所述的双极型三极管，其特征在于：所述第一N型注入区的注入杂质原子量小于所述发射极多晶硅的掺杂杂质的原子量。
20.如权利要求19所述的双极型三极管，其特征在于：所述第一N型注入区的注入杂质为磷，所述发射极多晶硅的掺杂杂质为砷。
21.如权利要求16或19或20所述的双极型三极管，其特征在于：所述第一N型注入区的离子注入的注入剂量为4E15cm-2～6E15cm-2。
22.如权利要求16或19或20所述的双极型三极管，其特征在于：所述炉管退火推进的温度为900℃至980℃，时间为10分钟至60分钟。
23.如权利要求16或19或20所述的双极型三极管，其特征在于：所述发射极多晶硅的掺杂浓度为：6E19cm-3～7E19cm-3。
24.如权利要求16或19或20所述的双极型三极管，其特征在于：所述发射极多晶硅的顶部向所述发射极窗口外部延伸距离为0.3μm以下。
25.如权利要求16或19或20所述的双极型三极管，其特征在于：所述第二次P型离子注入区的注入杂质为硼或氟化硼，注入剂量为：1E15cm-2～3E15cm-2。
26.如权利要求16或19或20所述的双极型三极管，其特征在于：所述快速热退火工艺的退火温度为1000℃以上，退火时间为5秒至20秒。
27.如权利要求16或19或20所述的双极型三极管，其特征在于：在所述发射极多晶硅侧面形成有侧墙；在所述外基区和所述发射极多晶硅表面形成金属硅化物；正面金属分别引出基极和发射极，所述基极通过接触孔和所述外基区连接，所述发射极通过接触孔和所述发射极多晶硅连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410837408.4A CN104465372B (zh) | 2014-12-24 | 2014-12-24 | 双极型三极管的制造方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410837408.4A CN104465372B (zh) | 2014-12-24 | 2014-12-24 | 双极型三极管的制造方法及结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465372A true CN104465372A (zh) | 2015-03-25 |
| CN104465372B CN104465372B (zh) | 2017-03-29 |
Family
ID=52911238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410837408.4A Active CN104465372B (zh) | 2014-12-24 | 2014-12-24 | 双极型三极管的制造方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465372B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107256828A (zh) * | 2017-05-16 | 2017-10-17 | 扬州晶新微电子有限公司 | 一种提高三极管k值的磷硅玻璃退火工艺 |
| CN108054095A (zh) * | 2017-12-21 | 2018-05-18 | 深圳市晶特智造科技有限公司 | 双极晶体管的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3880676A (en) * | 1973-10-29 | 1975-04-29 | Rca Corp | Method of making a semiconductor device |
| US6586297B1 (en) * | 2002-06-01 | 2003-07-01 | Newport Fab, Llc | Method for integrating a metastable base into a high-performance HBT and related structure |
| CN101393926A (zh) * | 2008-11-10 | 2009-03-25 | 吉林华微电子股份有限公司 | 具有p-区的双极晶体管功率器件及其低掺杂隔离制造方法 |
| CN103165667A (zh) * | 2011-12-09 | 2013-06-19 | 上海华虹Nec电子有限公司 | 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法 |
-
2014
- 2014-12-24 CN CN201410837408.4A patent/CN104465372B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3880676A (en) * | 1973-10-29 | 1975-04-29 | Rca Corp | Method of making a semiconductor device |
| US6586297B1 (en) * | 2002-06-01 | 2003-07-01 | Newport Fab, Llc | Method for integrating a metastable base into a high-performance HBT and related structure |
| CN101393926A (zh) * | 2008-11-10 | 2009-03-25 | 吉林华微电子股份有限公司 | 具有p-区的双极晶体管功率器件及其低掺杂隔离制造方法 |
| CN103165667A (zh) * | 2011-12-09 | 2013-06-19 | 上海华虹Nec电子有限公司 | 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107256828A (zh) * | 2017-05-16 | 2017-10-17 | 扬州晶新微电子有限公司 | 一种提高三极管k值的磷硅玻璃退火工艺 |
| CN108054095A (zh) * | 2017-12-21 | 2018-05-18 | 深圳市晶特智造科技有限公司 | 双极晶体管的制作方法 |
| CN108054095B (zh) * | 2017-12-21 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 双极晶体管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104465372B (zh) | 2017-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102097464B (zh) | 高压双极晶体管 | |
| CN102110709B (zh) | BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法 | |
| CN102446965B (zh) | 锗硅异质结双极晶体管 | |
| CN104134688A (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN102347354A (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| CN102931226B (zh) | 自对准锗硅异质结双极型三极管及其制作方法 | |
| CN102487077B (zh) | BiCMOS工艺中的垂直寄生型PNP器件及制造方法 | |
| CN102931220B (zh) | 锗硅异质结双极型三极管功率器件的制造方法 | |
| CN102544081B (zh) | 锗硅异质结npn三极管及制造方法 | |
| CN104465372A (zh) | 双极型三极管的制造方法及结构 | |
| CN102544079B (zh) | 锗硅异质结npn晶体管及制造方法 | |
| CN104425577B (zh) | 自对准锗硅异质结双极型三极管器件及其制造方法 | |
| CN103123928B (zh) | 锗硅hbt单管结构、其制造方法及锗硅hbt多指结构 | |
| CN103035690A (zh) | 超高压锗硅异质结双极晶体管及其制备方法 | |
| CN102544082B (zh) | 锗硅异质结npn三极管器件及制造方法 | |
| CN103107185B (zh) | 锗硅功率hbt、其制造方法及锗硅功率hbt多指器件 | |
| CN102412275B (zh) | 锗硅BiCMOS工艺中纵向PNP器件及制作方法 | |
| CN102544080B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN102956480A (zh) | 有赝埋层的锗硅hbt降低集电极电阻的制造方法及器件 | |
| CN103137675B (zh) | 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 | |
| JP2008235560A (ja) | ヘテロ接合バイポーラトランジスタ | |
| CN103066115B (zh) | 垂直寄生型pnp三极管及制造方法 | |
| CN103050519B (zh) | 锗硅hbt器件及制造方法 | |
| CN102543725A (zh) | 高速锗硅异质结双极晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |