CN103035690A - 超高压锗硅异质结双极晶体管及其制备方法 - Google Patents

超高压锗硅异质结双极晶体管及其制备方法 Download PDF

Info

Publication number
CN103035690A
CN103035690A CN2012101872179A CN201210187217A CN103035690A CN 103035690 A CN103035690 A CN 103035690A CN 2012101872179 A CN2012101872179 A CN 2012101872179A CN 201210187217 A CN201210187217 A CN 201210187217A CN 103035690 A CN103035690 A CN 103035690A
Authority
CN
China
Prior art keywords
layer
type
silicon
emitter
collector region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101872179A
Other languages
English (en)
Other versions
CN103035690B (zh
Inventor
石晶
刘冬华
胡君
钱文生
段文婷
陈帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210187217.9A priority Critical patent/CN103035690B/zh
Publication of CN103035690A publication Critical patent/CN103035690A/zh
Priority to US13/911,375 priority patent/US8759880B2/en
Application granted granted Critical
Publication of CN103035690B publication Critical patent/CN103035690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7378Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种超高压锗硅异质结双极晶体管,包括:P型衬底,依次位于P型衬底上的N型匹配层、P型匹配层和N-集电区;位于N-集电区中两侧端的场氧区,填入该场氧区中的氧化硅;位于场氧区下端N型匹配层、P型匹配层和N-集电区中的N+赝埋层;位于场氧区之间的N+集电区;位于场氧区和N+集电区上方的氧化硅层、多晶硅层和锗硅基区;位于锗硅基区上方的氧化硅介质层、氮化硅介质层和发射极;位于发射极两侧的发射极侧墙;位于场氧区中的深接触孔,淀积在该深接触孔内的钛/氮化钛过渡金属层及填入的金属钨将N+赝埋层引出,进而实现集电极的引出。本发明公开了一种所述双极晶体管的制备方法。本发明能够提高器件的击穿电压。

Description

超高压锗硅异质结双极晶体管及其制备方法
技术领域
本发明涉及半导体集成电路领域,特别是涉及一种超高压锗硅异质结双极晶体管。本发明还涉及一种超高压锗硅异质结双极晶体管的制备方法。
背景技术
由于现代通信对高频带下高性能、低噪声和低成本的RF(射频)组件的需求,传统的Si(硅)材料器件无法满足性能规格、输出功率和线性度新的要求,功率SiGe HBT(锗硅异质结双极型晶体管)则在更高、更宽的频段的功放中发挥重要作用。SiGe HBT与砷化镓器件相比,虽然在频率上还处劣势,但SiGe HBT凭着更好的热导率和良好的衬底机械性能,较好地解决了功放的散热问题;SiGe HBT还具有更好的线性度、更高集成度;SiGeHBT仍然属于硅基技术,它和CMOS工艺有良好的兼容性,SiGe BiCMOS工艺为功放与逻辑控制电路的集成提供极大的便利,也降低了工艺成本。
国际上目前已经广泛采用SiGe HBT作为高频大功率功放器件应用于无线通讯产品,如手机中的功率放大器和低噪声放大器等。为了提高射频功率放大器的输出功率,在器件正常工作范围内通过提高工作电流和提高工作电压都是有效的方式。对于用于SiGe HBT的高耐压器件可使电路在相同功率下获得较小电流,从而降低功耗,因而需求广泛。因此在如何保持器件的特征频率的同时进一步提高SiGe HBT耐压越来越成为SiGeHBT器件的研究热点。
发明内容
本发明要解决的技术问题是提供一种超高压锗硅异质结双极晶体管,能够提高器件的击穿电压;为此,本发明还要提供一种超高压锗硅异质结双极晶体管的制备方法。
为解决上述技术问题,本发明的超高压锗硅异质结双极晶体管,包括:低掺杂杂质浓度的P型衬底,依次位于该P型衬底上的N型匹配层、P型匹配层和N-集电区;位于所述N-集电区中两侧端的场氧区,填入该场氧区中的氧化硅;位于所述场氧区下端N型匹配层、P型匹配层和N-集电区中的N+赝埋层;位于所述场氧区之间的N+集电区;位于所述场氧区和N+集电区上方的氧化硅层、多晶硅层和锗硅基区;位于所述锗硅基区上方的氧化硅介质层、氮化硅介质层和发射极;位于所述发射极两侧的发射极侧墙;位于所述场氧区中的深接触孔,淀积在该深接触孔内的钛/氮化钛过渡金属层及填入的金属钨,将N+赝埋层引出,进而实现集电极的引出。
所述超高压锗硅异质结双极晶体管的制备方法,包括如下步骤:
步骤1,在低掺杂杂质浓度的P型衬底上依次外延生长N型匹配层和P型匹配层;
步骤2,在所述P型匹配层上方淀积一定厚度的掺杂有中低剂量杂质的外延层,由该外延层形成N-集电区;
步骤3,利用有源区光刻在所述N-集电区中的两侧打开浅槽区域并刻蚀,形成场氧区;在该场氧区中填入氧化硅并进行化学机械抛光;
步骤4,在所述场氧区上方通过光刻打开锗硅异质结双极晶体管区域,向所述N型匹配层和P型匹配层注入离子形成N+赝埋层,锗硅异质结双极晶体管以外区域由光刻胶保护;
步骤5,在所述场氧区之间通过光刻定义出N+集电区,并经刻蚀打开N+集电区注入区域窗口,对纵向N+集电区进行离子注入,形成N+集电区;
步骤6,在步骤5已形成的器件结构的上方先淀积一层氧化硅层,然后在该氧化硅层上方再淀积一层多晶硅层,并光刻、刻蚀形成基区窗口;
步骤7,在所述多晶硅层上方和基区窗口依次生长硅过渡层和锗硅基区外延层;
步骤8,光刻并刻蚀所述锗硅基区外延层及氧化硅层和多晶硅层,形成锗硅基区;
步骤9,在所述锗硅基区上方依次淀积氧化硅介质层和氮化硅介质层,并光刻、刻蚀形成发射区窗口;
步骤10,在所述氮化硅介质层上方和发射区窗口淀积在位N型杂质掺杂的多晶硅发射极层,再注入N型杂质,然后利用高温快速热退火进行激活和扩散;光刻、刻蚀所述多晶硅发射极层及氧化硅介质层和氮化硅介质层,形成发射极;
步骤11,淀积氧化硅层并干刻形成位于所述发射极两侧的发射极侧墙;
步骤12,在所述场氧区刻蚀深接触孔,在该深接触孔内淀积钛/氮化钛过渡金属层并填入金属钨,再进行化学机械抛光,引出赝埋层,实现集电极的引出。
本发明弃用常规器件中均匀的NBL(N型埋层),而只在SiGe HBT有源区两侧的场氧区下面制作埋层,称作赝埋层,赝埋层作N型重掺杂,在场氧区刻深孔接触,直接连接赝埋层引出集电区,不再需要使用有源区来实现埋层的电极引出;极大地缩减了器件尺寸和面积。SiGe HBT两侧赝埋层之间的区域包括有源区和部分场氧区下方的区域采用轻掺杂外延,通过提高集电区/基区(BC结)之间的结击穿电压而提高SiGe HBT的击穿电压BVCEO。
本发明改变了传统SiGe HBT BC结的一维耗尽区模式,改变为两维分布,既有向衬底方向的纵向展宽,又有向赝埋层方向的横向延伸,通过外延方法加入匹配层,可以精确控制杂质浓度使得场氧区下的轻掺杂区域在BC结击穿前全部耗尽,起到分压作用,从而进一步提高整个器件的击穿电压。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是反向偏压较小时器件的耗尽区分布示意图;
图2是反向偏压较大时器件的耗尽区分布示意图;
图3是形成匹配层之后的器件截面图;
图4是N-集电区外延之后的器件截面图;
图5是场氧区形成之后的器件截面图;
图6是N+赝埋层形成之后的器件截面图;
图7是N+集电区形成之后的器件截面图;
图8是基区窗口形成之后的器件截面图;
图9是生长SiGe基区之后的器件截面图;
图10是锗硅基区形成之后的器件截面图;
图11是发射区窗口形成之后的器件截面图;
图12是发射极形成之后的器件截面图;
图13是发射极侧墙形成之后的器件截面图;
图14是深接触孔引出赝埋层之后的器件截面图。
具体实施方式
在一实施例中,所述超高压(超高压是指在击穿电压为2~4V的普通晶体管基础上,将击穿电压提高到7~10V)锗硅异质结双极晶体管工艺实现方法,包括如下步骤:
步骤1,参见图3,在低掺杂杂质浓度(体浓度小于1x1014cm-3)的P型衬底101上通过外延方法依次分别形成N型匹配层102和P型匹配层103。N型匹配层102和P型匹配层103的杂质掺杂浓度由集电区的杂质掺杂浓度决定。
步骤2,参见图4,在所述P型匹配层103上方淀积一定厚度的掺杂有中低剂量(体浓度1x1015~5x1016cm-2)杂质的外延层,由该外延层形成N-集电区104;N-集电区104的杂质掺杂浓度与N型匹配层102相同,掺杂的杂质为砷或磷离子,以得到高的BC结击穿电压。
步骤3,参见图5,利用有源区光刻,在所述N-集电区104中的两侧打开浅槽区域
Figure BDA00001740993100061
并经刻蚀形成场氧区105;向所述场氧区105填入氧化硅,并进行化学机械抛光。在本实施例中采用浅槽隔离,不再采用深槽隔离技术。
步骤4,参见图6,在所述有源区上方通过光刻打开SiGe HBT区域,向N型匹配层102和P型匹配层103注入离子形成N+赝埋层106,SiGeHBT以外区域由光刻胶保护。所述N+赝埋层106采用高剂量、低能量离子注入形成,注入的离子为磷或砷,注入的剂量范围为1e14~1e16cm-2,注入的能量范围为2~50KeV。在本实施例中没有集电区埋层,取而代之的是制作N+膺埋层106,由于N+膺埋层106离子注入能量较低,其与P型衬底101的结面积较小,因此与P型衬底101的寄生电容较小。
步骤5,参见图7,在所述场氧区105之间通过光刻定义出N+集电区,并经刻蚀打开N+集电区注入区域窗口,对纵向N+集电区进行离子注入,形成N+集电区107。此次注入采用高剂量离子注入,进行重掺杂(注入浓度1x1015~5x1016cm-2),注入的离子是砷或磷,以降低寄生PNP的BETA(电流增益)。
步骤6,参见图8,在步骤5已形成的器件结构的上方先淀积一层氧化硅层108,其厚度范围为
Figure BDA00001740993100062
然后在氧化硅层108上方再淀积一层多晶硅层109,其厚度范围为
Figure BDA00001740993100063
并通过光刻、刻蚀形成基区窗口。
步骤7,参见图9,在所述多晶硅层109上方和基区窗口依次生长硅过渡层、锗硅基区外延层110和第一硅化物覆盖层,各层的厚度由器件特性要求决定。锗硅基区外延层110采用重硼掺杂(体浓度范围1x1018~5x1020cm-2),锗的分布可以是梯形或三角形分布,锗浓度由器件特性要求决定。在所述锗硅基区外延层110上覆盖硅化物覆盖层可以降低寄生电阻。
步骤8,参见图10,光刻并刻蚀锗硅基区外延层110及氧化硅层108和多晶硅层109,形成锗硅基区。
步骤9,参见图11,在所述锗硅基区上方依次淀积氧化硅介质层111和氮化硅介质层112,并通过光刻、刻蚀形成发射区窗口。
步骤10,参见图12,在所述氮化硅介质层112上方和发射区窗口淀积在位N型杂质掺杂的多晶硅发射极层113,再注入N型杂质砷或磷,注入浓度要大于1e15cm-2,注入能量由发射极厚度决定;高剂量的N型杂质注入到多晶硅发射极层113后,利用高温快速热退火进行激活和扩散。光刻、刻蚀所述多晶硅发射极层113和氧化硅介质层111及氮化硅介质层112,形成发射极。
在本实施例中所述多晶硅发射极层113上覆盖第二硅化物覆盖层,用于降低寄生电阻。
步骤11,参见图13,淀积氧化硅层,并干刻形成位于所述发射极两侧的发射极侧墙114。发射极侧墙114采用氧化硅能避免发射极和锗硅基区上硅化物的短路。
步骤12,参见图14,在所述场氧区105刻蚀深接触孔115,在深接触孔115内淀积Ti/TiN(钛/氮化钛)过渡金属层,并填入金属钨(W),再进行化学机械抛光,引出赝埋层106,实现集电极的引出。
所述过渡金属层Ti/TiN的淀积可采用PVD(物理气相沉积)或CVD(化学气相沉积)方式,钛/氮化钛的厚度范围为
Figure BDA00001740993100081
所述深接触孔115的深度由场氧区105的深度和金属/半导体层间膜(图中未示)的厚度决定。
在本实施例中不再通过高浓度高能量N型离子注入制作集电极引出端,而是通过在场氧区105中刻出深接触孔115,填入过渡金属层Ti/TiN以及金属W,接触膺埋层,实现集电极的引出。该深接触孔115距离锗硅基区很近,避免了过大的集电极电阻,也减小了集电极的寄生电容。
本发明不需要改变集电区的厚度和掺杂浓度,而是采用在常规SiGeHBT增加赝N+埋层和匹配层,大幅度提高了器件的击穿电压,并使得器件的击穿不再单纯由纵向BC结的耗尽区决定,而是依靠横向耗尽区分压。当反向偏压较小时,CB结和匹配层位置都出现耗尽区,如图1所示。随着反向电压的加大,横向耗尽区会在BC结击穿前夹断,如图2所示。由于反向偏压大部分落在横向耗尽区,所以器件的击穿电压将大大高于BC结的击穿电压。利用本发明的SiGe HBT器件结构,可以在不改变N+集电区的深度和掺杂浓度提高BVCEO。另外本发明的高压SiGe HBT采用场氧区的深接触孔引出赝埋层作为集电极,避免了常规器件采用N-sinker(N型沉阱)所造成的器件面积过大的问题,同时还减小了集电极的寄生电阻。
以上通过具体实施方式和实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (14)

1.一种超高压锗硅异质结双极晶体管,其特征在于,包括:低掺杂杂质浓度的P型衬底,依次位于该P型衬底上的N型匹配层、P型匹配层和N-集电区;位于所述N-集电区中两侧端的场氧区,填入该场氧区中的氧化硅;位于所述场氧区下端N型匹配层、P型匹配层和N-集电区中的N+赝埋层;位于所述场氧区之间的N+集电区;位于所述场氧区和N+集电区上方的氧化硅层、多晶硅层和锗硅基区;位于所述锗硅基区上方的氧化硅介质层、氮化硅介质层和发射极;位于所述发射极两侧的发射极侧墙;位于所述场氧区中的深接触孔,淀积在该深接触孔内的钛/氮化钛过渡金属层及填入的金属钨将N+赝埋层引出,进而实现集电极的引出。
2.如权利要求1所述的双极晶体管,其特征在于:所述氧化硅层的厚度范围为
Figure FDA00001740993000011
所述多晶硅层的厚度范围为
Figure FDA00001740993000012
3.如权利要求1所述的双极晶体管,其特征在于:所述锗硅基区的下方具有一层硅过渡层,在所述锗硅基区的上方具有第一硅化物覆盖层。
4.如权利要求1所述的双极晶体管,其特征在于:所述钛/氮化钛过渡金属层的厚度范围为100~500埃/50~500埃;所述深接触孔的深度由所述场氧区和金属/半导体层间膜的厚度决定。
5.如权利要求1所述的双极晶体管,其特征在于:所述发射极上覆盖第二硅化物覆盖层。
6.一种超高压锗硅异质结双极晶体管的制备方法,其特征在于,包括如下步骤:
步骤1,在低掺杂杂质浓度的P型衬底上依次外延生长N型匹配层和P型匹配层;
步骤2,在所述P型匹配层上方淀积掺杂有中低剂量杂质的外延层,由该外延层形成N-集电区;
步骤3,利用有源区光刻在所述N-集电区中的两侧打开浅槽区域并刻蚀,形成场氧区;在该场氧区中填入氧化硅并进行化学机械抛光;
步骤4,在所述场氧区上方通过光刻打开锗硅异质结双极晶体管区域,向所述N型匹配层和P型匹配层注入离子形成N+赝埋层,锗硅异质结双极晶体管以外区域由光刻胶保护;
步骤5,在所述场氧区之间通过光刻定义出N+集电区,并经刻蚀打开N+集电区注入区域窗口,对纵向N+集电区进行离子注入,形成N+集电区;
步骤6,在步骤5已形成的器件结构的上方先淀积一层氧化硅层,然后在该氧化硅层上方再淀积一层多晶硅层,并光刻、刻蚀形成基区窗口;
步骤7,在所述多晶硅层上方和基区窗口依次生长硅过渡层和锗硅基区外延层;
步骤8,光刻并刻蚀所述锗硅基区外延层及氧化硅层和多晶硅层,形成锗硅基区;
步骤9,在所述锗硅基区上方依次淀积氧化硅介质层和氮化硅介质层,并光刻、刻蚀形成发射区窗口;
步骤10,在所述氮化硅介质层上方和发射区窗口淀积在位N型杂质掺杂的多晶硅发射极层,再注入N型杂质,然后利用高温快速热退火进行激活和扩散;光刻、刻蚀所述多晶硅发射极层及氧化硅介质层和氮化硅介质层,形成发射极;
步骤11,淀积氧化硅层并干刻形成位于所述发射极两侧的发射极侧墙;
步骤12,在所述场氧区刻蚀深接触孔,在该深接触孔内淀积钛/氮化钛过渡金属层并填入金属钨,再进行化学机械抛光,引出赝埋层,实现集电极的引出。
7.如权利要求6所述的方法,其特征在于:步骤1中所述N型匹配层和P型匹配层的杂质掺杂浓度由集电区的杂质掺杂浓度决定。
8.如权利要求6所述的方法,其特征在于:步骤2中所述N-集电区的杂质掺杂浓度与N型匹配层相同,掺杂的杂质为砷或磷离子。
9.如权利要求6所述的方法,其特征在于:步骤4中所述N+赝埋层采用高剂量、低能量离子注入形成,注入的离子为磷或砷,注入的剂量范围为1e14~1e16cm-2,注入的能量范围为2~50KeV。
10.如权利要求6所述的方法,其特征在于:步骤5中所述N+集电区采用高剂量离子注入,进行重掺杂,注入的离子是砷或磷。
11.如权利要求6所述的方法,其特征在于:步骤6中所述氧化硅层的厚度范围为
Figure FDA00001740993000031
所述多晶硅层的厚度范围为
Figure FDA00001740993000032
12.如权利要求6所述的方法,其特征在于:步骤7中所述锗硅基区外延层的上方还生长有第一硅化物覆盖层;锗硅基区外延层采用重硼掺杂,锗的分布可以是梯形或三角形分布。
13.如权利要求6所述的方法,其特征在于:步骤10中所述多晶硅发射极层注入的N型杂质为砷或磷,注入浓度大于1e15cm-2,注入能量由发射极厚度决定;所述多晶硅发射极层上覆盖第二硅化物覆盖层。
14.如权利要求6所述的方法,其特征在于:步骤12中所述钛/氮化钛过渡金属层的淀积可采用物理气相沉积PVD或化学气相沉积CVD方式,厚度范围为所述深接触孔的深度由场氧区的深度和金属/半导体层间膜的厚度决定。
CN201210187217.9A 2012-06-08 2012-06-08 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法 Active CN103035690B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210187217.9A CN103035690B (zh) 2012-06-08 2012-06-08 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法
US13/911,375 US8759880B2 (en) 2012-06-08 2013-06-06 Ultra-high voltage SIGE HBT device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210187217.9A CN103035690B (zh) 2012-06-08 2012-06-08 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN103035690A true CN103035690A (zh) 2013-04-10
CN103035690B CN103035690B (zh) 2015-06-03

Family

ID=48022408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210187217.9A Active CN103035690B (zh) 2012-06-08 2012-06-08 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法

Country Status (2)

Country Link
US (1) US8759880B2 (zh)
CN (1) CN103035690B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556420A (zh) * 2019-08-23 2019-12-10 北京工业大学 一种掺杂浓度可调的横向SiGe异质结双极晶体管
CN111048584A (zh) * 2019-12-23 2020-04-21 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889821A (en) * 1987-12-30 1989-12-26 U.S. Philips Corp. Method of manufacturing a semiconductor device of the hetero-junction bipolar transistor type
US6459104B1 (en) * 2001-05-10 2002-10-01 Newport Fab Method for fabricating lateral PNP heterojunction bipolar transistor and related structure
CN102446965A (zh) * 2010-10-14 2012-05-09 上海华虹Nec电子有限公司 锗硅异质结双极晶体管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102231379B (zh) * 2009-12-21 2013-03-13 上海华虹Nec电子有限公司 SiGe异质结双极晶体管多指结构
CN102110709B (zh) * 2009-12-24 2012-08-01 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102117827B (zh) * 2009-12-31 2012-11-07 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP器件
CN102403344B (zh) * 2010-09-10 2013-09-11 上海华虹Nec电子有限公司 锗硅BiCMOS工艺中的寄生PNP双极晶体管
CN102412281B (zh) * 2010-09-26 2013-07-24 上海华虹Nec电子有限公司 锗硅异质结双极晶体管
CN103137676B (zh) * 2011-11-23 2016-04-13 上海华虹宏力半导体制造有限公司 一种锗硅异质结双极晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889821A (en) * 1987-12-30 1989-12-26 U.S. Philips Corp. Method of manufacturing a semiconductor device of the hetero-junction bipolar transistor type
US6459104B1 (en) * 2001-05-10 2002-10-01 Newport Fab Method for fabricating lateral PNP heterojunction bipolar transistor and related structure
CN102446965A (zh) * 2010-10-14 2012-05-09 上海华虹Nec电子有限公司 锗硅异质结双极晶体管

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556420A (zh) * 2019-08-23 2019-12-10 北京工业大学 一种掺杂浓度可调的横向SiGe异质结双极晶体管
CN110556420B (zh) * 2019-08-23 2022-11-04 北京工业大学 一种掺杂浓度可调的横向SiGe异质结双极晶体管
CN111048584A (zh) * 2019-12-23 2020-04-21 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法
CN111048584B (zh) * 2019-12-23 2021-05-11 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法

Also Published As

Publication number Publication date
US20130328108A1 (en) 2013-12-12
CN103035690B (zh) 2015-06-03
US8759880B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
CN102347354B (zh) 锗硅异质结双极晶体管及制造方法
CN102522425B (zh) 超高压锗硅hbt晶体管器件的结构及制备方法
CN102446965B (zh) 锗硅异质结双极晶体管
CN102088029B (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN102104064B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
CN103035690B (zh) 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法
JP2010283329A (ja) バイポーラトランジスタ及びその製造方法
CN103137676B (zh) 一种锗硅异质结双极晶体管及其制造方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
US8455975B2 (en) Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process
CN103137675B (zh) 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法
CN103107185B (zh) 锗硅功率hbt、其制造方法及锗硅功率hbt多指器件
CN102104065B (zh) SiGe HBT工艺中的寄生横向型PNP三极管
CN102412275B (zh) 锗硅BiCMOS工艺中纵向PNP器件及制作方法
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN103050518B (zh) 锗硅异质结双极型晶体管及其制造方法
CN104425577A (zh) 自对准锗硅异质结双极型三极管器件及其制造方法
CN103178086B (zh) 一种SiGe HBT工艺中的VPNP器件及其制造方法
US9012279B2 (en) SiGe HBT and method of manufacturing the same
CN103050519B (zh) 锗硅hbt器件及制造方法
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN103035748B (zh) 锗硅BiCMOS工艺中的齐纳二极管及制造方法
CN102456726B (zh) 锗硅异质结双极晶体管
CN103730354A (zh) 锗硅异质结双极晶体管的制造方法
CN103050520B (zh) 一种SiGe HBT器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140113

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140113

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant