CN102522425B - 超高压锗硅hbt晶体管器件的结构及制备方法 - Google Patents

超高压锗硅hbt晶体管器件的结构及制备方法 Download PDF

Info

Publication number
CN102522425B
CN102522425B CN201110440342.1A CN201110440342A CN102522425B CN 102522425 B CN102522425 B CN 102522425B CN 201110440342 A CN201110440342 A CN 201110440342A CN 102522425 B CN102522425 B CN 102522425B
Authority
CN
China
Prior art keywords
region
buried regions
collector region
germanium
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110440342.1A
Other languages
English (en)
Other versions
CN102522425A (zh
Inventor
董金珠
胡君
韩峰
刘冬华
石晶
段文婷
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110440342.1A priority Critical patent/CN102522425B/zh
Publication of CN102522425A publication Critical patent/CN102522425A/zh
Application granted granted Critical
Publication of CN102522425B publication Critical patent/CN102522425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种超高压锗硅HBT晶体管器件的结构,包括衬底、两个P埋层、两个N埋层、浅沟槽隔离结构、集电区、锗硅基区、发射区、接触孔和深阱接触孔,N埋层分别连接在集电区两侧,并与深阱接触孔连接,以引出集电区;浅沟槽隔离结构中制作有与锗硅基区连接的多晶硅场板。本发明还公开了上述结构的锗硅HBT的制备方法。本发明通过在有源区两侧制作N型重掺杂埋层,在场氧区引入基区场板,并将集电区划分为轻掺杂和重掺杂区,通过深接触孔引出,不仅大大缩减了器件的尺寸,而且改善了集电区的电场分布,提高了BC结击穿电压,进而提高了锗硅HBT器件的击穿电压。

Description

超高压锗硅HBT晶体管器件的结构及制备方法
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及超高压锗硅HBT晶体管器件的结构及制备方法。
背景技术
由于现代通信对高频带下高性能、低噪声和低成本的射频组件的需求,传统的硅(Si)材料器件已无法满足性能规格、输出功率和线性度的要求,功率锗硅异质结双极型晶体管(SiGe HBT)则在更高、更宽的频段的功放中发挥重要作用。与砷化镓器件相比,SiGe HBT虽然在频率上还处劣势,但凭着更好的热导率和良好的衬底机械性能,较好地解决了功放的散热问题。此外,SiGe HBT还具有更好的线性度、更高集成度。由于SiGe HBT仍然属于硅基技术,因此和CMOS工艺有良好的兼容性,SiGe BiCMOS工艺为功放与逻辑控制电路的集成提供了极大的便利,也降低了工艺成本。
国际上目前已经广泛采用SiGe HBT作为高频大功率功放器件应用于无线通讯产品,如手机中的功率放大器和低噪声放大器等。为了提高射频功率放大器的输出功率,在器件正常工作范围内,提高工作电流和提高工作电压都是有效的方式。对于锗硅HBT而言,高耐压器件可使电路在相同功率下获得较小电流,从而降低功耗,因而需求广泛,因此,如何在保持器件的特征频率的同时,进一步提高SiGe HBT耐压,越来越成为锗硅HBT器件的研究热点。
发明内容
本发明要解决的技术问题是提供一种超高压锗硅HBT晶体管器件的结构,它可以在保持SiGe HBT器件特征频率的同时,提高器件的击穿电压。
为解决上述技术问题,本发明的超高压锗硅HBT晶体管器件的结构,包括衬底、两个P埋层、集电区、锗硅基区和发射区;所述集电区两侧分别连接有一个N埋层,该N埋层位于P埋层旁,且该N埋层上连接有一个深阱接触孔;N埋层和P埋层上方有浅沟槽隔离结构,该浅沟槽隔离结构中包含有多晶硅场板,该多晶硅场板通过金属引线与锗硅基区连接;锗硅基区和发射区的电极通过普通接触孔引出。
本发明要解决的另一技术问题是提供上述结构的超高压锗硅HBT晶体管器件的制备方法。
为解决上述技术问题,本发明的超高压锗硅HBT晶体管器件的制备方法,包括以下步骤:
1)通过光刻和离子注入工艺,在衬底上形成N埋层和P埋层;
2)光刻浅槽隔离结构,并依次淀积底部隔离介质和掺杂多晶硅;
3)刻蚀多晶硅,形成多晶硅场板;
4)淀积隔离介质层,将多晶硅场板埋于隔离介质层内部;
5)通过离子注入工艺形成N型掺杂集电区;
6)依次淀积锗硅外延基区和N型掺杂的发射极多晶硅;
7)刻蚀接触孔,引出集电区、基区和发射区的电极。
与传统结构的超高压锗硅HBT晶体管器件相比,本发明具有以下优点和有益效果:
1.本发明弃用了传统超高压锗硅HBT晶体管器件中均匀的N型埋层,只在锗硅HBT有源区两侧的场氧区下面制作N型重掺杂的埋层,并通过在场氧区刻蚀深接触孔,直接连接埋层,引出集电区,如此就不再需要使用有源区来实现埋层电极的引出,从而极大地缩减了器件的尺寸和面积。
2.本发明通过将集电区划分为轻掺杂区和重掺杂区,将传统HBT的集电区/基区(BC)结的一维耗尽模式改变为既有向衬底方向的纵向展宽,又有向埋层方向的横向延伸的二维分部模式,从而提高了BC结之间的结击穿电压,进而提高了HBT器件的击穿电压。
3.本发明引入了基区场板,改善了集电区的电场分布,从而在不改变集电区厚度和掺杂浓度的情况下,提高了超高压锗硅HBT器件的击穿电压。
附图说明
图1是本发明实施例的超高压SiGe HBT器件的结构示意图。
图2是本发明实施例的超高压SiGe HBT器件的制备工艺流程图。
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解,现结合图示的实施方式,详述如下:
本实施例的超高压锗硅HBT晶体管器件的结构如图1所示,该结构的具体制备工艺步骤如下:
步骤1,利用有源区光刻,在P型衬底上刻蚀出浅槽,然后分别利用N型和P型埋层的光罩进行埋层的注入,形成N埋层和P埋层,如图2(a)所示。
其中,N埋层中注入的是磷或砷,注入的剂量范围为1E14~1E16cm-2,注入的能量范围为2~50KeV。P埋层中注入的是硼或氟化硼,注入的剂量范围为1E14~1E16cm-2,注入的能量范围2~30KeV。由于埋层离子注入能量较低,其与衬底的结面积较小,因此,埋层与衬底的寄生电容较小,不需要再采用深槽隔离技术。
步骤2,依次淀积底部隔离介质氧化硅和掺杂多晶硅,然后进行化学机械研磨,将顶部的氧化硅磨平,露出多晶硅,接着进行多晶硅的刻蚀,将表面多晶硅刻除,如图2(b)所示。
掺杂多晶硅可掺杂P型杂质(例如硼或氟化硼),也可掺杂N型杂质(例如磷或砷),杂质的体浓度为1.0E18~1.0E21 atoms/cm3
步骤3,进行多晶硅的过刻蚀,使得多晶硅的高度低于硅衬底表面,如图2(c)所示。
步骤4,去除多晶硅上面的氧化硅,如图2(d)所示。
步骤5,通过光刻工艺,定义出多晶硅场板的位置,将不需要的多晶硅刻除,如图2(e)所示。
步骤6,淀积氧化硅隔离介质层,将槽填满,使掺杂多晶硅埋于隔离介质层内部,见图2(f)中的浅沟槽隔离结构。
步骤7,通过腐蚀去除大部分有源区上的硬掩膜层,在两侧埋层之间的区域(包括有源区和部分场氧下区域)注入低剂量(1.0E11~1.0E13 atoms/cm2)的磷离子,其他HBT区域注入中剂量(1.0E13~1.0E15 atoms/cm2)的磷离子,形成集电区;然后淀积锗硅外延层,作为器件的基区,如图2(g)所示。
步骤8,淀积氧化物介质层,打开发射区窗口后,淀积在位N型掺杂的多晶硅发射极,再注入N型杂质砷或磷,注入浓度要大于或等于2E15cm-2,注入能量由发射极厚度决定。然后光刻、刻蚀多晶硅,形成发射极和隔离介质层,如图2(h)所示。
步骤9,刻蚀深阱接触孔,在接触孔内生长过渡金属层Ti/TiN(钛/氮化钛),填入金属钨,并进行化学机械抛光,形成深阱接触孔,连接N埋层和P埋层,引出埋层所连接的集电区;该深阱接触孔距离器件很近,从而避免了过大的集电极电阻,也减小了集电极的寄生电容。同时,用传统的接触孔引出基区和发射区;集电区、基区和发射区的三个电极再使用金属引线引出,多晶硅场板和基区则通过金属引线连接在一起,如图2(i)所示。

Claims (10)

1.超高压锗硅HBT晶体管器件的结构,包括衬底、两个P埋层、集电区、锗硅基区和发射区,锗硅基区和发射区的电极通过接触孔引出;其特征在于,所述集电区两侧分别连接有一个N埋层,该N埋层位于P埋层旁,且该N埋层上连接有一个深阱接触孔;N埋层和P埋层上方有浅沟槽隔离结构,该浅沟槽隔离结构中包含有多晶硅场板,该多晶硅场板通过金属引线与锗硅基区连接。
2.根据权利要求1所述的超高压锗硅HBT晶体管器件的结构,其特征在于,在锗硅基区下方、两N埋层之间的倒T型集电区为N型轻掺杂区,其余集电区为N型重掺杂。
3.根据权利要求2所述的超高压锗硅HBT晶体管器件的结构,其特征在于,轻掺杂集电区的杂质离子浓度为1.0E11~1.0E13atoms/cm2,重掺杂集电区的杂质离子浓度为1.0E13~1.0E15atoms/cm2
4.权利要求1所述结构的HBT晶体管器件的制备方法,其特征在于,包括以下步骤:
1)通过光刻和离子注入工艺,在衬底上形成N埋层和P埋层;
2)光刻浅槽隔离结构,并依次淀积底部隔离介质和掺杂多晶硅;
3)刻蚀多晶硅,形成多晶硅场板;
4)淀积隔离介质层,将多晶硅场板埋于隔离介质层内部;
5)通过离子注入工艺形成N型掺杂集电区;
6)依次淀积锗硅外延基区和N型掺杂的发射极多晶硅;
7)刻蚀接触孔,引出集电区、基区和发射区的电极。
5.根据权利要求4所述的方法,其特征在于,步骤1),所述N埋层中注入的是磷或砷,注入剂量为1E14~1E16cm-2,注入能量为2~50KeV;所述P埋层中注入的是硼或氟化硼,注入剂量为1E14~1E16cm-2,注入能量为2~30KeV。
6.根据权利要求4所述的方法,其特征在于,步骤2),所述多晶硅中掺杂的杂质的体浓度为1E18~1E21atoms/cm3
7.根据权利要求4所述的方法,其特征在于,步骤5),在锗硅外延基区下方、两N埋层之间的倒T型集电区进行轻掺杂,其余集电区进行重掺杂。
8.根据权利要求7所述的方法,其特征在于,轻掺杂集电区的杂质离子注入剂量为1.0E11~1.0E13atoms/cm2,重掺杂集电区的杂质离子注入剂量为1.0E13~1.0E15atoms/cm2
9.根据权利要求4所述的方法,其特征在于,步骤6),所述发射极多晶硅中的杂质浓度大于或等于2E15cm-2
10.根据权利要求4所述的方法,其特征在于,步骤7),所述接触孔内生长有钛/氮化钛层,并填入了金属钨。
CN201110440342.1A 2011-12-23 2011-12-23 超高压锗硅hbt晶体管器件的结构及制备方法 Active CN102522425B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110440342.1A CN102522425B (zh) 2011-12-23 2011-12-23 超高压锗硅hbt晶体管器件的结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110440342.1A CN102522425B (zh) 2011-12-23 2011-12-23 超高压锗硅hbt晶体管器件的结构及制备方法

Publications (2)

Publication Number Publication Date
CN102522425A CN102522425A (zh) 2012-06-27
CN102522425B true CN102522425B (zh) 2014-04-16

Family

ID=46293282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110440342.1A Active CN102522425B (zh) 2011-12-23 2011-12-23 超高压锗硅hbt晶体管器件的结构及制备方法

Country Status (1)

Country Link
CN (1) CN102522425B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020167363A1 (en) * 2019-02-12 2020-08-20 Qualcomm Incorporated Heterojunction bipolar transistor with field plates
WO2020209928A1 (en) * 2019-04-10 2020-10-15 Qualcomm Incorporated Heterojunction bipolar transistor with field plates
EP3800669A1 (en) * 2019-10-01 2021-04-07 Analog Devices International Unlimited Company A bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681808A (zh) * 2012-09-09 2014-03-26 苏州英能电子科技有限公司 含场板结构的横向双极型晶体管
EP2919272B1 (en) 2014-03-12 2020-05-27 Nxp B.V. Bipolar transistor device and method of fabrication
CN107887430A (zh) * 2017-11-09 2018-04-06 重庆邮电大学 衬底施加单轴应力的硅锗异质结双极晶体管及其制造方法
US11404540B2 (en) 2019-10-01 2022-08-02 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor
US11563084B2 (en) 2019-10-01 2023-01-24 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1646084A1 (en) * 2004-10-06 2006-04-12 Infineon Technologies AG A method in the fabrication of an integrated injection logic circuit
CN101819994A (zh) * 2010-04-29 2010-09-01 上海宏力半导体制造有限公司 SiGe异质结双极型晶体管及其制备方法
EP2315238A1 (en) * 2009-10-26 2011-04-27 Nxp B.V. Heterojunction Bipolar Transistor
CN102104062A (zh) * 2009-12-21 2011-06-22 上海华虹Nec电子有限公司 双极晶体管
CN102103997A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 沟槽型功率mos器件的结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770952B2 (en) * 2001-04-30 2004-08-03 Texas Instruments Incorporated Integrated process for high voltage and high performance silicon-on-insulator bipolar devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1646084A1 (en) * 2004-10-06 2006-04-12 Infineon Technologies AG A method in the fabrication of an integrated injection logic circuit
EP2315238A1 (en) * 2009-10-26 2011-04-27 Nxp B.V. Heterojunction Bipolar Transistor
CN102103997A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 沟槽型功率mos器件的结构及其制备方法
CN102104062A (zh) * 2009-12-21 2011-06-22 上海华虹Nec电子有限公司 双极晶体管
CN101819994A (zh) * 2010-04-29 2010-09-01 上海宏力半导体制造有限公司 SiGe异质结双极型晶体管及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020167363A1 (en) * 2019-02-12 2020-08-20 Qualcomm Incorporated Heterojunction bipolar transistor with field plates
WO2020209928A1 (en) * 2019-04-10 2020-10-15 Qualcomm Incorporated Heterojunction bipolar transistor with field plates
EP3800669A1 (en) * 2019-10-01 2021-04-07 Analog Devices International Unlimited Company A bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor

Also Published As

Publication number Publication date
CN102522425A (zh) 2012-06-27

Similar Documents

Publication Publication Date Title
CN102522425B (zh) 超高压锗硅hbt晶体管器件的结构及制备方法
CN102437180B (zh) 超高压锗硅hbt器件及其制造方法
US7598539B2 (en) Heterojunction bipolar transistor and method for making same
CN108630748B (zh) 全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法
CN102347354A (zh) 锗硅异质结双极晶体管及制造方法
CN101764101B (zh) Bcd集成工艺
CN103137676B (zh) 一种锗硅异质结双极晶体管及其制造方法
CN103035690B (zh) 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法
JP2001035858A (ja) 半導体装置及びその製造方法
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN103094102A (zh) 去除双极型晶体管工艺中发射极多晶硅刻蚀残留的方法
CN102412275B (zh) 锗硅BiCMOS工艺中纵向PNP器件及制作方法
CN103137675B (zh) 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法
CN103050518B (zh) 锗硅异质结双极型晶体管及其制造方法
CN103022110B (zh) 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
CN102412286B (zh) 一种高速锗硅hbt器件结构及其制造方法
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN103094318B (zh) 一种SiGe HBT器件结构及其制造方法
CN103050519B (zh) 锗硅hbt器件及制造方法
CN104425577A (zh) 自对准锗硅异质结双极型三极管器件及其制造方法
US20130119384A1 (en) Parasitic lateral pnp transistor and manufacturing method thereof
CN103178086B (zh) 一种SiGe HBT工艺中的VPNP器件及其制造方法
CN103050520B (zh) 一种SiGe HBT器件及其制造方法
CN103035748B (zh) 锗硅BiCMOS工艺中的齐纳二极管及制造方法
US8785977B2 (en) High speed SiGe HBT and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant