CN102544082B - 锗硅异质结npn三极管器件及制造方法 - Google Patents

锗硅异质结npn三极管器件及制造方法 Download PDF

Info

Publication number
CN102544082B
CN102544082B CN201010595431.9A CN201010595431A CN102544082B CN 102544082 B CN102544082 B CN 102544082B CN 201010595431 A CN201010595431 A CN 201010595431A CN 102544082 B CN102544082 B CN 102544082B
Authority
CN
China
Prior art keywords
type
silicon
emitter
window
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010595431.9A
Other languages
English (en)
Other versions
CN102544082A (zh
Inventor
梅绍宁
钱文生
段文婷
刘冬华
胡君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010595431.9A priority Critical patent/CN102544082B/zh
Publication of CN102544082A publication Critical patent/CN102544082A/zh
Application granted granted Critical
Publication of CN102544082B publication Critical patent/CN102544082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种锗硅异质结NPN三极管器件,集电区形成于有源区中并和形成于有源区两侧的浅槽场氧底部的N型赝埋层相连接并通过深孔接触引出集电极;还包括由形成于P型锗硅外延层上的P型硅、氮化硅刻蚀后形成的发射极窗口,窗口底部的P型锗硅外延层组成本征基区,窗口外部的P型锗硅外延层和P型硅组成外基区;窗口的内侧壁形成有内侧墙,发射区由填充于窗口内并在顶部延伸到窗口外部N型多晶硅组成。本发明还公开了一种锗硅异质结NPN三极管的制造方法。本发明能够减小器件尺寸、减小集电极的寄生电阻、提高器件的特征频率,能简化工艺流程、降低工艺成本,能实现工艺尺寸的精确控制。

Description

锗硅异质结NPN三极管器件及制造方法
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种锗硅异质结NPN三极管器件;本发明还涉及一种锗硅异质结NPN三极管器件的制造方法。
背景技术
在射频应用中,需要越来越高的器件特征频率,RFCMOS虽然在先进的工艺技术中可实现较高频率,但还是难以完全满足射频要求,如很难实现40GHz以上的特征频率,而且先进工艺的研发成本也是非常高;化合物半导体可实现非常高的特征频率器件,但由于材料成本高、尺寸小的缺点,加上大多数化合物半导体有毒,限制了其应用。锗硅异质结双极晶体管(SiGe HBT)则是超高频器件的很好选择,首先其利用SiGe与Si的能带差别,提高发射区的载流子注入效率,增大器件的电流放大倍数;其次利用SiGe基区的高掺杂,降低基区电阻,提高特征频率;另外SiGe工艺基本与硅工艺相兼容,因此SiGe HBT已经成为超高频器件的主力军。
现有SiGe HBT采用高掺杂的集电区埋层,以降低集电区电阻,另外采用深槽隔离降低集电区和衬底之间的寄生电容,改善HBT的频率特性。该器件工艺成熟可靠,但主要缺点有:1、集电区外延成本高;3、深槽隔离工艺复杂,而且成本较高。
发明内容
本发明所要解决的技术问题是提供一种锗硅异质结NPN三极管器件,能够减小器件尺寸、减小集电极的寄生电阻、提高器件的特征频率,能简化工艺流程、降低工艺成本,能实现工艺尺寸的精确控制。为此,本发明还要提供一种锗硅异质结NPN三极管器件的制造方法。
为解决上述技术问题,本发明提供的锗硅异质结NPN三极管器件形成于硅衬底上,有源区由浅槽场氧隔离,所述锗硅异质结NPN三极管器件包括:
一集电区,由形成于所述有源区中的一N型离子注入区组成,所述集电区深度大于所述浅槽场氧底部的深度。
一赝埋层,由形成于所述有源区两侧的浅槽场氧底部的N型离子注入区组成,所述赝埋层在所述有源区的底部边缘和所述集电区形成连接,通过在所述赝埋层顶部的浅槽场氧形成的深孔接触引出集电极。
一P型锗硅外延层,形成于所述硅衬底的所述有源区和所述浅槽场氧上,形成于所述有源区上的所述P型锗硅外延层和所述集电区形成接触;在所述P型锗硅外延层上依次形成有P型硅层和氮化硅层。
一发射极窗口,通过刻蚀部分所述P型硅层和所述氮化硅层形成,所述发射极窗口位于所述有源区上方的中间区域且所述发射极窗口的尺寸小于所述有源区的尺寸;在所述发射极窗口的内侧壁上形成有内侧墙。所述内侧墙能为氧化物内侧墙。
由所述发射极窗口正下方的所述P型锗硅外延层组成本征基区;由所述发射极窗口外部的所述P型锗硅外延层及所述P型硅层组成外基区;通过在所述外基区的上部形成的金属接触引出基极。
一发射区,由完全填充于形成有所述内侧墙的所述发射极窗口内并在顶部延伸到所述发射极窗口外部的氮化硅层上的N型多晶硅组成;通过在所述发射区的上部形成的金属接触引出发射极。
更进一步的改进是,所述集电区的N型离子注入工艺条件为:注入杂质为磷或砷、注入能量为50keV~500keV、注入剂量5e11cm-2~5e13cm-2
更进一步的改进是,所述赝埋层是在浅沟槽形成后、浅槽场氧填入前通过N型离子注入并进行退火推进形成,所述赝埋层的N型离子注入工艺条件为:注入剂量1e14cm-2~5e15cm-2,注入能量2KeV~30KeV。
更进一步的改进是,所述发射区的所述N型多晶硅通过离子注入进行掺杂,工艺条件为:注入杂质为磷或砷、注入能量条件为10Kev~100Kev、注入剂量为1e14cm-2~1e17cm-2
更进一步的改进是,所述P型锗硅外延层的掺杂杂质为在位掺杂的硼,体浓度为1e19cm-3~1e20cm-3;所述外基区的所述P型硅层掺有离子注入杂质,工艺条件为:注入杂质为硼或氟化硼、注入能量为2Kev~30Kev、注入剂量为5e14cm-2~5e16cm-2
更进一步的改进是,所述氧化物内侧墙通过在所述集电区注入窗口形成后淀积厚度为300埃~3000埃的所述氧化硅、再进行各向异性刻蚀形成。
为解决上述技术问题,本发明提供的锗硅异质结NPN三极管器件的制造方法包括如下步骤:
步骤一、在硅衬底上形成浅沟槽和有源区。
步骤二、在所述有源区两侧的浅沟槽底部的进行N型离子注入形成赝埋层。
步骤三、在所述浅沟槽中填入氧化硅形成浅槽场氧。
步骤四、在所述有源区中进行N型离子注入形成集电区,所述集电区深度大于所述浅槽场氧底部的深度,所述集电区在所述有源区的底部边缘和所述赝埋层形成连接。
步骤五、在所述硅衬底表面进行外延生长P型锗硅外延层;在所述P型锗硅外延层上形成氧化层。
步骤六、将需要形成发射极窗口区域的外部的所述氧化层刻蚀掉,所述发射极窗口的位于所述有源区上方的中间区域且所述发射极窗口的尺寸小于所述有源区的尺寸。
步骤七、在所述硅衬底表面的所述P型锗硅外延层和所述氧化层上进行外延生长P型硅层,并去除所述氧化层表面的所述P型硅层、只保留所述P型锗硅外延层表面的所述P型硅层。
步骤八、在所述硅衬底表面的所述P型硅层和所述氧化层上进行淀积生长氮化硅层,并去除所述氧化层表面的所述氮化硅层、只保留所述P型硅层表面的所述氮化硅层。
步骤九、刻蚀掉所述氧化层形成所述发射极窗口。
步骤十、在所述发射极窗口的内侧壁形成内侧墙。
步骤十一、在所述硅衬底表面的所述氮化硅层和所述发射极窗口上形成N型多晶硅,所述N型多晶硅完全填充所述发射极窗口并延伸到所述发射极窗口外部的氮化硅层上。
步骤十二、刻蚀所述发射极窗口两侧的部分所述N型多晶硅形成发射区,刻蚀后的N型多晶硅包括完全填充于所述发射极窗口内并在顶部延伸到所述发射极窗口外部的氮化硅层上的部分,所述发射区的尺寸小于所述有源区的尺寸;刻蚀所述发射极窗口两侧的部分所述P型锗硅外延层和所述P型硅层,刻蚀后的所述P型锗硅外延层和所述P型硅层的尺寸大于所述发射区的尺寸,由所述发射极窗口正下方的所述P型锗硅外延层组成本征基区;由所述发射极窗口外部的所述P型锗硅外延层及所述P型硅层组成外基区。
步骤十三、在所述赝埋层顶部的浅槽场氧中形成深孔接触引出所述集电极,在所述发射区的上部形成金属接触引出发射极;在所述外基区的上部形成金属接触引出基极。
更进一步的改进是,步骤二中所述赝埋层的N型离子注入工艺条件为:注入剂量1e14cm-2~5e15cm-2,注入能量2KeV~30KeV。
更进一步的改进是,步骤四中所述集电区的N型离子注入工艺条件为:注入杂质为磷或砷、注入能量为50keV~500keV、注入剂量5e11cm-2~5e13cm-2
更进一步的改进是,步骤七中所述P型硅通过离子注入进行掺杂,工艺条件为:注入杂质为硼或氟化硼、注入能量为2Kev~30Kev、注入剂量为5e14cm-2~5e16cm-2
更进一步的改进是,步骤十一中所述N型多晶硅通过离子注入进行掺杂,工艺条件为:注入杂质为磷或砷、注入能量条件为10Kev~100Kev、注入剂量为1e14cm-2~1e17cm-2
更进一步的改进是,步骤十中所述内侧墙为氧化物内侧墙,通过在所述集电区注入窗口形成后淀积厚度为300埃~3000埃的所述氧化硅、再进行各向异性刻蚀形成。
本发明具有如下的有益效果:
一、本发明省去了现有工艺中的集电区的N型埋层和N型外延层,能节省成本、简化工艺流程。
二、本发明采用深接触孔与赝埋层接触,实现对集电极的引出,从而能减小的器件尺寸、减小集电极的寄生电阻、提高的特征频率,
三、本发明省略了现有技术中的深沟槽隔离工艺,能进一步简化工艺流程。
四、本发明采用发射极窗口及其内侧墙实现发射区的自对准工艺,能使发射区的尺寸受到良好的控制、实现发射区多晶硅和基区外延层的精准接触,形成稳定而均匀的发射极-基极P-N结。
五、本发明的内侧墙工艺能使基区尺寸的调节更加灵活,还能有效防止外基区的P型硅层重掺杂离子扩散到发射区和本征基区的接触区域处的所述本征基区中。
六、本发明的外基区采用重掺杂的外延P型硅层,工艺简单。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例锗硅异质结NPN三极管器件结构示意图;
图2A-图2H是本发明实施例制造方法各步骤中的锗硅异质结NPN三极管器件结构示意图。
具体实施方式
如图1所示,是本发明实施例锗硅异质结NPN三极管器件结构示意图,本发明实施例锗硅异质结NPN三极管器件形成于硅衬底1上,有源区由浅槽场氧3隔离,所述锗硅异质结NPN三极管器件包括:
一集电区4,由形成于所述有源区中的一N型离子注入区组成,所述集电区4深度大于所述浅槽场氧3底部的深度。所述集电区4的N型离子注入工艺条件为:注入杂质为磷或砷、注入能量为50keV~500keV、注入剂量5e11cm-2~5e13cm-2
一赝埋层2,由形成于所述有源区两侧的浅槽场氧3底部的N型离子注入区组成,所述赝埋层2在所述有源区的底部边缘和所述集电区4形成连接,通过在所述赝埋层2顶部的浅槽场氧3形成的深孔接触10引出集电极。所述赝埋层2是在浅沟槽形成后、浅槽场氧3填入前通过N型离子注入并进行退火推进形成,所述赝埋层2的N型离子注入工艺条件为:注入剂量1e14cm-2~5e15cm-2,注入能量2KeV~30KeV。
一P型锗硅外延层5,形成于所述硅衬底1的所述有源区和所述浅槽场氧3上,形成于所述有源区上的所述P型锗硅外延层5和所述集电区4形成接触;在所述P型锗硅外延层5上依次形成有P型硅层6和氮化硅层7。所述P型锗硅外延层5的掺杂杂质为在位掺杂的硼,体浓度为1e19cm-3~1e20cm-3;所述P型硅层6通过离子注入进行掺杂,工艺条件为:注入杂质为硼或氟化硼、注入能量为2Kev~30Kev、注入剂量为5e14cm-2~5e16cm-2
一发射极窗口,通过刻蚀部分所述P型硅层6和所述氮化硅层7形成,所述发射极窗口位于所述有源区上方的中间区域且所述发射极窗口的尺寸小于所述有源区的尺寸;在所述发射极窗口的内侧壁上形成有内侧墙8。所述内侧墙8能为氧化物内侧墙。
由所述发射极窗口正下方的所述P型锗硅外延层5组成本征基区;由所述发射极窗口外部的所述P型锗硅外延层5及所述P型硅层6组成外基区;通过在所述外基区的上部形成的金属接触11引出基极。
一发射区9,由完全填充于形成有所述内侧墙8的所述发射极窗口内并在顶部延伸到所述发射极窗口外部的氮化硅层7上的N型多晶硅组成;所述发射区9和所述本征基区形成接触,通过在所述发射区9的上部形成的金属接触11引出发射极。最后通过金属层12实现器件的互连。所述发射区9的所述N型多晶硅通过离子注入进行掺杂,工艺条件为:注入杂质为磷或砷、注入能量条件为10Kev~100Kev、注入剂量为1e14cm-2~1e17cm-2
如图2A至图2H所示,是本发明实施例制造方法各步骤中的锗硅异质结NPN三极管器件结构示意图。本发明实施例锗硅异质结NPN三极管器件的制造方法包括如下步骤:
步骤一、如图2A所示,在硅衬底1上通过光刻刻蚀形成浅沟槽3A和有源区。刻蚀时在所述有源区上方形成有二氧化硅硬质掩模层3B和氮化硅硬质掩模层3C。
步骤二、如图2A,在所述有源区两侧的浅沟槽3A底部的进行N型离子注入形成赝埋层2。所述赝埋层2的N型离子注入工艺条件为:注入剂量1e14cm-2~5e15cm-2,注入能量2KeV~30KeV。所述二氧化硅硬质掩模层3B和所述氮化硅硬质掩模层3C在离子注入时作为有源区的阻挡层。
步骤三、如图2B,在所述浅沟槽3A中填入氧化硅形成浅槽场氧3。
步骤四、如图2B,去除所述二氧化硅硬质掩模层3B和所述氮化硅硬质掩模层3C,在所述有源区中进行N型离子注入形成集电区4,所述集电区4深度大于所述浅槽场氧3底部的深度,所述集电区4在所述有源区的底部边缘和所述赝埋层2形成连接。所述集电区4的N型离子注入工艺条件为:注入杂质为磷或砷、注入能量为50keV~500keV、注入剂量5e11cm-2~5e13cm-2
步骤五、如图2B,在所述硅衬底1表面进行外延生长P型锗硅外延层5;在所述P型锗硅外延层5上形成氧化层5A。
步骤六、如图2C,将需要形成发射极窗口区域的外部的所述氧化层5A刻蚀掉,剩余部分形成处于所述发射极窗口区域的所述氧化层5B;所述发射极窗口的位于所述有源区上方的中间区域且所述发射极窗口的尺寸小于所述有源区的尺寸。
步骤七、如图2D,在所述硅衬底1表面的所述P型锗硅外延层5和所述氧化层5B上进行外延生长P型硅层6,并去除所述氧化层5B表面的所述P型硅层6、只保留所述P型锗硅外延层5表面的所述P型硅层6。所述P型硅层6通过离子注入进行掺杂,工艺条件为:注入杂质为硼或氟化硼、注入能量为2Kev~30Kev、注入剂量为5e14cm-2~5e16cm-2
步骤八、如图2E,在所述硅衬底1表面的所述P型硅层6和所述氧化层5B上进行淀积生长氮化硅层7,并去除所述氧化层5B表面的所述氮化硅层7、只保留所述P型硅层6表面的所述氮化硅层7。
步骤九、如图2F,刻蚀掉所述氧化层5B形成所述发射极窗口。
步骤十、如图2F,在所述发射极窗口的内侧壁形成内侧墙8。所述内侧墙8为氧化物内侧墙,通过在所述集电区4注入窗口形成后淀积厚度为300埃~3000埃的所述氧化硅、再进行各向异性刻蚀形成。
步骤十一、如图2G,在所述硅衬底1表面的所述氮化硅层7和所述发射极窗口上形成N型多晶硅9A,所述N型多晶硅9A完全填充所述发射极窗口并延伸到所述发射极窗口外部的氮化硅层7上。所述N型多晶硅9A通过离子注入进行掺杂,工艺条件为:注入杂质为磷或砷、注入能量条件为10Kev~100Kev、注入剂量为1e14cm-2~1e17cm-2
步骤十二、如图2H,刻蚀所述发射极窗口两侧的部分所述N型多晶硅9A形成发射区9,刻蚀后的N型多晶硅9A包括完全填充于所述发射极窗口内并在顶部延伸到所述发射极窗口外部的氮化硅层7上的部分,所述发射区9的尺寸小于所述有源区的尺寸;刻蚀所述发射极窗口两侧的部分所述P型锗硅外延层5和所述P型硅层6,刻蚀后的所述P型锗硅外延层5和所述P型硅层6的尺寸大于所述发射区9的尺寸,由所述发射极窗口正下方的所述P型锗硅外延层5组成本征基区;由所述发射极窗口外部的所述P型锗硅外延层5及所述P型硅层6组成外基区。
步骤十三、如图1,在所述赝埋层2顶部的浅槽场氧3中形成深孔接触10引出所述集电极,在所述发射区9的上部形成金属接触11引出发射极;在所述外基区的上部形成金属接触11引出基极。并形成金属层12实现器件的互连。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (5)

1.一种锗硅异质结NPN三极管器件的制造方法,其特征在于,包括如下步骤:
步骤一、在硅衬底上形成浅沟槽和有源区;
步骤二、在所述有源区两侧的浅沟槽底部的进行N型离子注入形成赝埋层;
步骤三、在所述浅沟槽中填入氧化硅形成浅槽场氧;
步骤四、在所述有源区中进行N型离子注入形成集电区,所述集电区深度大于所述浅槽场氧底部的深度,所述集电区在所述有源区的底部边缘和所述赝埋层形成连接;
步骤五、在所述硅衬底表面进行外延生长P型锗硅外延层;在所述P型锗硅外延层上形成氧化层;
步骤六、将需要形成发射极窗口区域的外部的所述氧化层刻蚀掉,所述发射极窗口的位于所述有源区上方的中间区域且所述发射极窗口的尺寸小于所述有源区的尺寸;
步骤七、在所述硅衬底表面的所述P型锗硅外延层和所述氧化层上进行外延生长P型硅层,并去除所述氧化层表面的所述P型硅层、只保留所述P型锗硅外延层表面的所述P型硅层;
步骤八、在所述硅衬底表面的所述P型硅层和所述氧化层上进行淀积生长氮化硅层,并去除所述氧化层表面的所述氮化硅层、只保留所述P型硅层表面的所述氮化硅层;
步骤九、刻蚀掉所述氧化层形成所述发射极窗口;
步骤十、在所述发射极窗口的内侧壁形成内侧墙;
步骤十一、在所述硅衬底表面的所述氮化硅层和所述发射极窗口上形成N型多晶硅,所述N型多晶硅完全填充所述发射极窗口并延伸到所述发射极窗口外部的氮化硅层上;
步骤十二、刻蚀所述发射极窗口两侧的部分所述N型多晶硅形成发射区,刻蚀后的N型多晶硅包括完全填充于所述发射极窗口内并在顶部延伸到所述发射极窗口外部的氮化硅层上的部分,所述发射区的尺寸小于所述有源区的尺寸;刻蚀所述发射极窗口两侧的部分所述P型锗硅外延层和所述P型硅层,刻蚀后的所述P型锗硅外延层和所述P型硅层的尺寸大于所述发射区的尺寸,由所述发射极窗口正下方的所述P型锗硅外延层组成本征基区;由所述发射极窗口外部的所述P型锗硅外延层及所述P型硅层组成外基区;
步骤十三、在所述赝埋层顶部的浅槽场氧中形成深孔接触引出集电极,在所述发射区的上部形成金属接触引出发射极;在所述外基区的上部形成金属接触引出基极。
2.如权利要求1所述方法,其特征在于:步骤二中所述赝埋层的N型离子注入工艺条件为:注入剂量1e14cm-2~5e15cm-2,注入能量2KeV~30KeV。
3.如权利要求1所述方法,其特征在于:步骤四中所述集电区的N型离子注入工艺条件为:注入杂质为磷或砷、注入能量为50keV~500keV、注入剂量5e11cm-2~5e13cm-2
4.如权利要求1所述方法,其特征在于:步骤五中所述P型锗硅外延层的掺杂杂质为硼,通过在位掺杂掺入,体浓度为1e19cm-3~1e20cm-3;步骤七中所述P型硅通过离子注入进行掺杂,工艺条件为:注入杂质为硼或氟化硼、注入能量为2Kev~30Kev、注入剂量为5e14cm-2~5e16cm-2
5.如权利要求1所述方法,其特征在于:步骤十一中所述N型多晶硅通过离子注入进行掺杂,工艺条件为:注入杂质为磷或砷、注入能量条件为10Kev~100Kev、注入剂量为1e14cm-2~1e17cm-2
CN201010595431.9A 2010-12-17 2010-12-17 锗硅异质结npn三极管器件及制造方法 Active CN102544082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010595431.9A CN102544082B (zh) 2010-12-17 2010-12-17 锗硅异质结npn三极管器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010595431.9A CN102544082B (zh) 2010-12-17 2010-12-17 锗硅异质结npn三极管器件及制造方法

Publications (2)

Publication Number Publication Date
CN102544082A CN102544082A (zh) 2012-07-04
CN102544082B true CN102544082B (zh) 2014-10-08

Family

ID=46350542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010595431.9A Active CN102544082B (zh) 2010-12-17 2010-12-17 锗硅异质结npn三极管器件及制造方法

Country Status (1)

Country Link
CN (1) CN102544082B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860046A (zh) * 2019-01-08 2019-06-07 上海华虹宏力半导体制造有限公司 一种锗硅hbt的发射极窗口刻蚀方法
WO2023044773A1 (zh) * 2021-09-24 2023-03-30 华为技术有限公司 半导体结构及其制备方法、射频电路、终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425754B2 (en) * 2004-02-25 2008-09-16 International Business Machines Corporation Structure and method of self-aligned bipolar transistor having tapered collector
CN100508209C (zh) * 2007-08-01 2009-07-01 中电华清微电子工程中心有限公司 Npn型的锗硅异质结双极晶体管及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004061327A1 (de) * 2004-12-11 2006-06-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Vertikaler Bipolartransistor
US20090065804A1 (en) * 2007-09-10 2009-03-12 International Business Machines Corporation Bipolar transistor with low resistance base contact and method of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425754B2 (en) * 2004-02-25 2008-09-16 International Business Machines Corporation Structure and method of self-aligned bipolar transistor having tapered collector
CN100508209C (zh) * 2007-08-01 2009-07-01 中电华清微电子工程中心有限公司 Npn型的锗硅异质结双极晶体管及其制造方法

Also Published As

Publication number Publication date
CN102544082A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102088029B (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN102412274B (zh) 锗硅hbt工艺中垂直寄生型pnp器件及制造方法
CN102104064B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
US8476728B2 (en) Parasitic PIN device in a BiCMOS process and manufacturing method of the same
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN102544079B (zh) 锗硅异质结npn晶体管及制造方法
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN102403344B (zh) 锗硅BiCMOS工艺中的寄生PNP双极晶体管
US8637959B2 (en) Vertical parasitic PNP device in a BiCMOS process and manufacturing method of the same
CN102412278A (zh) 锗硅BiCMOS工艺中垂直型PNP三极管及制造方法
CN102104065B (zh) SiGe HBT工艺中的寄生横向型PNP三极管
CN102412275B (zh) 锗硅BiCMOS工艺中纵向PNP器件及制作方法
CN102956480A (zh) 有赝埋层的锗硅hbt降低集电极电阻的制造方法及器件
CN102544080B (zh) 锗硅异质结双极晶体管及制造方法
CN102064190A (zh) SiGe BiCMOS工艺中的SiGe PNP双极晶体管
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN102412280B (zh) 锗硅hbt工艺中的横向型寄生pnp器件
CN102376757B (zh) SiGe HBT工艺中的横向型寄生PNP器件及制造方法
CN103066115B (zh) 垂直寄生型pnp三极管及制造方法
CN102412279B (zh) 锗硅bicmos工艺中垂直寄生型pnp三极管及制造方法
CN102403343B (zh) BiCMOS工艺中的垂直寄生型PNP器件及制造方法
CN102569370B (zh) BiCMOS工艺中垂直寄生型PNP器件及制造方法
CN103107087B (zh) 与锗硅异质结npn三极管集成的pnp三极管的制造方法
CN103066057B (zh) BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
CN103066056B (zh) BiCMOS工艺中的垂直寄生型PNP器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant