CN103066057B - BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 - Google Patents

Abstract

本发明公开了一种BiCMOS工艺中的垂直寄生型PNP器件，包括：集电区、基区、发射区以及赝埋层。赝埋层形成于集电区两侧的浅槽场氧底部并横向延伸进入有源区并和集电区形成接触，通过在赝埋层顶部的浅槽场氧中形成的深孔接触引出集电极。发射区由形成于基区上部的P型锗硅外延层组成、且发射区位于偏离有源区中心的一侧。基区的引出端为位于有源区的另一侧的N型多晶硅。本发明还公开了一种BiCMOS工艺中的垂直寄生型PNP器件的制造方法。本发明器件能用作高速、高增益BiCMOS电路中的输出器件，为电路提供多一种器件选择，能有效地缩小器件面积、减小PNP管的集电极电阻、提高器件的性能。

Description

BiCMOS工艺中的垂直寄生型PNP器件及其制造方法

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种BiCMOS工艺中的垂直寄生型PNP器件，本发明还涉及该BiCMOS工艺中的垂直寄生型PNP器件的制造方法。

背景技术

在射频应用中，需要越来越高的器件特征频率。在BiCMOS工艺技术中，NPN三极管，特别是锗硅异质结三极管(SiGe)或者锗硅碳异质结三极管(SiGeC HBT)则是超高频器件的很好选择。并且SiGe工艺基本与硅工艺相兼容，因此SiGe HBT已经成为超高频器件的主流之一。在这种背景下，其对输出器件的要求也相应地提高，比如具有一定的电流增益系数(不小于15)和截止频率。

现有技术中输出器件能采用垂直型寄生PNP三极管，现有BiCMOS工艺中的垂直寄生型PNP器件的集电极的引出通常先由一形成于浅槽隔离(STI)即浅槽场氧底部的埋层或阱和器件的集电区相接触并将集电区引出到和集电区相邻的另一个有源区中、通过在该另一个有源区中形成金属接触引出集电极。这样的做法是由其器件的垂直结构特点所决定的。其缺点是器件面积大，集电极的连接电阻大。由于现有技术中的集电极的引出要通过一和集电区相邻的另一个有源区来实现、且该另一个有源区和集电区间需要用STI或者其他场氧来隔离，这样就大大限制了器件尺寸的进一步缩小。

发明内容

本发明所要解决的技术问题是提供一种BiCMOS工艺中的垂直寄生型PNP器件，能用作高速、高增益BiCMOS电路中的输出器件，为电路提供多一种器件选择，能有效地缩小器件面积、减小PNP管的集电极电阻、提高器件的性能；本发明还提供该BiCMOS工艺中的垂直寄生型PNP器件的制造方法，无须额外的工艺条件，能够降低生产成本。

为解决上述技术问题，本发明提供的BiCMOS工艺中的垂直寄生型PNP器件形成于硅衬底上，有源区由浅槽场氧隔离，所述垂直寄生型PNP器件包括：

一集电区，由形成于所述有源区中的一P型离子注入区组成，所述集电区的深度大于或等于所述浅槽场氧的底部深度。

一赝埋层，由形成于所述集电区两侧的所述浅槽场氧底部的P型离子注入区组成，所述赝埋层横向延伸进入所述有源区并和所述集电区形成接触，通过在所述赝埋层顶部的所述浅槽场氧中形成的深孔接触引出集电极。

一基区，由形成于所述集电区上部并和所述集电区相接触的一N型离子注入区组成。

一发射区，由形成于所述基区上部并和所述基区相接触的一P型锗硅外延层组成；所述发射区位于所述有源区的一侧并延伸到和该一侧所述有源区邻接的所述浅槽场氧上，所述发射区和所述基区的接触区域的尺寸小于所述有源区的大小；在所述发射区上形成有金属接触引出发射极。

在未形成所述发射区的所述有源区的另一侧的所述基区上部形成有和所述基区相接触的N型多晶硅层，在所述多晶硅层上形成有金属接触引出基极。

进一步的改进是，所述集电区的P型离子注入区和CMOS P阱的工艺条件相同。

进一步的改进是，所述基区的N型离子注入区的注入杂质为磷或者砷、注入能量为100Kev～300Kev、注入剂量为1e14cm^-2～1e16cm^-2。

进一步的改进是，所述发射区的所述P型锗硅外延层的工艺条件和BiCMOS工艺中的NPN器件的P型基区的锗硅外延层高的工艺条件相同，所述发射区的所述P型锗硅外延层的掺杂杂质还包括BiCMOS工艺中的CMOS工艺的P+注入杂质。

为解决上述技术问题，本发明提供的BiCMOS工艺中的垂直寄生型PNP器件的制造方法包括如下步骤：

步骤一、采用刻蚀工艺在硅衬底上形成有源区和浅沟槽。

步骤二、在所述有源区进行N型离子注入形成基区；所述基区的深度小于所述浅沟槽的底部深度。

步骤三、在所述浅沟槽底部进行P型离子注入形成赝埋层。

步骤四、进行退火工艺，所述赝埋层横向和纵向扩散进入所述有源区中。

步骤五、在所述浅沟槽中填入氧化硅形成浅槽场氧。

步骤六、在所述有源区中进行P型离子注入形成集电区，所述集电区的深度大于或等于所述浅槽场氧的底部深度并和所述赝埋层形成接触。

步骤七、形成发射区，通过在所述有源区上方生长一P型锗硅外延层并刻蚀形成，所述发射区位于所述有源区的一侧并和形成于所述有源区中的所述基区相接触，所述发射区还延伸到和该一侧所述有源区邻接的所述浅槽场氧上，所述发射区和所述基区的接触区域的尺寸小于所述有源区的大小。

步骤八、在未形成所述发射区的所述有源区的另一侧的所述基区上部形成和所述基区相接触的N型多晶硅层。

步骤九、在所述赝埋层顶部的所述浅槽场氧中形成深孔接触引出集电极；在所述N型多晶硅层上形成金属接触引出基极；在所述发射区上形成金属接触引出发射极。

进一步的改进是，步骤一中的刻蚀工艺采用氮化硅硬质掩模，所述氮化硅硬质掩模形成于所述硅衬底的所述有源区表面上、所述氮化硅硬质掩模的厚度为300埃～800埃；步骤二中的所述基区的N型离子注入是穿过所述氮化硅硬质掩模注入到所述有源区中，所述基区的N型离子注入的工艺条件为：注入杂质为磷或者砷、能量条件为100Kev～300Kev、剂量为1e14cm-2～1e16cm^-2。

进一步的改进是，步骤三中所述赝埋层的P型离子注入的工艺条件为：注入剂量为1e14cm^-2～1e16cm^-2、能量为小于15keV、注入杂质为硼或二氟化硼。

进一步的改进是，步骤四中的退火的工艺条件为：温度为900℃～1100℃，时间为10分钟～60分钟。

进一步的改进是，步骤六中所述集电区的P型离子注入工艺和CMOS P阱的形成工艺条件相同，所述集电区的P型离子注入的注入杂质为硼，分两步注入实现：第一步注入剂量为1e11cm^-2～5e13cm^-2、注入能量为100keV～300keV；第二步注入剂量为5e11cm^-2～1e13cm^-2、注入能量为30keV～100keV。

进一步的改进是，步骤七中形成所述P型锗硅外延层前还包括形成一基区窗口的工艺，所述基区窗口由一刻蚀后的形成于所述硅衬底上的第一介质层形成，由所述基区窗口定义出所述发射区和所述基区的接触区域、以及所述发射区延伸到所述浅槽场氧上的区域；在步骤八中形成所述N型多晶硅层前还包括形成一基区引出端窗口的工艺，所述基区引出端窗口由一刻蚀后的形成于所述硅衬底上的第二介质层形成，由所述基区引出端窗口定义出所述N型多晶硅层和所述基区的接触区域。

进一步的改进是，步骤七中的所述发射区的所述P型锗硅外延层的掺杂杂质包括采用BiCMOS工艺中的CMOS工艺的P+注入进行杂质，该CMOS工艺的P+注入的杂质为硼或氟化硼、剂量为5e14cm^-2～1e16cm^-2、能量为2kev～100kev。

本发明的BiCMOS工艺中的垂直寄生型PNP器件，具有较大的电流放大系数和较好的频率特性，能用作高速、高增益BiCMOS电路中的输出器件，为电路提供多一种器件选择；本发明器件通过采用先进的深孔接触工艺与P型赝埋层直接接触，来引出本发明器件的集电极，同时基区的引出端和发射区都采用不对称的结构，能有效的减少器件的面积；另外由于引出位置到集电区的距离缩短，加上高掺杂的P型赝埋层，能使器件的集电极的电阻有效地减小、能提高器件的频率特性同时保持器件的电流增益不受影响。本发明的制造方法采用现有BiCMOS工艺条件，能降低生产成本。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是本发明实施例BiCMOS工艺中的垂直寄生型PNP器件的结构示意图；

图2A-图2M是本发明实施例的BiCMOS工艺中的垂直寄生型PNP器件在制造过程中的结构示意图。

具体实施方式

如图1所示，是本发明实施例BiCMOS工艺中的垂直寄生型PNP器件的结构示意图，本发明实施例BiCMOS工艺中的垂直寄生型PNP器件，形成于P型硅衬底1上并在所述P型硅衬底1上形成有N型深阱2，有源区由浅槽场氧3隔离即为浅沟槽隔离(STI)，所述垂直寄生型PNP器件包括：

一集电区7，由形成于所述有源区中的一P型离子注入区组成，所述集电区7的深度大于或等于所述浅槽场氧3的底部深度。所述集电区7的P型离子注入区和CMOS P阱的工艺条件相同，所述集电区7的P型离子注入的注入杂质为硼，分两步注入实现：第一步注入剂量为1e11cm^-2～5e13cm^-2、注入能量为100keV～300keV；第二步注入剂量为5e11cm^-2～1e13cm^-2、注入能量为30keV～100keV。

一赝埋层6，由形成于所述集电区7两侧的所述浅槽场氧3底部的P型离子注入区组成，所述赝埋层6横向延伸进入所述有源区并和所述集电区7形成接触，通过在所述赝埋层6顶部的所述浅槽场氧3中形成的深孔接触12引出集电极。所述赝埋层6的P型离子注入的工艺条件为：注入剂量为1e14cm-2～1e16cm^-2、能量为小于15keV、注入杂质为硼或二氟化硼。

一基区5，由形成于所述集电区7上部并和所述集电区7相接触的一N型离子注入区组成。所述基区5的N型离子注入的工艺条件为：注入杂质为磷或者砷、能量条件为100Kev～300Kev、剂量为1e14cm^-2～1e16cm^-2。

一发射区9，由形成于所述基区5上部并和所述基区5相接触的一P型锗硅外延层组成；所述发射区9位于所述有源区的一侧并延伸到和该一侧所述有源区邻接的所述浅槽场氧上，所述发射区9和所述基区5的接触区域的尺寸小于所述有源区的大小。由第一介质层8刻蚀后形成一基区窗口，由所述基区窗口定义出所述发射区9和所述基区5的接触区域、以及所述发射区9延伸到所述浅槽场氧3上的区域。所述第一介质层8能为氧化膜，氮化硅，或者氧化膜加氮化硅，氮氧化膜加氮化膜。在所述发射区9上形成有金属接触12，该金属接触12引出发射极。

在未形成所述发射区9的所述有源区的另一侧的所述基区5上部形成有和所述基区5相接触的N型多晶硅层10。由第二介质层8a刻蚀后形成基区引出端窗口，由所述基区引出端窗口定义出所述N型多晶硅层10和所述基区的接触区域。所述第二介质层8a能为氧化膜，氮化硅，或者氧化膜加氮化硅，氮氧化膜加氮化膜。在所述多晶硅层10上形成有金属接触12引出基极。最后，通过金属层13实现器件的互连。

如图2A-图2M所示，为本发明实施例的BiCMOS工艺中的垂直寄生型PNP器件在制造过程中的结构示意图，本发明实施例的BiCMOS工艺中的垂直寄生型PNP器件的制造方法包括如下工艺步骤：

步骤一、如图2A所示，采用刻蚀工艺在P型硅衬底1上形成有源区和浅沟槽3。刻蚀工艺采用氮化硅硬质掩模4，所述氮化硅硬质掩模4的形成方法为首先在所述硅衬底上生长一氮化硅层、再通过光刻刻蚀工艺将要形成所述浅沟槽的区域的所述氮化硅去除、使所述氮化硅硬质掩模4只覆盖于所述硅衬底1的所述有源区表面上。所述浅沟槽3形成后，再通过N型深阱注入形成深阱2

步骤二、如图2B所示，在所述有源区进行N型离子注入形成基区5，所述基区5的深度小于所述浅沟槽3的底部深度。所述基区5的N型离子注入是穿过所述氮化硅硬质掩模4注入到所述有源区中，所述基区5的N型离子注入的工艺条件为：注入杂质为磷或者砷、能量条件为100Kev～300Kev、剂量为1e14cm^-2～1e16cm^-2。所述基区5的N型离子注入同时注入到了所述浅沟槽3的底部。

步骤三、如图2C所示，在所述浅沟槽3底部进行P型离子注入形成赝埋层6。所述赝埋层6的P型离子注入的工艺条件为：注入剂量为1e14cm^-2～1e16cm^-2、能量为小于15keV、注入杂质为硼或二氟化硼。

步骤四、如图2D所示，进行退火工艺，所述赝埋层6横向和纵向扩散进入所述有源区中。所述退火的工艺条件为：温度为900℃～1100℃，时间为10分钟～100分钟。

步骤五、如图2E所示，在所述浅沟槽3中填入氧化硅形成浅槽场氧3。并去除所述氮化硅硬质掩模4。

步骤六、如图2E所示，在所述有源区中进行P型离子注入形成集电区7，所述集电区7的深度大于或等于所述浅槽场氧3的底部深度并和所述赝埋层6形成接触。所述集电区7的P型离子注入的采用现有的CMOS P阱注入工艺，注入杂质为硼，分两步注入实现：第一步注入剂量为1e11cm^-2～5e13cm^-2、注入能量为100keV～300keV；第二步注入剂量为5e11cm^-2～1e13cm^-2、注入能量为30keV～100keV。

步骤七、形成一基区窗口，形成所述基区窗口的方法为：如图2F所示，先在所述硅衬底1上的第一介质层8；如图2G所示，刻蚀所述第一介质层8形成所述基区窗口。

如图2H所示，在形成有所述基区窗口的所述硅衬底1的正面淀积一层P型锗硅外延层9，采用BiCMOS工艺中的CMOS工艺的P+注入对所述P型锗硅外延层9进行杂质，该CMOS工艺的P+注入的杂质为硼或氟化硼、剂量为5e14cm^-2～1e16cm^-2、能量为2kev～100kev。

如图2I所示，采用光刻刻蚀工艺对所述P型锗硅外延层9进行刻蚀，形成发射区9的图形。通过所述基区窗口定义的所述发射区位于所述有源区的一侧并和形成于所述有源区中的所述基区相接触，所述发射区还延伸到和该一侧所述有源区邻接的所述浅槽场氧上，所述发射区和所述基区的接触区域的尺寸小于所述有源区的大小。

步骤八、形成一基区引出端窗口，形成所述基区引出端窗口的方法为：如图2J所示，先在所述硅衬底1的正面淀积第二介质层8a；如图2K所示，刻蚀所述第二介质层8a形成所述基区引出端窗口。

如图2L所示，在形成有所述基区引出端窗口的所述硅衬底1的正面淀积N型多晶硅层10。

如图2M所示，刻蚀所述N型多晶硅10，由刻蚀后形成的所述N型多晶硅10图形作为基区的引出端。所述N型多晶硅10和所述基区5的接触区域由所述基区引出端窗口定义。

步骤九、在所述赝埋层顶部的所述浅槽场氧中形成深孔接触引出集电极；在所述N型多晶硅层上形成金属接触引出基极；在所述发射区上形成金属接触引出发射极。

步骤九、如图1所示，在所述赝埋层6顶部的所述浅槽场氧3中形成深孔接触11引出集电极。在所述N型多晶硅10上形成金属接触12引出基极。在所述发射区9上形成金属接触12引出发射极。最后形成金属层13实现器件的互连。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (11)

1.一种BiCMOS工艺中的垂直寄生型PNP器件，形成于硅衬底上，有源区由浅槽场氧隔离，其特征在于，所述垂直寄生型PNP器件包括：

一集电区，由形成于所述有源区中的一P型离子注入区组成，所述集电区的深度大于或等于所述浅槽场氧的底部深度；

一赝埋层，由形成于所述集电区两侧的所述浅槽场氧底部的P型离子注入区组成，所述赝埋层横向延伸进入所述有源区并和所述集电区形成接触，通过在所述赝埋层顶部的所述浅槽场氧中形成的深孔接触引出集电极；

一基区，由形成于所述集电区上部并和所述集电区相接触的一N型离子注入区组成；

一发射区，由形成于所述基区上部并和所述基区相接触的一P型锗硅外延层组成；所述发射区位于所述有源区的一侧并延伸到和该一侧所述有源区邻接的所述浅槽场氧上，所述发射区和所述基区的接触区域的尺寸小于所述有源区的大小；在所述发射区上形成有金属接触引出发射极；

在未形成所述发射区的所述有源区的另一侧的所述基区上部形成有和所述基区相接触的N型多晶硅层，在所述多晶硅层上形成有金属接触引出基极。

2.如权利要求1所述的BiCMOS工艺中的垂直寄生型PNP器件，其特征在于：所述集电区的P型离子注入区和CMOS P阱的工艺条件相同。

3.如权利要求1所述的BiCMOS工艺中的垂直寄生型PNP器件，其特征在于：所述基区的N型离子注入区的注入杂质为磷或者砷、注入能量为100Kev～300Kev、注入剂量为1e14cm^-2～1e16cm^-2。

4.如权利要求1所述的BiCMOS工艺中的垂直寄生型PNP器件，其特征在于：所述发射区的所述P型锗硅外延层的工艺条件和BiCMOS工艺中的NPN器件的P型基区的锗硅外延层的工艺条件相同，所述发射区的所述P型锗硅外延层的掺杂杂质还包括BiCMOS工艺中的CMOS工艺的P+注入杂质。

5.一种BiCMOS工艺中的垂直寄生型PNP器件的制造方法，其特征在于，包括如下步骤：

步骤一、采用刻蚀工艺在硅衬底上形成有源区和浅沟槽；

步骤二、在所述有源区进行N型离子注入形成基区；所述基区的深度小于所述浅沟槽的底部深度；

步骤三、在所述浅沟槽底部进行P型离子注入形成赝埋层；

步骤四、进行退火工艺，所述赝埋层横向和纵向扩散进入所述有源区中；

步骤五、在所述浅沟槽中填入氧化硅形成浅槽场氧；

步骤六、在所述有源区中进行P型离子注入形成集电区，所述集电区的深度大于或等于所述浅槽场氧的底部深度并和所述赝埋层形成接触；

步骤七、形成发射区，通过在所述有源区上方生长一P型锗硅外延层并刻蚀形成，所述发射区位于所述有源区的一侧并和形成于所述有源区中的所述基区相接触，所述发射区还延伸到和该一侧所述有源区邻接的所述浅槽场氧上，所述发射区和所述基区的接触区域的尺寸小于所述有源区的大小；

步骤八、在未形成所述发射区的所述有源区的另一侧的所述基区上部形成和所述基区相接触的N型多晶硅层；

步骤九、在所述赝埋层顶部的所述浅槽场氧中形成深孔接触引出集电极；在所述N型多晶硅层上形成金属接触引出基极；在所述发射区上形成金属接触引出发射极。

6.如权利要求5所述的方法，其特征在于：步骤一中的刻蚀工艺采用氮化硅硬质掩模，所述氮化硅硬质掩模形成于所述硅衬底的所述有源区表面上、所述氮化硅硬质掩模的厚度为300埃～800埃；步骤二中的所述基区的N型离子注入是穿过所述氮化硅硬质掩模注入到所述有源区中，所述基区的N型离子注入的工艺条件为：注入杂质为磷或者砷、能量条件为100Kev～300Kev、剂量为1e14cm-2～1e16cm^-2。

7.如权利要求5所述的方法，其特征在于：步骤三中所述赝埋层的P型离子注入的工艺条件为：注入剂量为1e14cm^-2～1e16cm^-2、能量为小于15keV、注入杂质为硼或二氟化硼。

8.如权利要求5所述的方法，其特征在于：步骤四中的退火的工艺条件为：温度为900℃～1100℃，时间为10分钟～60分钟。

9.如权利要求5所述的方法，其特征在于：步骤六中所述集电区的P型离子注入工艺和CMOS P阱的形成工艺条件相同，所述集电区的P型离子注入的注入杂质为硼，分两步注入实现：第一步注入剂量为1e11cm^-2～5e13cm^-2、注入能量为100keV～300keV；第二步注入剂量为5e11cm^-2～1e13cm^-2、注入能量为30keV～100keV。

10.如权利要求5所述的方法，其特征在于：步骤七中形成所述P型锗硅外延层前还包括形成一基区窗口的工艺，所述基区窗口由一刻蚀后的形成于所述硅衬底上的第一介质层形成，由所述基区窗口定义出所述发射区和所述基区的接触区域、以及所述发射区延伸到所述浅槽场氧上的区域；在步骤八中形成所述N型多晶硅层前还包括形成一基区引出端窗口的工艺，所述基区引出端窗口由一刻蚀后的形成于所述硅衬底上的第二介质层形成，由所述基区引出端窗口定义出所述N型多晶硅层和所述基区的接触区域。

11.如权利要求5所述的方法，其特征在于：步骤七中的所述发射区的所述P型锗硅外延层的掺杂杂质包括采用BiCMOS工艺中的CMOS工艺的P+注入进行杂质，该CMOS工艺的P+注入的杂质为硼或氟化硼、剂量为5e14cm^-2～1e16cm^-2、能量为2kev～100kev。