JP2004079719A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004079719A JP2004079719A JP2002236757A JP2002236757A JP2004079719A JP 2004079719 A JP2004079719 A JP 2004079719A JP 2002236757 A JP2002236757 A JP 2002236757A JP 2002236757 A JP2002236757 A JP 2002236757A JP 2004079719 A JP2004079719 A JP 2004079719A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- base layer
- concentration
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000002347 injection Methods 0.000 claims description 53
- 239000007924 injection Substances 0.000 claims description 53
- 239000012212 insulator Substances 0.000 claims description 18
- 238000000605 extraction Methods 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 238000002513 implantation Methods 0.000 abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 5
- 230000002542 deteriorative effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Abstract
【課題】ｐ型シリコン基板を用いたＣＭＯＳ完全コンパチブルなＢｉＣＭＯＳプロセスにおいて作製したバイポーラトランジスタのコレクタ抵抗を低減することができる半導体装置及びその製造方法の提供。
【解決手段】ＳＴＩ１０８が素子分離領域及びコレクタ引き出し領域とベース層との間に形成されたｐ型シリコン基板１０５に、イオン注入により形成されたコレクタウェル１０２とｐウェル注入層１０６とベース層１０１とを備える縦型バイポーラトランジスタにおいて、コレクタウェル１０２内のベース層１０１直下を除くＳＴＩ１０８下及びコレクタ引き出し領域に、コレクタウェル１０２よりも不純物濃度が高い高濃度注入層１０３を備えるものであり、高濃度注入層１０３により、コレクタベース間容量増加・耐圧劣化、コレクタ基板間容量の増加を生じさせることなく、コレクタ抵抗を低減することができる。
【選択図】図１
【解決手段】ＳＴＩ１０８が素子分離領域及びコレクタ引き出し領域とベース層との間に形成されたｐ型シリコン基板１０５に、イオン注入により形成されたコレクタウェル１０２とｐウェル注入層１０６とベース層１０１とを備える縦型バイポーラトランジスタにおいて、コレクタウェル１０２内のベース層１０１直下を除くＳＴＩ１０８下及びコレクタ引き出し領域に、コレクタウェル１０２よりも不純物濃度が高い高濃度注入層１０３を備えるものであり、高濃度注入層１０３により、コレクタベース間容量増加・耐圧劣化、コレクタ基板間容量の増加を生じさせることなく、コレクタ抵抗を低減することができる。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を備えるバイポーラトランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
本発明が関するバイポーラトランジスタにおいては、コレクタ抵抗を低減することが特性向上のために重要な要素の一つとなっている。コレクタ抵抗を低減することにより、高周波特性の一指標であるｆＴ・ｆｍａｘが向上する。また、回路動作上では、コレクタ抵抗を低減することにより、スイッチング速度向上、増幅器の効率向上・歪低減などの効果をもたらす。
【０００３】
【発明が解決しようとする課題】
コレクタ抵抗を低減するために、一般には、コレクタウェル形成時の注入ドーズ量を高くするという手法が採用されている。しかしながら、この手法では、コレクタ抵抗は低減するが、コレクタベース界面付近の濃度も高くなってしまうために、コレクタベース間容量増加、耐圧低下という問題が生じる。そして、コレクタベース間容量が増加すると、ｆＴ・ｆｍａｘが低下するだけでなく、発振が生じやすくなり回路動作の不安定性が生じる。また、耐圧が低下すると、回路動作範囲が制限されたり、増幅器の効率・歪が悪化する。そのため、注入ドーズ量を高くする方法は、コレクタ抵抗を低減する手段として十分とは言えない。
【０００４】
そこで、これらのトレードオフ関係を生じないようにするために、例えば、特開昭６１−００７６６４号公報などでは、図１３に示すように、高濃度の埋込コレクタ層２１７を形成し、その埋込コレクタ層２１７上に低濃度のコレクタエピタキシャル層２１６を形成した構造を採用している。この技術では、深い位置のみに高濃度埋込コレクタ層２１７が形成されており、コレクタベース界面付近のコレクタ濃度は低いため、コレクタベース間容量を低く、耐圧も高く保つことができる。
【０００５】
しかしながら、この方法では、低濃度のコレクタエピタキシャル層２１６を成長する工程を付加しなければならないため、コレクタをイオン注入のみで形成するプロセスに比べてコストが高くなるという問題点が生じる。しかも、ＢｉＣＭＯＳプロセスへの適応を考えてみると、コレクタエピタキシャル層２１６を成長した基板を用いてＣＭＯＳを作製しなければならないため、微細パターン形成時に新たな問題点が発生する。
【０００６】
そこで、コレクタエピタキシャル層を用いない構造として、例えば、特開平１１−３１２６８７号公報等には、濃度の低いｎ型基板を用い、かつ素子分離方法として２種類の深さのＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）とＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）を用い、さらにデバイス動作領域とコレクタ電極とを電気的に接続するための高濃度コレクタ用導電層を形成した構造が開示されている。
【０００７】
この技術では、エピタキシャル層形成工程を削減することができるが、ＳＴＩとＤＴＩを２種類形成しなければならずＤＴＩ工程が付加されるため、コスト低減にはならない。また、ＳＴＩ端部に高濃度コレクタ用導電層を形成しているため、ＢＣリーク電流が生じるという新たな問題が生じる。さらにｎ型基板を用いているために、ウェハ裏面全面がコレクタと同電位になり、寄生容量が増加して高周波特性が劣化する。そのため、特開平１１−３１２６８７号公報で意図した性能を得ることは現実には困難であり、コレクタ抵抗を低減する手段として、これも十分とは言えない。
【０００８】
また、他の特性を損なうことなくコレクタ抵抗低減のみを行う従来方法としては、図１４に示すようにＳＴＩ２０８を貫通するコレクタトレンチを形成し、このコレクタトレンチにコレクタＷプラグ２１１ａを形成する方法がある。この構造の場合、コレクタ引き出し部を半導体から金属にすることで、その箇所の縦方向のコレクタ抵抗を低減することは可能であるが、横方向の抵抗を低減することができないという問題がある。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、ｐ型シリコン基板を用いたＣＭＯＳ完全コンパチブルなＢｉＣＭＯＳプロセスにおいて作製したバイポーラトランジスタのコレクタ抵抗を低減することができる半導体装置の構造及びその製造方法を提供することにある。
【００１０】
また、本発明の他の目的は、工程数増加・コレクタベース間容量増加・耐圧劣化を生じずに、コレクタ抵抗を低減することができるバイポーラトランジスタ及びその製造方法を提供することにある。
【００１１】
【問題を解決するための手段】
上記目的を達成するため、本発明は、ＳＴＩ構造の絶縁体が形成されたｐ型シリコン基板に、イオン注入により形成されたｎ型コレクタウェルを備える縦型バイポーラトランジスタにおいて、前記コレクタウェル内のベース層直下を除く領域に、前記コレクタウェルよりも不純物濃度が高く、かつ、基板表面側にキャリア濃度プロファイルが浅い高濃度注入層が形成されているものである。
【００１２】
本発明においては、前記ＳＴＩ構造の絶縁体が、素子分離領域と、コレクタ引き出し領域及びベース層の間とに、略等しい深さで形成され、前記高濃度注入層が、前記絶縁体下層から前記コレクタ引き出し領域にかけて形成されている構成とすることができる。
【００１３】
また、本発明においては、前記ＳＴＩ構造の絶縁体が、素子分離領域と、コレクタ引き出し領域及びベース層の間とに、略等しい深さで形成され、前記コレクタ引き出し領域には前記絶縁体を貫通するタングステンプラグが形成され、前記高濃度注入層が、前記絶縁体下層から前記タングステンプラグ下部にかけて形成されている構成とすることができる。
【００１４】
また、本発明においては、前記高濃度注入層は、基板の法線方向から見て、前記ベース層を取り囲むように形成されている構成とすることもできる。
【００１５】
また、本発明においては、前記コレクタ引き出し領域及びベース層の間のＳＴＩ端から前記高濃度注入層までの基板面方向の距離が、略０．１μｍ以上に設定され、前記高濃度注入層が前記ベース層から離れるように形成されていることが好ましい。
【００１６】
また、本発明の半導体装置の製造方法は、ｐ型シリコン基板の、素子分離領域と、コレクタ引き出し領域及びベース層形成領域の間とに、ＳＴＩ構造の絶縁体を略等しい深さで形成する工程と、イオン注入法を用いて、ｎ型コレクタウェルと、その内側にｐ型ベース層とを形成する工程と、イオン注入法を用いて、前記コレクタウェル内の前記ベース層直下を除く領域に、前記コレクタウェルよりも不純物濃度が高く、かつ、基板表面側にキャリア濃度プロファイルが浅くなる条件で高濃度注入層を形成する工程とを少なくとも有するものである。
【００１７】
また、本発明の半導体装置の製造方法は、ｐ型シリコン基板の、素子分離領域と、コレクタ引き出し領域及びベース層形成領域の間とに、ＳＴＩ構造の絶縁体を略等しい深さで形成する工程と、イオン注入法を用いて、ｎ型コレクタウェルと、その内側にｐ型ベース層とを形成する工程と、イオン注入法を用いて、前記前記コレクタウェル内の前記ベース層直下を除く領域に、前記コレクタウェルよりも不純物濃度が高く、かつ、基板表面側にキャリア濃度プロファイルが浅くなる条件で高濃度注入層を形成する工程と、前記コレクタ引き出し領域に、前記絶縁体を貫通して前記コレクタウェルに到達するタングステンプラグを形成する工程とを少なくとも有するものである。
【００１８】
このように本発明は、ｐ型シリコン基板を用いたＣＭＯＳ完全コンパチブルなＢｉＣＭＯＳプロセスで作製したバイポーラトランジスタにおいて、コレクタウェル内のベース層直下以外の領域に高濃度注入層を形成することにより、ベース層直下以外のコレクタ抵抗を低減することが可能になる。さらにベース層直下のコレクタ濃度を低く抑えることができるため、コレクタベース間容量増加・耐圧劣化を引き起こすことなくコレクタ抵抗を低減することができる。また、コレクタウェル領域に対して浅く、かつ内側に高濃度注入層を形成することで、コレクタ基板間容量の増加も生じない。従って、コレクタウェルをイオン注入で形成するバイポーラトランジスタにおいて、他の特性を損なうことなくコレクタ抵抗のみを低減することが可能になり、高周波特性を向上させることができる。
【００１９】
【発明の実施の形態】
本発明に係る半導体装置は、その好ましい一実施の形態において、ＳＴＩが素子分離領域及びコレクタ引き出し領域とベース層との間に形成されたｐ型シリコン基板に、イオン注入により形成されたｎ型導電層のコレクタウェルとｐ型導電層のｐウェル注入層とｐ型導電層のベース層とを備える縦型バイポーラトランジスタにおいて、コレクタウェル内のベース層直下を除くＳＴＩ下及びコレクタ引き出し領域に、ベース層直下のコレクタウェルよりも不純物濃度が高い高濃度注入層を備えるものであり、このような構造の高濃度注入層により、コレクタベース間容量増加・耐圧劣化、コレクタ基板間容量の増加を生じることなく、コレクタ抵抗を低減することができる。
【００２０】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００２１】
［実施例１］
まず、本発明の第１の実施例に係る半導体装置及びその製造方法について、図１乃至図５を参照して説明する。図１は、本発明の第１の実施例に係るバイポーラトランジスタの構造を示す断面図、図２は、高濃度注入層のキャリア濃度プロファイルを示す図、図３は、コレクタウェル、高濃度注入層、ベース層の位置関係及びコレクタウェル中の電流経路を示す平面図である。また、図４は、バイポーラトランジスタの製造方法を示す工程断面図であり、図５は、本実施例のバイポーラトランジスタの他の構造を示す断面図である。
【００２２】
図１に示すように、本実施例のバイポーラトランジスタは、ＳＴＩ構造を備えるｐ型シリコン基板１０５に、イオン注入によりｎ型導電層のコレクタウェル１０２と、ｐ型導電層のｐウェル注入層１０６と、ｐ型導電層のベース層１０１と、エミッタ拡散領域１０７とが形成され、ベース層１０１直下以外の領域にはコレクタウェル１０２よりもｎ型不純物濃度の高い高濃度注入層１０３が形成されている。そして、エミッタ拡散領域１０７上にはエミッタポリシリコン１０９が形成され、ベース、エミッタ、コレクタはそれぞれ、絶縁膜１１４に形成したＷプラグ１１１を介してベース配線１１２、エミッタ配線１３、コレクタ配線１０４に接続されている。
【００２３】
図２に、コレクタウェル１０２と高濃度注入層１０３のキャリア濃度プロファイルを示す。図２から分かるように、高濃度注入層１０３は、イオン注入により形成したｎ型コレクタウェル１０２よりもＳＴＩ／Ｓ界面でキャリア濃度が高く、基板表面側にキャリア濃度プロファイルが浅く形成されている。
【００２４】
図３に、ベース層１０１、コレクタウェル１０２、高濃度注入層１０３の位置関係及びコレクタウェル中の電流経路を上部から示した平面図を示す。図３に示すように、本実施例では、高濃度注入層１０３はｐ型ベース層１０１直下以外の領域、すなわち、コレクタウェル１０２内のＳＴＩ１０８下層領域にベース層１０１を囲むように形成されている。これにより、コレクタウェル１０２中の電流経路はベースからコレクタに向かう方向のみならず、ベース側の高濃度注入層１０３を通る経路も確保されるため、コレクタ抵抗の低減を図ることができる。
【００２５】
このような構造の高濃度注入層１０３を形成することにより、ベース層１０１直下からコレクタ配線１０４までのコレクタ抵抗を低減することができる。また、ベース層１０１直下には高濃度注入層１０３を形成しないため、コレクタベース界面の濃度を低く抑えることができ、コレクタベース間容量増加・耐圧劣化を生じることは無い。さらに、コレクタウェル１０２よりも基板表面側に浅く、内側に高濃度注入層１０３を形成するため、ｐ型シリコン基板１０５並びに、ｐ型導電層であるｐウェル注入層１０６との間に形成されるコレクタ基板間の容量増加も生じない。従って、他の特性を損なうことなく、コレクタ抵抗のみを低減することが可能になり、高いｆＴ、ｆｍａｘが得られるという効果がもたらされる。
【００２６】
この効果を下式を用いてさらに説明する。一般に、図１２に示すようにコレクタウェル２０２をイオン注入により形成した従来構造のバイポーラトランジスタの、コレクタ抵抗、コレクタベース間容量、コレクタ基板間容量、コレクタベース間耐圧は、コレクタ濃度に対して以下の関係式をもつ。
【００２７】
コレクタ抵抗 〜 １／コレクタ濃度 …（１）
コレクタベース間容量 〜 （コレクタ濃度）０．５ …（２）
コレクタベース基板間容量 〜 （コレクタ濃度）０．５ …（３）
コレクタベース間耐圧 〜 １／（コレクタ濃度）０．５ …（４）
【００２８】
すなわち、抵抗を低くするためにコレクタ濃度を高くすると、容量増加と耐圧低下というトレードオフが生じる。しかしながら、本発明ではベース層直下のコレクタ濃度は低いため、他の特性を損なうことなくコレクタ抵抗のみを低減することが可能になる。
【００２９】
次に、本実施例のバイポーラトランジスタの製造方法について、図４を参照して説明する。
【００３０】
図４（ａ）に示すように、ｐ型シリコン基板１０５にＳＴＩ１０８を形成した後、絶縁膜１１５を成膜し、その後、イオン注入により、ｐ型導電層のベース層１０１、ｐ型導電層のｐウェル注入層１０６、ｎ型導電層のコレクタウェル１０２を形成する。その後、図４（ｂ）に示すように、コレクタウェル１０２内に、高濃度注入層１０３をイオン注入により形成する。その際、高濃度注入層１０３の不純物濃度がコレクタウェル１０２よりも高く、かつ、基板表面側にキャリア濃度プロファイルが浅くなるようにイオン注入の加速電圧、ドーズ量を設定する。その後、図示しないが、エミッタポリシリコン１０９を形成し、絶縁膜１１４の製膜、Ｗプラグ１１１の形成、配線１０４、１１２、１１３の形成を行い、図１の構造を作製する。
【００３１】
なお、上記製造方法は一例であり、高濃度注入層１０３を図のようにベース層１０１直下を除く領域に形成できる他の方法を用いても良い。また、図１では、コレクタ配線１０４を片側に形成し、片側でコンタクトを取る構造を記載しているが、図５に示すように、両側でコンタクトを取る構造でも構わない。
【００３２】
［実施例２］
次に、本発明の第２の実施例に係る半導体装置及びその製造方法について、図６及び図７を参照して説明する。図６は、第２の実施例に係るバイポーラトランジスタの構造を示す断面図であり、図７は、コレクタウェル、高濃度注入層、ベース層の位置関係及びコレクタウェル中の電流経路を示す平面図である。
【００３３】
前記した第１の実施例では、高濃度注入層１０３をベース層１０１を囲むようにリング状に形成したが、図６に示すように、ベース層１０１直下とコレクタ配線１０４との間にのみ高濃度注入層１０３ｂを形成した構造でも、コレクタ抵抗を十分に低減することができる。図７に、ベース層１０１、コレクタウェル１０２、高濃度注入層１０３ｂの位置関係及びコレクタウェル１０２中の電流経路を上部から示した図を示す。この構造ではコレクタウェル１０２中の電流経路は少なくなるが、高濃度注入層１０３ｂの構造が簡単になるため、バイポーラトランジスタの製造が容易になるというメリットがある。
【００３４】
［実施例３］
次に、本発明の第３の実施例に係る半導体装置及びその製造方法について、図８及び図９を参照して説明する。図８は、第３の実施例に係るバイポーラトランジスタの構造を示す断面図であり、図９は、コレクタ抵抗とＣＢリーク電流の関係を示す図である。
【００３５】
前記した第１及び第２の実施例では、高濃度注入層１０３をＳＴＩ１０８の端部まで形成したが、第３の実施例では、図８で示すように、ＳＴＩ１０８下に高濃度注入層１０３ｃを形成する幅（ＬＣ）と、ＳＴＩ幅（ＬＣＣ）の関係を規定することを特徴としている。
【００３６】
すなわち、ＬＣ＝ＬＣＣにした場合、高濃度注入層１０３ｃがＳＴＩ端に接触するため、このＳＴＩ端に起因したＢＣリークが生じる。このＢＣリークは図９で示すように、ＬＣＣ−ＬＣが小さくなるほど大きくなり、ＬＣＣ−ＬＣが０．１μｍより小さくになると顕著に増加する。一方、コレクタ抵抗はＬＣＣ−ＬＣが大きくなるほど緩やかに増加する。そこで本実施例では、コレクタ抵抗を極力低減し、ＣＢリーク電流を抑制できるように、ＬＣＣ−ＬＣ≧０．１μｍとなるように高濃度注入層１０３ｃを形成している。
【００３７】
［実施例４］
次に、本発明の第４の実施例に係る半導体装置及びその製造方法について、図１０及び図１１を参照して説明する。図１０は、第４の実施例に係るバイポーラトランジスタの構造を示す断面図であり、図１１は、コレクタウェル、高濃度注入層、ベース層の位置関係を示す平面図である。
【００３８】
前記した第１乃至第３の実施例ではコレクタ配線１０４とコレクタウェル１０２とを高濃度注入層を介して接続したが、図１４に示すコレクタ配線２０４とコレクタウェル２０２とをコレクタＷプラグ２１１ａで接続する構造を、本発明に適用することも可能である。そこで第４の実施例では、図１０に示すようにコレクタＷプラグ１１１ａをＳＴＩ１０８を貫通するように形成し、コレクタＷプラグ１１１ａとベース層１０１直下の間のＳＴＩ１０８下に高濃度注入層１０３ｄを形成している。
【００３９】
図１１に、ベース層１０１、コレクタウェル１０２、高濃度注入層１０３ｄ、コレクタＷプラグ１１１ａの位置関係を上部から示した図を示す。コレクタＷプラグ１１１ａだけではＳＴＩ１０８下の抵抗を低減することはできないが、本構造を用いることにより、容量・耐圧劣化を伴わずに、さらなるコレクタ抵抗の低減を行うことが出来る。
【００４０】
なお、高濃度注入層１０３ｄをＳＴＩ１０８下のみに形成した構造を図示しているが、高濃度注入層１０３ｄの形成領域は図の構成に限定されず、第１及び第２の実施例で示したように、ベース層１０１直下以外で、かつ、コレクタウェル１０２の内側であればよい。また、第３の実施例で示したように、ＬＣとＬＣＣとの関係を規定してもよい。
【００４１】
【発明の効果】
以上説明したように、本発明の半導体装置及びその製造方法によれば、工程数増加・コレクタベース間容量増加・耐圧劣化を生じることなく、コレクタ抵抗を低減することができる。
【００４２】
その理由は、ｐ型シリコン基板を用い、コレクタウェルをイオン注入により形成したｎｐｎ縦型バイポーラトランジスタにおいて、ベース層直下以外のコレクタウェル領域内に、ベース層直下のコレクタウェルよりも濃度が高いｎ型導電層を形成し、かつ、この高濃度導電層をコレクタウェル領域よりも基板表面側に浅く形成しているからである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るバイポーラトランジスタの構造を示す断面図である。
【図２】本発明の第１の実施例に係るバイポーラトランジスタにおける高濃度注入層のキャリア濃度プロファイルを示す図である。
【図３】本発明の第１の実施例に係るバイポーラトランジスタのコレクタウェル、高濃度注入層、ベース層の位置関係を示す平面図である。
【図４】本発明の第１の実施例に係るバイポーラトランジスタの製造方法を示す工程断面図である。
【図５】本発明の第１の実施例に係るバイポーラトランジスタの他の構造を示す断面図である。
【図６】本発明の第２の実施例に係るバイポーラトランジスタの構造を示す断面図である。
【図７】本発明の第２の実施例に係るバイポーラトランジスタのコレクタウェル、高濃度注入層、ベース層の位置関係を示す平面図である。
【図８】本発明の第３の実施例に係るバイポーラトランジスタの構造を示す断面図である。
【図９】本発明の第３の実施例に係るバイポーラトランジスタにおけるコレクタ抵抗とＣＢリーク電流の関係を示す図である。
【図１０】本発明の第４の実施例に係るバイポーラトランジスタの構造を示す断面図である。
【図１１】本発明の第４の実施例に係るバイポーラトランジスタのコレクタウェル、高濃度注入層、ベース層の位置関係を示す平面図である。
【図１２】従来のバイポーラトランジスタの構造を示す断面図である。
【図１３】従来（特開昭６１−００７６６４号公報）のバイポーラトランジスタの構造を示す断面図である。
【図１４】従来のバイポーラトランジスタの構造を示す断面図である。
【符号の説明】
１０１、２０１ ベース層
１０２、２０２ コレクタウェル
１０３、１０３ａ〜ｄ、２０３ 高濃度注入層
１０４、２０４ コレクタ配線
１０５、２０５ ｐ型シリコン基板
１０６、２０６ ｐウェル注入層
１０７、２０７ エミッタ拡散領域
１０８、２０８ ＳＴＩ
１０９、２０９ エミッタポリシリコン
１１０、２１０ シリサイド領域
１１１、２１１ Ｗプラグ
１１１ａ、２１１ａ コレクタＷプラグ
１１２、２１２ ベース配線
１１３、２１３ エミッタ配線
１１４、２１４ 絶縁膜
１１５ 絶縁膜
２１５ 基板
２１６ 低濃度コレクタエピタキシャル層
２１７ 高濃度コレクタ埋込層
２１８ コレクタトレンチ領域
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を備えるバイポーラトランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
本発明が関するバイポーラトランジスタにおいては、コレクタ抵抗を低減することが特性向上のために重要な要素の一つとなっている。コレクタ抵抗を低減することにより、高周波特性の一指標であるｆＴ・ｆｍａｘが向上する。また、回路動作上では、コレクタ抵抗を低減することにより、スイッチング速度向上、増幅器の効率向上・歪低減などの効果をもたらす。
【０００３】
【発明が解決しようとする課題】
コレクタ抵抗を低減するために、一般には、コレクタウェル形成時の注入ドーズ量を高くするという手法が採用されている。しかしながら、この手法では、コレクタ抵抗は低減するが、コレクタベース界面付近の濃度も高くなってしまうために、コレクタベース間容量増加、耐圧低下という問題が生じる。そして、コレクタベース間容量が増加すると、ｆＴ・ｆｍａｘが低下するだけでなく、発振が生じやすくなり回路動作の不安定性が生じる。また、耐圧が低下すると、回路動作範囲が制限されたり、増幅器の効率・歪が悪化する。そのため、注入ドーズ量を高くする方法は、コレクタ抵抗を低減する手段として十分とは言えない。
【０００４】
そこで、これらのトレードオフ関係を生じないようにするために、例えば、特開昭６１−００７６６４号公報などでは、図１３に示すように、高濃度の埋込コレクタ層２１７を形成し、その埋込コレクタ層２１７上に低濃度のコレクタエピタキシャル層２１６を形成した構造を採用している。この技術では、深い位置のみに高濃度埋込コレクタ層２１７が形成されており、コレクタベース界面付近のコレクタ濃度は低いため、コレクタベース間容量を低く、耐圧も高く保つことができる。
【０００５】
しかしながら、この方法では、低濃度のコレクタエピタキシャル層２１６を成長する工程を付加しなければならないため、コレクタをイオン注入のみで形成するプロセスに比べてコストが高くなるという問題点が生じる。しかも、ＢｉＣＭＯＳプロセスへの適応を考えてみると、コレクタエピタキシャル層２１６を成長した基板を用いてＣＭＯＳを作製しなければならないため、微細パターン形成時に新たな問題点が発生する。
【０００６】
そこで、コレクタエピタキシャル層を用いない構造として、例えば、特開平１１−３１２６８７号公報等には、濃度の低いｎ型基板を用い、かつ素子分離方法として２種類の深さのＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）とＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）を用い、さらにデバイス動作領域とコレクタ電極とを電気的に接続するための高濃度コレクタ用導電層を形成した構造が開示されている。
【０００７】
この技術では、エピタキシャル層形成工程を削減することができるが、ＳＴＩとＤＴＩを２種類形成しなければならずＤＴＩ工程が付加されるため、コスト低減にはならない。また、ＳＴＩ端部に高濃度コレクタ用導電層を形成しているため、ＢＣリーク電流が生じるという新たな問題が生じる。さらにｎ型基板を用いているために、ウェハ裏面全面がコレクタと同電位になり、寄生容量が増加して高周波特性が劣化する。そのため、特開平１１−３１２６８７号公報で意図した性能を得ることは現実には困難であり、コレクタ抵抗を低減する手段として、これも十分とは言えない。
【０００８】
また、他の特性を損なうことなくコレクタ抵抗低減のみを行う従来方法としては、図１４に示すようにＳＴＩ２０８を貫通するコレクタトレンチを形成し、このコレクタトレンチにコレクタＷプラグ２１１ａを形成する方法がある。この構造の場合、コレクタ引き出し部を半導体から金属にすることで、その箇所の縦方向のコレクタ抵抗を低減することは可能であるが、横方向の抵抗を低減することができないという問題がある。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、ｐ型シリコン基板を用いたＣＭＯＳ完全コンパチブルなＢｉＣＭＯＳプロセスにおいて作製したバイポーラトランジスタのコレクタ抵抗を低減することができる半導体装置の構造及びその製造方法を提供することにある。
【００１０】
また、本発明の他の目的は、工程数増加・コレクタベース間容量増加・耐圧劣化を生じずに、コレクタ抵抗を低減することができるバイポーラトランジスタ及びその製造方法を提供することにある。
【００１１】
【問題を解決するための手段】
上記目的を達成するため、本発明は、ＳＴＩ構造の絶縁体が形成されたｐ型シリコン基板に、イオン注入により形成されたｎ型コレクタウェルを備える縦型バイポーラトランジスタにおいて、前記コレクタウェル内のベース層直下を除く領域に、前記コレクタウェルよりも不純物濃度が高く、かつ、基板表面側にキャリア濃度プロファイルが浅い高濃度注入層が形成されているものである。
【００１２】
本発明においては、前記ＳＴＩ構造の絶縁体が、素子分離領域と、コレクタ引き出し領域及びベース層の間とに、略等しい深さで形成され、前記高濃度注入層が、前記絶縁体下層から前記コレクタ引き出し領域にかけて形成されている構成とすることができる。
【００１３】
また、本発明においては、前記ＳＴＩ構造の絶縁体が、素子分離領域と、コレクタ引き出し領域及びベース層の間とに、略等しい深さで形成され、前記コレクタ引き出し領域には前記絶縁体を貫通するタングステンプラグが形成され、前記高濃度注入層が、前記絶縁体下層から前記タングステンプラグ下部にかけて形成されている構成とすることができる。
【００１４】
また、本発明においては、前記高濃度注入層は、基板の法線方向から見て、前記ベース層を取り囲むように形成されている構成とすることもできる。
【００１５】
また、本発明においては、前記コレクタ引き出し領域及びベース層の間のＳＴＩ端から前記高濃度注入層までの基板面方向の距離が、略０．１μｍ以上に設定され、前記高濃度注入層が前記ベース層から離れるように形成されていることが好ましい。
【００１６】
また、本発明の半導体装置の製造方法は、ｐ型シリコン基板の、素子分離領域と、コレクタ引き出し領域及びベース層形成領域の間とに、ＳＴＩ構造の絶縁体を略等しい深さで形成する工程と、イオン注入法を用いて、ｎ型コレクタウェルと、その内側にｐ型ベース層とを形成する工程と、イオン注入法を用いて、前記コレクタウェル内の前記ベース層直下を除く領域に、前記コレクタウェルよりも不純物濃度が高く、かつ、基板表面側にキャリア濃度プロファイルが浅くなる条件で高濃度注入層を形成する工程とを少なくとも有するものである。
【００１７】
また、本発明の半導体装置の製造方法は、ｐ型シリコン基板の、素子分離領域と、コレクタ引き出し領域及びベース層形成領域の間とに、ＳＴＩ構造の絶縁体を略等しい深さで形成する工程と、イオン注入法を用いて、ｎ型コレクタウェルと、その内側にｐ型ベース層とを形成する工程と、イオン注入法を用いて、前記前記コレクタウェル内の前記ベース層直下を除く領域に、前記コレクタウェルよりも不純物濃度が高く、かつ、基板表面側にキャリア濃度プロファイルが浅くなる条件で高濃度注入層を形成する工程と、前記コレクタ引き出し領域に、前記絶縁体を貫通して前記コレクタウェルに到達するタングステンプラグを形成する工程とを少なくとも有するものである。
【００１８】
このように本発明は、ｐ型シリコン基板を用いたＣＭＯＳ完全コンパチブルなＢｉＣＭＯＳプロセスで作製したバイポーラトランジスタにおいて、コレクタウェル内のベース層直下以外の領域に高濃度注入層を形成することにより、ベース層直下以外のコレクタ抵抗を低減することが可能になる。さらにベース層直下のコレクタ濃度を低く抑えることができるため、コレクタベース間容量増加・耐圧劣化を引き起こすことなくコレクタ抵抗を低減することができる。また、コレクタウェル領域に対して浅く、かつ内側に高濃度注入層を形成することで、コレクタ基板間容量の増加も生じない。従って、コレクタウェルをイオン注入で形成するバイポーラトランジスタにおいて、他の特性を損なうことなくコレクタ抵抗のみを低減することが可能になり、高周波特性を向上させることができる。
【００１９】
【発明の実施の形態】
本発明に係る半導体装置は、その好ましい一実施の形態において、ＳＴＩが素子分離領域及びコレクタ引き出し領域とベース層との間に形成されたｐ型シリコン基板に、イオン注入により形成されたｎ型導電層のコレクタウェルとｐ型導電層のｐウェル注入層とｐ型導電層のベース層とを備える縦型バイポーラトランジスタにおいて、コレクタウェル内のベース層直下を除くＳＴＩ下及びコレクタ引き出し領域に、ベース層直下のコレクタウェルよりも不純物濃度が高い高濃度注入層を備えるものであり、このような構造の高濃度注入層により、コレクタベース間容量増加・耐圧劣化、コレクタ基板間容量の増加を生じることなく、コレクタ抵抗を低減することができる。
【００２０】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００２１】
［実施例１］
まず、本発明の第１の実施例に係る半導体装置及びその製造方法について、図１乃至図５を参照して説明する。図１は、本発明の第１の実施例に係るバイポーラトランジスタの構造を示す断面図、図２は、高濃度注入層のキャリア濃度プロファイルを示す図、図３は、コレクタウェル、高濃度注入層、ベース層の位置関係及びコレクタウェル中の電流経路を示す平面図である。また、図４は、バイポーラトランジスタの製造方法を示す工程断面図であり、図５は、本実施例のバイポーラトランジスタの他の構造を示す断面図である。
【００２２】
図１に示すように、本実施例のバイポーラトランジスタは、ＳＴＩ構造を備えるｐ型シリコン基板１０５に、イオン注入によりｎ型導電層のコレクタウェル１０２と、ｐ型導電層のｐウェル注入層１０６と、ｐ型導電層のベース層１０１と、エミッタ拡散領域１０７とが形成され、ベース層１０１直下以外の領域にはコレクタウェル１０２よりもｎ型不純物濃度の高い高濃度注入層１０３が形成されている。そして、エミッタ拡散領域１０７上にはエミッタポリシリコン１０９が形成され、ベース、エミッタ、コレクタはそれぞれ、絶縁膜１１４に形成したＷプラグ１１１を介してベース配線１１２、エミッタ配線１３、コレクタ配線１０４に接続されている。
【００２３】
図２に、コレクタウェル１０２と高濃度注入層１０３のキャリア濃度プロファイルを示す。図２から分かるように、高濃度注入層１０３は、イオン注入により形成したｎ型コレクタウェル１０２よりもＳＴＩ／Ｓ界面でキャリア濃度が高く、基板表面側にキャリア濃度プロファイルが浅く形成されている。
【００２４】
図３に、ベース層１０１、コレクタウェル１０２、高濃度注入層１０３の位置関係及びコレクタウェル中の電流経路を上部から示した平面図を示す。図３に示すように、本実施例では、高濃度注入層１０３はｐ型ベース層１０１直下以外の領域、すなわち、コレクタウェル１０２内のＳＴＩ１０８下層領域にベース層１０１を囲むように形成されている。これにより、コレクタウェル１０２中の電流経路はベースからコレクタに向かう方向のみならず、ベース側の高濃度注入層１０３を通る経路も確保されるため、コレクタ抵抗の低減を図ることができる。
【００２５】
このような構造の高濃度注入層１０３を形成することにより、ベース層１０１直下からコレクタ配線１０４までのコレクタ抵抗を低減することができる。また、ベース層１０１直下には高濃度注入層１０３を形成しないため、コレクタベース界面の濃度を低く抑えることができ、コレクタベース間容量増加・耐圧劣化を生じることは無い。さらに、コレクタウェル１０２よりも基板表面側に浅く、内側に高濃度注入層１０３を形成するため、ｐ型シリコン基板１０５並びに、ｐ型導電層であるｐウェル注入層１０６との間に形成されるコレクタ基板間の容量増加も生じない。従って、他の特性を損なうことなく、コレクタ抵抗のみを低減することが可能になり、高いｆＴ、ｆｍａｘが得られるという効果がもたらされる。
【００２６】
この効果を下式を用いてさらに説明する。一般に、図１２に示すようにコレクタウェル２０２をイオン注入により形成した従来構造のバイポーラトランジスタの、コレクタ抵抗、コレクタベース間容量、コレクタ基板間容量、コレクタベース間耐圧は、コレクタ濃度に対して以下の関係式をもつ。
【００２７】
コレクタ抵抗 〜 １／コレクタ濃度 …（１）
コレクタベース間容量 〜 （コレクタ濃度）０．５ …（２）
コレクタベース基板間容量 〜 （コレクタ濃度）０．５ …（３）
コレクタベース間耐圧 〜 １／（コレクタ濃度）０．５ …（４）
【００２８】
すなわち、抵抗を低くするためにコレクタ濃度を高くすると、容量増加と耐圧低下というトレードオフが生じる。しかしながら、本発明ではベース層直下のコレクタ濃度は低いため、他の特性を損なうことなくコレクタ抵抗のみを低減することが可能になる。
【００２９】
次に、本実施例のバイポーラトランジスタの製造方法について、図４を参照して説明する。
【００３０】
図４（ａ）に示すように、ｐ型シリコン基板１０５にＳＴＩ１０８を形成した後、絶縁膜１１５を成膜し、その後、イオン注入により、ｐ型導電層のベース層１０１、ｐ型導電層のｐウェル注入層１０６、ｎ型導電層のコレクタウェル１０２を形成する。その後、図４（ｂ）に示すように、コレクタウェル１０２内に、高濃度注入層１０３をイオン注入により形成する。その際、高濃度注入層１０３の不純物濃度がコレクタウェル１０２よりも高く、かつ、基板表面側にキャリア濃度プロファイルが浅くなるようにイオン注入の加速電圧、ドーズ量を設定する。その後、図示しないが、エミッタポリシリコン１０９を形成し、絶縁膜１１４の製膜、Ｗプラグ１１１の形成、配線１０４、１１２、１１３の形成を行い、図１の構造を作製する。
【００３１】
なお、上記製造方法は一例であり、高濃度注入層１０３を図のようにベース層１０１直下を除く領域に形成できる他の方法を用いても良い。また、図１では、コレクタ配線１０４を片側に形成し、片側でコンタクトを取る構造を記載しているが、図５に示すように、両側でコンタクトを取る構造でも構わない。
【００３２】
［実施例２］
次に、本発明の第２の実施例に係る半導体装置及びその製造方法について、図６及び図７を参照して説明する。図６は、第２の実施例に係るバイポーラトランジスタの構造を示す断面図であり、図７は、コレクタウェル、高濃度注入層、ベース層の位置関係及びコレクタウェル中の電流経路を示す平面図である。
【００３３】
前記した第１の実施例では、高濃度注入層１０３をベース層１０１を囲むようにリング状に形成したが、図６に示すように、ベース層１０１直下とコレクタ配線１０４との間にのみ高濃度注入層１０３ｂを形成した構造でも、コレクタ抵抗を十分に低減することができる。図７に、ベース層１０１、コレクタウェル１０２、高濃度注入層１０３ｂの位置関係及びコレクタウェル１０２中の電流経路を上部から示した図を示す。この構造ではコレクタウェル１０２中の電流経路は少なくなるが、高濃度注入層１０３ｂの構造が簡単になるため、バイポーラトランジスタの製造が容易になるというメリットがある。
【００３４】
［実施例３］
次に、本発明の第３の実施例に係る半導体装置及びその製造方法について、図８及び図９を参照して説明する。図８は、第３の実施例に係るバイポーラトランジスタの構造を示す断面図であり、図９は、コレクタ抵抗とＣＢリーク電流の関係を示す図である。
【００３５】
前記した第１及び第２の実施例では、高濃度注入層１０３をＳＴＩ１０８の端部まで形成したが、第３の実施例では、図８で示すように、ＳＴＩ１０８下に高濃度注入層１０３ｃを形成する幅（ＬＣ）と、ＳＴＩ幅（ＬＣＣ）の関係を規定することを特徴としている。
【００３６】
すなわち、ＬＣ＝ＬＣＣにした場合、高濃度注入層１０３ｃがＳＴＩ端に接触するため、このＳＴＩ端に起因したＢＣリークが生じる。このＢＣリークは図９で示すように、ＬＣＣ−ＬＣが小さくなるほど大きくなり、ＬＣＣ−ＬＣが０．１μｍより小さくになると顕著に増加する。一方、コレクタ抵抗はＬＣＣ−ＬＣが大きくなるほど緩やかに増加する。そこで本実施例では、コレクタ抵抗を極力低減し、ＣＢリーク電流を抑制できるように、ＬＣＣ−ＬＣ≧０．１μｍとなるように高濃度注入層１０３ｃを形成している。
【００３７】
［実施例４］
次に、本発明の第４の実施例に係る半導体装置及びその製造方法について、図１０及び図１１を参照して説明する。図１０は、第４の実施例に係るバイポーラトランジスタの構造を示す断面図であり、図１１は、コレクタウェル、高濃度注入層、ベース層の位置関係を示す平面図である。
【００３８】
前記した第１乃至第３の実施例ではコレクタ配線１０４とコレクタウェル１０２とを高濃度注入層を介して接続したが、図１４に示すコレクタ配線２０４とコレクタウェル２０２とをコレクタＷプラグ２１１ａで接続する構造を、本発明に適用することも可能である。そこで第４の実施例では、図１０に示すようにコレクタＷプラグ１１１ａをＳＴＩ１０８を貫通するように形成し、コレクタＷプラグ１１１ａとベース層１０１直下の間のＳＴＩ１０８下に高濃度注入層１０３ｄを形成している。
【００３９】
図１１に、ベース層１０１、コレクタウェル１０２、高濃度注入層１０３ｄ、コレクタＷプラグ１１１ａの位置関係を上部から示した図を示す。コレクタＷプラグ１１１ａだけではＳＴＩ１０８下の抵抗を低減することはできないが、本構造を用いることにより、容量・耐圧劣化を伴わずに、さらなるコレクタ抵抗の低減を行うことが出来る。
【００４０】
なお、高濃度注入層１０３ｄをＳＴＩ１０８下のみに形成した構造を図示しているが、高濃度注入層１０３ｄの形成領域は図の構成に限定されず、第１及び第２の実施例で示したように、ベース層１０１直下以外で、かつ、コレクタウェル１０２の内側であればよい。また、第３の実施例で示したように、ＬＣとＬＣＣとの関係を規定してもよい。
【００４１】
【発明の効果】
以上説明したように、本発明の半導体装置及びその製造方法によれば、工程数増加・コレクタベース間容量増加・耐圧劣化を生じることなく、コレクタ抵抗を低減することができる。
【００４２】
その理由は、ｐ型シリコン基板を用い、コレクタウェルをイオン注入により形成したｎｐｎ縦型バイポーラトランジスタにおいて、ベース層直下以外のコレクタウェル領域内に、ベース層直下のコレクタウェルよりも濃度が高いｎ型導電層を形成し、かつ、この高濃度導電層をコレクタウェル領域よりも基板表面側に浅く形成しているからである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るバイポーラトランジスタの構造を示す断面図である。
【図２】本発明の第１の実施例に係るバイポーラトランジスタにおける高濃度注入層のキャリア濃度プロファイルを示す図である。
【図３】本発明の第１の実施例に係るバイポーラトランジスタのコレクタウェル、高濃度注入層、ベース層の位置関係を示す平面図である。
【図４】本発明の第１の実施例に係るバイポーラトランジスタの製造方法を示す工程断面図である。
【図５】本発明の第１の実施例に係るバイポーラトランジスタの他の構造を示す断面図である。
【図６】本発明の第２の実施例に係るバイポーラトランジスタの構造を示す断面図である。
【図７】本発明の第２の実施例に係るバイポーラトランジスタのコレクタウェル、高濃度注入層、ベース層の位置関係を示す平面図である。
【図８】本発明の第３の実施例に係るバイポーラトランジスタの構造を示す断面図である。
【図９】本発明の第３の実施例に係るバイポーラトランジスタにおけるコレクタ抵抗とＣＢリーク電流の関係を示す図である。
【図１０】本発明の第４の実施例に係るバイポーラトランジスタの構造を示す断面図である。
【図１１】本発明の第４の実施例に係るバイポーラトランジスタのコレクタウェル、高濃度注入層、ベース層の位置関係を示す平面図である。
【図１２】従来のバイポーラトランジスタの構造を示す断面図である。
【図１３】従来（特開昭６１−００７６６４号公報）のバイポーラトランジスタの構造を示す断面図である。
【図１４】従来のバイポーラトランジスタの構造を示す断面図である。
【符号の説明】
１０１、２０１ ベース層
１０２、２０２ コレクタウェル
１０３、１０３ａ〜ｄ、２０３ 高濃度注入層
１０４、２０４ コレクタ配線
１０５、２０５ ｐ型シリコン基板
１０６、２０６ ｐウェル注入層
１０７、２０７ エミッタ拡散領域
１０８、２０８ ＳＴＩ
１０９、２０９ エミッタポリシリコン
１１０、２１０ シリサイド領域
１１１、２１１ Ｗプラグ
１１１ａ、２１１ａ コレクタＷプラグ
１１２、２１２ ベース配線
１１３、２１３ エミッタ配線
１１４、２１４ 絶縁膜
１１５ 絶縁膜
２１５ 基板
２１６ 低濃度コレクタエピタキシャル層
２１７ 高濃度コレクタ埋込層
２１８ コレクタトレンチ領域
Claims (8)
- ＳＴＩ構造の絶縁体が形成されたｐ型シリコン基板に、イオン注入により形成されたｎ型コレクタウェルを備える縦型バイポーラトランジスタにおいて、
前記コレクタウェル内のベース層直下を除く領域に、前記コレクタウェルよりも不純物濃度が高く、かつ、基板表面側にキャリア濃度プロファイルが浅い高濃度注入層が形成されていることを特徴とする半導体装置。 - 前記ＳＴＩ構造の絶縁体が、素子分離領域と、コレクタ引き出し領域及びベース層の間とに、略等しい深さで形成され、前記高濃度注入層が、前記絶縁体下層から前記コレクタ引き出し領域にかけて形成されていることを特徴とする請求項１記載の半導体装置。
- 前記ＳＴＩ構造の絶縁体が、素子分離領域と、コレクタ引き出し領域及びベース層の間とに、略等しい深さで形成され、前記コレクタ引き出し領域には前記絶縁体を貫通するタングステンプラグが形成され、前記高濃度注入層が、前記絶縁体下層から前記タングステンプラグ下部にかけて形成されていることを特徴とする請求項１記載の半導体装置。
- 前記高濃度注入層は、基板の法線方向から見て、前記ベース層を取り囲むように形成されていることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置。
- 前記コレクタ引き出し領域及びベース層の間のＳＴＩ端から前記高濃度注入層までの基板面方向の距離が、略０．１μｍ以上に設定され、前記高濃度注入層が前記ベース層から離れるように形成されていることを特徴とする請求項１乃至４のいずれか一に記載の半導体装置。
- ｐ型シリコン基板の、素子分離領域と、コレクタ引き出し領域及びベース層形成領域の間とに、ＳＴＩ構造の絶縁体を略等しい深さで形成する工程と、
イオン注入法を用いて、ｎ型コレクタウェルと、その内側にｐ型ベース層とを形成する工程と、
イオン注入法を用いて、前記コレクタウェル内の前記ベース層直下を除く領域に、前記コレクタウェルよりも不純物濃度が高く、かつ、基板表面側にキャリア濃度プロファイルが浅くなる条件で高濃度注入層を形成する工程とを少なくとも有することを特徴とする半導体装置の製造方法。 - ｐ型シリコン基板の、素子分離領域と、コレクタ引き出し領域及びベース層形成領域の間とに、ＳＴＩ構造の絶縁体を略等しい深さで形成する工程と、
イオン注入法を用いて、ｎ型コレクタウェルと、その内側にｐ型ベース層とを形成する工程と、
イオン注入法を用いて、前記前記コレクタウェル内の前記ベース層直下を除く領域に、前記コレクタウェルよりも不純物濃度が高く、かつ、基板表面側にキャリア濃度プロファイルが浅くなる条件で高濃度注入層を形成する工程と、
前記コレクタ引き出し領域に、前記絶縁体を貫通して前記コレクタウェルに到達するタングステンプラグを形成する工程とを少なくとも有することを特徴とする半導体装置の製造方法。 - 前記コレクタ引き出し領域及びベース層の間のＳＴＩ端から前記高濃度注入層までの基板面方向の距離を、略０．１μｍ以上に設定し、前記高濃度注入層を前記ベース層から離して形成することを特徴とする請求項６又は７に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002236757A JP2004079719A (ja) | 2002-08-15 | 2002-08-15 | 半導体装置及びその製造方法 |
| US10/640,319 US20040048428A1 (en) | 2002-08-15 | 2003-08-14 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002236757A JP2004079719A (ja) | 2002-08-15 | 2002-08-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004079719A true JP2004079719A (ja) | 2004-03-11 |
Family
ID=31986198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002236757A Withdrawn JP2004079719A (ja) | 2002-08-15 | 2002-08-15 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040048428A1 (ja) |
| JP (1) | JP2004079719A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242923A (ja) * | 2006-03-09 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路の静電気保護素子 |
| JP2007281029A (ja) * | 2006-04-03 | 2007-10-25 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7459766B2 (en) | 2005-03-31 | 2008-12-02 | Sanyo Electric Co., Ltd. | Semiconductor bipolar transistor |
| CN111009572A (zh) * | 2018-10-08 | 2020-04-14 | 意法半导体有限公司 | 双极晶体管 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1643549B8 (en) * | 2004-09-30 | 2019-03-06 | Infineon Technologies AG | Method for producing vertical bipolar transistors and integrated circuit with vertical bipolar transistors |
| JP2009021313A (ja) * | 2007-07-11 | 2009-01-29 | Hitachi Ltd | 半導体装置 |
| US8058704B2 (en) * | 2009-11-02 | 2011-11-15 | Analog Devices, Inc. | Bipolar transistor |
| US9520486B2 (en) | 2009-11-04 | 2016-12-13 | Analog Devices, Inc. | Electrostatic protection device |
| CN102097464B (zh) * | 2009-12-15 | 2012-10-03 | 上海华虹Nec电子有限公司 | 高压双极晶体管 |
| CN102412278B (zh) * | 2010-09-26 | 2014-08-13 | 上海华虹宏力半导体制造有限公司 | 锗硅BiCMOS工艺中垂直型PNP三极管及制造方法 |
| CN102412281B (zh) * | 2010-09-26 | 2013-07-24 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管 |
| US10199482B2 (en) | 2010-11-29 | 2019-02-05 | Analog Devices, Inc. | Apparatus for electrostatic discharge protection |
| CN102487077B (zh) * | 2010-12-03 | 2014-02-26 | 上海华虹宏力半导体制造有限公司 | BiCMOS工艺中的垂直寄生型PNP器件及制造方法 |
| CN102569370B (zh) * | 2010-12-13 | 2014-12-10 | 上海华虹宏力半导体制造有限公司 | BiCMOS工艺中垂直寄生型PNP器件及制造方法 |
| CN102569371B (zh) * | 2010-12-15 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | BiCMOS工艺中的垂直寄生型PNP三极管及制造方法 |
| CN102544079B (zh) * | 2010-12-15 | 2014-07-09 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结npn晶体管及制造方法 |
| CN102544081B (zh) * | 2010-12-16 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结npn三极管及制造方法 |
| CN102655170B (zh) * | 2011-03-04 | 2014-08-13 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结双极晶体管工艺中可变电容及制造方法 |
| CN103066115B (zh) * | 2011-10-24 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 垂直寄生型pnp三极管及制造方法 |
| CN103066057B (zh) * | 2011-10-24 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 |
| CN103137663B (zh) * | 2011-11-30 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 寄生横向型npn器件及制造方法 |
| CN103165573B (zh) * | 2011-12-12 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 |
| CN103050518B (zh) * | 2012-01-06 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结双极型晶体管及其制造方法 |
| US9484739B2 (en) | 2014-09-25 | 2016-11-01 | Analog Devices Global | Overvoltage protection device and method |
| US10181719B2 (en) | 2015-03-16 | 2019-01-15 | Analog Devices Global | Overvoltage blocking protection device |
-
2002
- 2002-08-15 JP JP2002236757A patent/JP2004079719A/ja not_active Withdrawn
-
2003
- 2003-08-14 US US10/640,319 patent/US20040048428A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459766B2 (en) | 2005-03-31 | 2008-12-02 | Sanyo Electric Co., Ltd. | Semiconductor bipolar transistor |
| JP2007242923A (ja) * | 2006-03-09 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路の静電気保護素子 |
| JP2007281029A (ja) * | 2006-04-03 | 2007-10-25 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| CN111009572A (zh) * | 2018-10-08 | 2020-04-14 | 意法半导体有限公司 | 双极晶体管 |
| CN111009572B (zh) * | 2018-10-08 | 2023-09-01 | 意法半导体有限公司 | 双极晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040048428A1 (en) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004079719A (ja) | 半導体装置及びその製造方法 | |
| US4884117A (en) | Circuit containing integrated bipolar and complementary MOS transistors on a common substrate | |
| US8673726B2 (en) | Transistor structure with a sidewall-defined intrinsic base to extrinsic base link-up region and method of forming the transistor | |
| US7242071B1 (en) | Semiconductor structure | |
| KR101228367B1 (ko) | 바이폴라 트랜지스터와 그 제조 방법 | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| US20080017895A1 (en) | Vertical-type, integrated bipolar device and manufacturing process thereof | |
| US9871125B2 (en) | Bipolar transistor | |
| US20020158309A1 (en) | High breakdown voltage transistor and method | |
| KR20040031634A (ko) | 도전성이 강한 매몰층을 갖는 집적회로 | |
| US20090166795A1 (en) | Schottky diode of semiconductor device and method for manufacturing the same | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| US6180442B1 (en) | Bipolar transistor with an inhomogeneous emitter in a BICMOS integrated circuit method | |
| US4717677A (en) | Fabricating a semiconductor device with buried oxide | |
| US20030146468A1 (en) | Bipolar transistor manufacturing method | |
| US8455975B2 (en) | Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process | |
| US6809396B2 (en) | Integrated circuit with a high speed narrow base width vertical PNP transistor | |
| US7038255B2 (en) | Integrated circuit arrangement having PNP and NPN bipolar transistors, and fabrication method | |
| US7811894B2 (en) | Bipolar junction transistor and manufacturing method thereof | |
| US11817353B2 (en) | Method for producing a diode | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| US6812541B2 (en) | Integrated circuit with a reduced risk of punch-through between buried layers, and fabrication process | |
| JPH10294321A (ja) | ラテラルｐｎｐトランジスタおよびその製造方法 | |
| JP3761529B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08288299A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |