JPH08288299A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH08288299A JPH08288299A JP7095222A JP9522295A JPH08288299A JP H08288299 A JPH08288299 A JP H08288299A JP 7095222 A JP7095222 A JP 7095222A JP 9522295 A JP9522295 A JP 9522295A JP H08288299 A JPH08288299 A JP H08288299A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- base region
- intrinsic base
- epitaxial layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 56
- 229920005591 polysilicon Polymers 0.000 claims description 56
- 238000000605 extraction Methods 0.000 claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 37
- 238000005468 ion implantation Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 38
- 239000010410 layer Substances 0.000 description 89
- 239000000969 carrier Substances 0.000 description 25
- 238000009825 accumulation Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 230000002411 adverse Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000006378 damage Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 真性ベース領域端部への電界集中を抑制して
信頼性の高い高速バイポーラトランジスタを得る。 【構成】 エピタキシャル層４表面に形成される凹部２
０の深さを０．１μｍを越えない様にして、凹部２０真
下に形成される真性ベース領域１２と上記凹部外側に形
成される外部ベース領域１１との接合部近傍の真性ベー
ス領域１２端部への電界集中を抑制する。
信頼性の高い高速バイポーラトランジスタを得る。 【構成】 エピタキシャル層４表面に形成される凹部２
０の深さを０．１μｍを越えない様にして、凹部２０真
下に形成される真性ベース領域１２と上記凹部外側に形
成される外部ベース領域１１との接合部近傍の真性ベー
ス領域１２端部への電界集中を抑制する。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
に高速バイポーラトランジスタに関するものである。
に高速バイポーラトランジスタに関するものである。
【０００２】
【従来の技術】バイポーラトランジスタで構成される半
導体集積回路、特に高速デバイスの形成技術において、
自己整合的にエミッタ・ベースの分離を行い、ポリシリ
コンで形成されるベース引き出し電極からの拡散によっ
て外部ベース領域を形成することにより、外部ベース領
域と真性ベース領域とをそれぞれ最適条件で形成する方
法がある。
導体集積回路、特に高速デバイスの形成技術において、
自己整合的にエミッタ・ベースの分離を行い、ポリシリ
コンで形成されるベース引き出し電極からの拡散によっ
て外部ベース領域を形成することにより、外部ベース領
域と真性ベース領域とをそれぞれ最適条件で形成する方
法がある。
【０００３】図１２は従来の高速バイポーラトランジス
タの構造の一例を示す断面図である。図において、１は
Ｐ-型のシリコン単結晶から成る半導体基板（以下、基
板と称す）、２はＮ+型のコレクタ埋め込み層、３は下
部分離用Ｐ+型拡散層、４はＮ-型のエピタキシャル層、
５はエピタキシャル層４に形成されたＮ型ウェル領域、
６は同じくエピタキシャル層４に形成されたＰ型ウェル
領域である。７はフィールド酸化膜、８はフィールド酸
化膜７下層に形成された素子分離用Ｐ+型拡散層、９は
Ｎ+型のコレクタ引き出し層、１０はポリシリコンから
成るベース引き出し電極、１１はベース引き出し電極１
０からの不純物拡散により形成されたＰ+型の外部ベー
ス領域、１２はＰ型の真性ベース領域である。
タの構造の一例を示す断面図である。図において、１は
Ｐ-型のシリコン単結晶から成る半導体基板（以下、基
板と称す）、２はＮ+型のコレクタ埋め込み層、３は下
部分離用Ｐ+型拡散層、４はＮ-型のエピタキシャル層、
５はエピタキシャル層４に形成されたＮ型ウェル領域、
６は同じくエピタキシャル層４に形成されたＰ型ウェル
領域である。７はフィールド酸化膜、８はフィールド酸
化膜７下層に形成された素子分離用Ｐ+型拡散層、９は
Ｎ+型のコレクタ引き出し層、１０はポリシリコンから
成るベース引き出し電極、１１はベース引き出し電極１
０からの不純物拡散により形成されたＰ+型の外部ベー
ス領域、１２はＰ型の真性ベース領域である。
【０００４】さらに、１３はポリシリコンから成るエミ
ッタ引き出し電極、１４はエミッタ引き出し電極１３か
らの不純物拡散により形成されたＮ+型のエミッタ領
域、１５はベース引き出し電極１０の側壁に形成され、
ベース引き出し電極１０とエミッタ引き出し電極１３を
絶縁するサイドウォール酸化膜、１６は真性ベース領域
１２表面に形成された薄い酸化膜、１７ａ、ｂ、ｃは酸
化膜、１８は層間絶縁膜、１９はベース引き出し電極１
０、エミッタ引き出し電極１３、およびコレクタ引き出
し層９にそれぞれ接続形成された電極配線層である。
ッタ引き出し電極、１４はエミッタ引き出し電極１３か
らの不純物拡散により形成されたＮ+型のエミッタ領
域、１５はベース引き出し電極１０の側壁に形成され、
ベース引き出し電極１０とエミッタ引き出し電極１３を
絶縁するサイドウォール酸化膜、１６は真性ベース領域
１２表面に形成された薄い酸化膜、１７ａ、ｂ、ｃは酸
化膜、１８は層間絶縁膜、１９はベース引き出し電極１
０、エミッタ引き出し電極１３、およびコレクタ引き出
し層９にそれぞれ接続形成された電極配線層である。
【０００５】この様に構成されるバイポーラトランジス
タにおける主にアクティブ領域について以下に説明す
る。図１３は図１２における領域Ａおよびその周辺部の
拡大図である。図に示す様に、ベース引き出し電極１０
とエミッタ引き出し電極１３とをポリシリコンで形成
し、両者をサイドウォール酸化膜１５を用いて自己整合
で絶縁した構造（以下、自己整合型ダブルポリシリコン
構造と称す）である。
タにおける主にアクティブ領域について以下に説明す
る。図１３は図１２における領域Ａおよびその周辺部の
拡大図である。図に示す様に、ベース引き出し電極１０
とエミッタ引き出し電極１３とをポリシリコンで形成
し、両者をサイドウォール酸化膜１５を用いて自己整合
で絶縁した構造（以下、自己整合型ダブルポリシリコン
構造と称す）である。
【０００６】この様な自己整合型ダブルポリシリコン構
造のバイポーラトランジスタはその製造工程において、
ベース引き出し電極１０と成るポリシリコン膜１０ａ
（図示せず）をエピタキシャル層４の一部であるＮ型ウ
ェル領域５のシリコンに接する様に形成した後、酸化膜
１７ａ、ｂ、ｃを順次形成し、その後、真性ベース領域
１２を形成する領域の酸化膜１７ｃ、１７ｂおよびポリ
シリコン膜１０ａを順次エッチング除去する。その後、
薄い酸化膜１６を形成し、続いて真性ベース領域１２形
成のためのイオン注入を行い、サイドウォール酸化膜１
５を形成後エミッタ引き出し電極１３を形成する。
造のバイポーラトランジスタはその製造工程において、
ベース引き出し電極１０と成るポリシリコン膜１０ａ
（図示せず）をエピタキシャル層４の一部であるＮ型ウ
ェル領域５のシリコンに接する様に形成した後、酸化膜
１７ａ、ｂ、ｃを順次形成し、その後、真性ベース領域
１２を形成する領域の酸化膜１７ｃ、１７ｂおよびポリ
シリコン膜１０ａを順次エッチング除去する。その後、
薄い酸化膜１６を形成し、続いて真性ベース領域１２形
成のためのイオン注入を行い、サイドウォール酸化膜１
５を形成後エミッタ引き出し電極１３を形成する。
【０００７】そのため、ベース引き出し電極１０と成る
ポリシリコン膜１０ａにおける真性ベース形成領域のエ
ッチングの際、ポリシリコン膜１０ａと下層のＮ型ウェ
ル領域５（シリコン層）とのエッチングの選択比が小さ
いため、Ｎ型ウェル領域５もオーバーエッチングされて
凹部２０を形成する。この凹部２０の深さをＤとする
と、図１３に示す様に、真性ベース領域１２は凹部２０
の真下に形成され、凹部２０の外側に形成された外部ベ
ース領域１１よりも表面の高さがＤだけ低くなる。この
様に、従来のバイポーラトランジスタでは、一般的に、
Ｎ型ウェル領域５はポリシリコン膜１０ａエッチング時
にプロセスマージン分だけエッチングされて凹部２０が
形成されるが、凹部２０の深さＤは特別に寸法管理され
る対象ではなかった。
ポリシリコン膜１０ａにおける真性ベース形成領域のエ
ッチングの際、ポリシリコン膜１０ａと下層のＮ型ウェ
ル領域５（シリコン層）とのエッチングの選択比が小さ
いため、Ｎ型ウェル領域５もオーバーエッチングされて
凹部２０を形成する。この凹部２０の深さをＤとする
と、図１３に示す様に、真性ベース領域１２は凹部２０
の真下に形成され、凹部２０の外側に形成された外部ベ
ース領域１１よりも表面の高さがＤだけ低くなる。この
様に、従来のバイポーラトランジスタでは、一般的に、
Ｎ型ウェル領域５はポリシリコン膜１０ａエッチング時
にプロセスマージン分だけエッチングされて凹部２０が
形成されるが、凹部２０の深さＤは特別に寸法管理され
る対象ではなかった。
【０００８】一方、従来から例えば特開昭６０−１９５
９６８号公報に示す様に、真性ベース領域１２からコレ
クタ埋め込み層２までの距離を短くして、バイポーラト
ランジスタの遮断周波数ｆT（ゲインが１になるときの
周波数）の向上を図るという目的のために、Ｄを一定以
上の大きさとして凹部２０を深く形成するものもあっ
た。
９６８号公報に示す様に、真性ベース領域１２からコレ
クタ埋め込み層２までの距離を短くして、バイポーラト
ランジスタの遮断周波数ｆT（ゲインが１になるときの
周波数）の向上を図るという目的のために、Ｄを一定以
上の大きさとして凹部２０を深く形成するものもあっ
た。
【０００９】
【発明が解決しようとする課題】ここで、真性ベース領
域１２の端部で、外部ベース領域１１との接合部近傍を
リンクベース部２１とする。上述した様な真性ベース領
域１２を一段低く形成した従来のバイポーラトランジス
タでは、リンクベース部２１が横方向になだらかではな
く丸味を帯びた形状となる。このため、バイポーラトラ
ンジスタ動作時にベース・コレクタ接合にかかる電界が
リンクベース部で電界集中を起こし易く、リンクベース
部２１にかかる電界が大きくなる。リンクベース部２１
にかかる電界が大きくなると、インパクトイオン化が激
しくなり、発生したホットキャリアが薄い酸化膜１６や
サイドウォール酸化膜１５、あるいはそれらとシリコン
との界面に蓄えられ、その電荷量が大きくなると、エミ
ッタ・ベース接合やベース・コレクタ接合を破壊してし
まう等の問題点があった。
域１２の端部で、外部ベース領域１１との接合部近傍を
リンクベース部２１とする。上述した様な真性ベース領
域１２を一段低く形成した従来のバイポーラトランジス
タでは、リンクベース部２１が横方向になだらかではな
く丸味を帯びた形状となる。このため、バイポーラトラ
ンジスタ動作時にベース・コレクタ接合にかかる電界が
リンクベース部で電界集中を起こし易く、リンクベース
部２１にかかる電界が大きくなる。リンクベース部２１
にかかる電界が大きくなると、インパクトイオン化が激
しくなり、発生したホットキャリアが薄い酸化膜１６や
サイドウォール酸化膜１５、あるいはそれらとシリコン
との界面に蓄えられ、その電荷量が大きくなると、エミ
ッタ・ベース接合やベース・コレクタ接合を破壊してし
まう等の問題点があった。
【００１０】この発明は、上記の様な問題点を解消する
ためになされたもので、リンクベース部への電界集中を
緩和してホットキャリアの発生を抑制させ、またホット
キャリアの酸化膜や酸化膜・シリコン界面への蓄積を抑
制させ、エミッタ・ベース間やベース・コレクタ間の接
合破壊等の劣化が防止できる信頼性の高いバイポーラト
ランジスタを得ることを目的とする。
ためになされたもので、リンクベース部への電界集中を
緩和してホットキャリアの発生を抑制させ、またホット
キャリアの酸化膜や酸化膜・シリコン界面への蓄積を抑
制させ、エミッタ・ベース間やベース・コレクタ間の接
合破壊等の劣化が防止できる信頼性の高いバイポーラト
ランジスタを得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、半導体基板に、第１導電型のコレクタ
埋め込み層と、このコレクタ埋め込み層上に形成された
第１導電型のエピタキシャル層と、このエピタキシャル
層表面に形成された凹部と、この凹部の真下の上記エピ
タキシャル層表面に形成された第２導電型の真性ベース
領域と、この真性ベース領域に隣接して上記凹部外側の
上記エピタキシャル層表面に形成された第２導電型の外
部ベース領域と、上記真性ベース領域中央部表面に形成
された第１導電型のエミッタ領域とを有し、上記エピタ
キシャル層表面に形成された上記凹部の深さが０．１μ
ｍを越えないものである。
る半導体装置は、半導体基板に、第１導電型のコレクタ
埋め込み層と、このコレクタ埋め込み層上に形成された
第１導電型のエピタキシャル層と、このエピタキシャル
層表面に形成された凹部と、この凹部の真下の上記エピ
タキシャル層表面に形成された第２導電型の真性ベース
領域と、この真性ベース領域に隣接して上記凹部外側の
上記エピタキシャル層表面に形成された第２導電型の外
部ベース領域と、上記真性ベース領域中央部表面に形成
された第１導電型のエミッタ領域とを有し、上記エピタ
キシャル層表面に形成された上記凹部の深さが０．１μ
ｍを越えないものである。
【００１２】この発明の請求項２に係る半導体装置の製
造方法は、半導体基板にコレクタ埋め込み層を形成後、
エピタキシャル層を成長させる工程と、上記エピタキシ
ャル層表面に接する様にポリシリコン膜を形成し、この
ポリシリコン膜を覆う様に酸化膜を形成した後、この酸
化膜、上記ポリシリコン膜、さらに下地の上記エピタキ
シャル層を、このエピタキシャル層表面からの深さが
０．１μｍを越えない様にエッチングして、真性ベース
領域形成用の開口部を形成するとともに、上記エピタキ
シャル層表面の凹部の形成および上記ポリシリコン膜か
ら成るベース引き出し電極の形成を行う工程と、その後
イオン注入を施し上記凹部の真下に真性ベース領域を形
成する工程と、上記ベース引き出し電極からの不純物拡
散により外部ベース領域を形成する工程と、上記真性ベ
ース領域形成用の開口部内壁にサイドウォール酸化膜を
形成する工程と、その後上記真性ベース領域内のエミッ
タ領域の形成およびポリシリコン膜から成るエミッタ引
き出し電極の形成を行う工程と、を有するものである。
造方法は、半導体基板にコレクタ埋め込み層を形成後、
エピタキシャル層を成長させる工程と、上記エピタキシ
ャル層表面に接する様にポリシリコン膜を形成し、この
ポリシリコン膜を覆う様に酸化膜を形成した後、この酸
化膜、上記ポリシリコン膜、さらに下地の上記エピタキ
シャル層を、このエピタキシャル層表面からの深さが
０．１μｍを越えない様にエッチングして、真性ベース
領域形成用の開口部を形成するとともに、上記エピタキ
シャル層表面の凹部の形成および上記ポリシリコン膜か
ら成るベース引き出し電極の形成を行う工程と、その後
イオン注入を施し上記凹部の真下に真性ベース領域を形
成する工程と、上記ベース引き出し電極からの不純物拡
散により外部ベース領域を形成する工程と、上記真性ベ
ース領域形成用の開口部内壁にサイドウォール酸化膜を
形成する工程と、その後上記真性ベース領域内のエミッ
タ領域の形成およびポリシリコン膜から成るエミッタ引
き出し電極の形成を行う工程と、を有するものである。
【００１３】この発明の請求項３に係る半導体装置は、
半導体基板に、第１導電型のコレクタ埋め込み層と、こ
のコレクタ埋め込み層上に形成された第１導電型のエピ
タキシャル層と、このエピタキシャル層表面に形成され
た凹部と、この凹部の真下の上記エピタキシャル層表面
に形成された第２導電型の真性ベース領域と、この真性
ベース領域に隣接して上記凹部外側の上記エピタキシャ
ル層表面に形成された第２導電型の外部ベース領域と、
上記真性ベース領域中央部表面に形成された第１導電型
のエミッタ領域とを有し、上記真性ベース領域を斜め回
転イオン注入を用いて形成したことにより、上記真性ベ
ース領域端部の横方向の広がりを大きくし曲率半径の大
きな形状としたものである。
半導体基板に、第１導電型のコレクタ埋め込み層と、こ
のコレクタ埋め込み層上に形成された第１導電型のエピ
タキシャル層と、このエピタキシャル層表面に形成され
た凹部と、この凹部の真下の上記エピタキシャル層表面
に形成された第２導電型の真性ベース領域と、この真性
ベース領域に隣接して上記凹部外側の上記エピタキシャ
ル層表面に形成された第２導電型の外部ベース領域と、
上記真性ベース領域中央部表面に形成された第１導電型
のエミッタ領域とを有し、上記真性ベース領域を斜め回
転イオン注入を用いて形成したことにより、上記真性ベ
ース領域端部の横方向の広がりを大きくし曲率半径の大
きな形状としたものである。
【００１４】この発明の請求項４に係る半導体装置は、
上記請求項１に係る半導体装置であって、しかも真性ベ
ース領域を斜め回転イオン注入を用いて形成したことに
より、上記真性ベース領域端部の横方向の広がりを大き
くし曲率半径の大きな形状としたものである。
上記請求項１に係る半導体装置であって、しかも真性ベ
ース領域を斜め回転イオン注入を用いて形成したことに
より、上記真性ベース領域端部の横方向の広がりを大き
くし曲率半径の大きな形状としたものである。
【００１５】この発明の請求項５に係る半導体装置は、
半導体基板にコレクタ埋め込み層を形成後、エピタキシ
ャル層を成長させる工程と、上記エピタキシャル層表面
に接する様にポリシリコン膜を形成し、このポリシリコ
ン膜を覆う様に酸化膜を形成した後、この酸化膜、上記
ポリシリコン膜、さらに下地の上記エピタキシャル層を
エッチングして、真性ベース領域形成用の開口部を形成
するとともに、上記エピタキシャル層表面の凹部の形成
および上記ポリシリコン膜から成るベース引き出し電極
の形成を行う工程と、その後斜め回転イオン注入を施し
上記凹部の真下に真性ベース領域を形成する工程と、上
記ベース引き出し電極からの不純物拡散により外部ベー
ス領域を形成する工程と、上記真性ベース領域形成用の
開口部内壁にサイドウォール酸化膜を形成する工程と、
その後上記真性ベース領域内のエミッタ領域の形成およ
びポリシリコン膜から成るエミッタ引き出し電極の形成
を行う工程と、を有するものである。
半導体基板にコレクタ埋め込み層を形成後、エピタキシ
ャル層を成長させる工程と、上記エピタキシャル層表面
に接する様にポリシリコン膜を形成し、このポリシリコ
ン膜を覆う様に酸化膜を形成した後、この酸化膜、上記
ポリシリコン膜、さらに下地の上記エピタキシャル層を
エッチングして、真性ベース領域形成用の開口部を形成
するとともに、上記エピタキシャル層表面の凹部の形成
および上記ポリシリコン膜から成るベース引き出し電極
の形成を行う工程と、その後斜め回転イオン注入を施し
上記凹部の真下に真性ベース領域を形成する工程と、上
記ベース引き出し電極からの不純物拡散により外部ベー
ス領域を形成する工程と、上記真性ベース領域形成用の
開口部内壁にサイドウォール酸化膜を形成する工程と、
その後上記真性ベース領域内のエミッタ領域の形成およ
びポリシリコン膜から成るエミッタ引き出し電極の形成
を行う工程と、を有するものである。
【００１６】この発明の請求項６に係る半導体装置の製
造方法は、真性ベース領域形成用の開口部内壁に形成す
るサイドウォール酸化膜を、ＳｉＨ4とＮ2Ｏ、またはＳ
ｉＣｌ2Ｈ2とＮ2Ｏの反応による８００℃程度の熱ＣＶ
Ｄ法により堆積した後異方性エッチングにより形成する
ものである。
造方法は、真性ベース領域形成用の開口部内壁に形成す
るサイドウォール酸化膜を、ＳｉＨ4とＮ2Ｏ、またはＳ
ｉＣｌ2Ｈ2とＮ2Ｏの反応による８００℃程度の熱ＣＶ
Ｄ法により堆積した後異方性エッチングにより形成する
ものである。
【００１７】この発明の請求項７に係る半導体装置の製
造方法は、半導体基板にコレクタ埋め込み層を形成後、
エピタキシャル層を成長させる工程と、上記エピタキシ
ャル層表面に接する様にポリシリコン膜を形成し、この
ポリシリコン膜を覆う様に酸化膜を形成した後、この酸
化膜、上記ポリシリコン膜、さらに下地の上記エピタキ
シャル層をエッチングして、真性ベース領域形成用の開
口部を形成するとともに、上記エピタキシャル層表面の
凹部の形成および上記ポリシリコン膜から成るベース引
き出し電極の形成を行う工程と、上記開口部内のシリコ
ン表面に、熱酸化法により７．０〜２０．０ｎｍの膜厚
の薄い酸化膜を形成し、この薄い酸化膜を介して上記半
導体基板上からイオン注入を施し上記凹部の真下に真性
ベース領域を形成する工程と、上記ベース引き出し電極
からの不純物拡散により外部ベース領域を形成する工程
と、上記真性ベース領域形成用の開口部内壁にサイドウ
ォール酸化膜を形成する工程と、その後上記真性ベース
領域内のエミッタ領域の形成およびポリシリコン膜から
成るエミッタ引き出し電極の形成を行う工程と、を有す
るものである。
造方法は、半導体基板にコレクタ埋め込み層を形成後、
エピタキシャル層を成長させる工程と、上記エピタキシ
ャル層表面に接する様にポリシリコン膜を形成し、この
ポリシリコン膜を覆う様に酸化膜を形成した後、この酸
化膜、上記ポリシリコン膜、さらに下地の上記エピタキ
シャル層をエッチングして、真性ベース領域形成用の開
口部を形成するとともに、上記エピタキシャル層表面の
凹部の形成および上記ポリシリコン膜から成るベース引
き出し電極の形成を行う工程と、上記開口部内のシリコ
ン表面に、熱酸化法により７．０〜２０．０ｎｍの膜厚
の薄い酸化膜を形成し、この薄い酸化膜を介して上記半
導体基板上からイオン注入を施し上記凹部の真下に真性
ベース領域を形成する工程と、上記ベース引き出し電極
からの不純物拡散により外部ベース領域を形成する工程
と、上記真性ベース領域形成用の開口部内壁にサイドウ
ォール酸化膜を形成する工程と、その後上記真性ベース
領域内のエミッタ領域の形成およびポリシリコン膜から
成るエミッタ引き出し電極の形成を行う工程と、を有す
るものである。
【００１８】この発明の請求項８に係る半導体装置の製
造方法は、上記請求項２または５または６に係る半導体
装置の製造方法であって、しかも真性ベース領域形成用
の開口部形成後、この開口部内のシリコン表面に、熱酸
化法により７．０〜２０．０ｎｍの膜厚の薄い酸化膜を
形成し、この薄い酸化膜を介して半導体基板上から真性
ベース領域形成のためのイオン注入を行うものである。
造方法は、上記請求項２または５または６に係る半導体
装置の製造方法であって、しかも真性ベース領域形成用
の開口部形成後、この開口部内のシリコン表面に、熱酸
化法により７．０〜２０．０ｎｍの膜厚の薄い酸化膜を
形成し、この薄い酸化膜を介して半導体基板上から真性
ベース領域形成のためのイオン注入を行うものである。
【００１９】
【作用】この発明による半導体装置は、エピタキシャル
層表面に０．１μｍを越えない深さの凹部を設け、この
凹部の真下に真性ベース領域を、この凹部外側に外部ベ
ース領域を設けて、外部ベース領域と、これより一段低
く形成された真性ベース領域との表面の高さの差を０．
１μｍを越えない様にしたものである。バイポーラトラ
ンジスタ動作時において、真性ベース領域の端部で外部
ベース領域との接合部近傍（リンクベース部）とコレク
タとのｐｎ接合にかかる電界は、凹部の深さが大きくな
る程、電界集中により大きくなる。シミュレーション結
果では、例えば凹部の深さが０．１μｍでの電界は約
３．６×１０5Ｖ／ｃｍ、０．２μｍでは約４．０×１
０5Ｖ／ｃｍであり電界が約５×１０5Ｖ／ｃｍではアバ
ランシュブレークダウンを起こす。この結果より凹部の
深さ０．１μｍと０．２μｍとでバイポーラトランジス
タの連続動作の比較試験を実施すると、０．２μｍのも
のは劣化が大きく、０．１μｍのものは高い信頼性が得
られた。
層表面に０．１μｍを越えない深さの凹部を設け、この
凹部の真下に真性ベース領域を、この凹部外側に外部ベ
ース領域を設けて、外部ベース領域と、これより一段低
く形成された真性ベース領域との表面の高さの差を０．
１μｍを越えない様にしたものである。バイポーラトラ
ンジスタ動作時において、真性ベース領域の端部で外部
ベース領域との接合部近傍（リンクベース部）とコレク
タとのｐｎ接合にかかる電界は、凹部の深さが大きくな
る程、電界集中により大きくなる。シミュレーション結
果では、例えば凹部の深さが０．１μｍでの電界は約
３．６×１０5Ｖ／ｃｍ、０．２μｍでは約４．０×１
０5Ｖ／ｃｍであり電界が約５×１０5Ｖ／ｃｍではアバ
ランシュブレークダウンを起こす。この結果より凹部の
深さ０．１μｍと０．２μｍとでバイポーラトランジス
タの連続動作の比較試験を実施すると、０．２μｍのも
のは劣化が大きく、０．１μｍのものは高い信頼性が得
られた。
【００２０】以上の試験結果より、凹部の深さを０．１
μｍを越えない様に形成されたバイポーラトランジスタ
は、０．１μｍの時よりも、リンクベース部への電界集
中がさらに抑制されて電界が低くなっているため、ホッ
トキャリアの発生が抑えられ、エミッタ・ベース間やベ
ース・コレクタ間の接合破壊等の劣化が防止され、信頼
性が向上する。
μｍを越えない様に形成されたバイポーラトランジスタ
は、０．１μｍの時よりも、リンクベース部への電界集
中がさらに抑制されて電界が低くなっているため、ホッ
トキャリアの発生が抑えられ、エミッタ・ベース間やベ
ース・コレクタ間の接合破壊等の劣化が防止され、信頼
性が向上する。
【００２１】また、この発明による半導体装置の製造方
法は、ベース引き出し電極となるポリシリコン膜とこの
ポリシリコン膜を覆う酸化膜をエッチングして真性ベー
ス領域形成用の開口部を形成する際に、上記ポリシリコ
ン膜下層のエピタキシャル層を、深さが０．１μｍを越
えない様にエッチングして凹部を設けるものである。ポ
リシリコン膜と下地のエピタキシャル層とは連続して同
一装置内でエッチングすることができ、しかもエッチン
グレートはほぼ等しいため、その深さを特に制御対象と
すれば、上記の様な凹部は容易に形成することができ
る。この後イオン注入による真性ベース領域の形成およ
びベース引き出し電極からの不純物拡散による外部ベー
ス領域の形成によって、上述した様なリンクベース部へ
の電界集中が抑制されたベース構造を容易に実現するこ
とができる。
法は、ベース引き出し電極となるポリシリコン膜とこの
ポリシリコン膜を覆う酸化膜をエッチングして真性ベー
ス領域形成用の開口部を形成する際に、上記ポリシリコ
ン膜下層のエピタキシャル層を、深さが０．１μｍを越
えない様にエッチングして凹部を設けるものである。ポ
リシリコン膜と下地のエピタキシャル層とは連続して同
一装置内でエッチングすることができ、しかもエッチン
グレートはほぼ等しいため、その深さを特に制御対象と
すれば、上記の様な凹部は容易に形成することができ
る。この後イオン注入による真性ベース領域の形成およ
びベース引き出し電極からの不純物拡散による外部ベー
ス領域の形成によって、上述した様なリンクベース部へ
の電界集中が抑制されたベース構造を容易に実現するこ
とができる。
【００２２】また、この発明による半導体装置は、真性
ベース領域を斜め回転イオン注入を用いてリンクベース
部の横方向の広がりを大きくし曲率半径の大きな形状と
したため、バイポーラトランジスタ動作時にベース・コ
レクタ接合にかかる電界がリンクベース部へ電界集中す
るのを抑制できる。このためホットキャリアの発生が抑
えられ半導体装置の信頼性が向上する。
ベース領域を斜め回転イオン注入を用いてリンクベース
部の横方向の広がりを大きくし曲率半径の大きな形状と
したため、バイポーラトランジスタ動作時にベース・コ
レクタ接合にかかる電界がリンクベース部へ電界集中す
るのを抑制できる。このためホットキャリアの発生が抑
えられ半導体装置の信頼性が向上する。
【００２３】また、この発明による半導体装置では、エ
ピタキシャル層の凹部の深さを０．１μｍを越えない様
にし、さらに真性ベース領域を斜め回転イオン注入を用
いて形成したため、リンクベース部の形状がさらに横方
向になだらかなものとなる。このためリンクベース部へ
の電界集中がさらに抑制され信頼性が一層向上する。
ピタキシャル層の凹部の深さを０．１μｍを越えない様
にし、さらに真性ベース領域を斜め回転イオン注入を用
いて形成したため、リンクベース部の形状がさらに横方
向になだらかなものとなる。このためリンクベース部へ
の電界集中がさらに抑制され信頼性が一層向上する。
【００２４】また、この発明による半導体装置の製造方
法は、真性ベース領域形成用の開口部形成時に、エピタ
キシャル層の凹部を同時に形成しているためこの凹部は
上記開口部の開口と一致したものとなる。この後斜め回
転イオン注入を施して真性ベース領域を形成すると、真
性ベース領域は凹部の真下で横方向に広がったものとな
る。このため凹部外側に形成される外部ベース領域との
接合部近傍（リンクベース部）は曲率半径の大きななだ
らかな形状となり、電界集中が抑制されるベース構造が
容易に実現できる。
法は、真性ベース領域形成用の開口部形成時に、エピタ
キシャル層の凹部を同時に形成しているためこの凹部は
上記開口部の開口と一致したものとなる。この後斜め回
転イオン注入を施して真性ベース領域を形成すると、真
性ベース領域は凹部の真下で横方向に広がったものとな
る。このため凹部外側に形成される外部ベース領域との
接合部近傍（リンクベース部）は曲率半径の大きななだ
らかな形状となり、電界集中が抑制されるベース構造が
容易に実現できる。
【００２５】また、この発明による半導体装置の製造方
法は、真性ベース領域形成用の開口部内壁に形成される
サイドウォール酸化膜を、ＳｉＨ4とＮ2Ｏ、またはＳｉ
Ｃｌ2Ｈ2とＮ2Ｏの反応による８００℃程度の熱ＣＶＤ
法により堆積した酸化膜によって形成するため、後工程
で基板に施される熱処理によってサイドウォール酸化膜
の応力が変化することなく安定した応力が得られる。こ
のため酸化膜・シリコン界面の界面準位を増加させるこ
となく、酸化膜や酸化膜・シリコン界面にホットキャリ
アが蓄積されるのを抑制できる。このためホットキャリ
アの悪影響によるエミッタ・ベース間やベース・コレク
タ間の接合破壊等の半導体装置の劣化が防止され、信頼
性が向上する。
法は、真性ベース領域形成用の開口部内壁に形成される
サイドウォール酸化膜を、ＳｉＨ4とＮ2Ｏ、またはＳｉ
Ｃｌ2Ｈ2とＮ2Ｏの反応による８００℃程度の熱ＣＶＤ
法により堆積した酸化膜によって形成するため、後工程
で基板に施される熱処理によってサイドウォール酸化膜
の応力が変化することなく安定した応力が得られる。こ
のため酸化膜・シリコン界面の界面準位を増加させるこ
となく、酸化膜や酸化膜・シリコン界面にホットキャリ
アが蓄積されるのを抑制できる。このためホットキャリ
アの悪影響によるエミッタ・ベース間やベース・コレク
タ間の接合破壊等の半導体装置の劣化が防止され、信頼
性が向上する。
【００２６】また、この発明による半導体装置の製造方
法は、真性ベース領域形成用の開口部形成後、この開口
部内のシリコン表面に熱酸化により７．０〜２０．０ｎ
ｍの膜厚の酸化膜を形成し、この薄い酸化膜を介して基
板上から真性ベース領域形成のためのイオン注入を行
う。真性ベース領域形成用の開口部形成時のエッチング
によりエピタキシャル層もエッチングされて凹部を形成
するため、開口部内のシリコン表面にはエッチングによ
るダメージ層が形成される。この開口部内のシリコン表
面に熱酸化法により７．０〜２０．０ｎｍの膜厚の薄い
酸化膜を形成することにより、後工程でのイオン注入の
制御性を保ちつつ、しかもシリコン表面のエッチングに
よるダメージ層を上記薄い酸化膜に取り込むことによっ
て除去できる。このため上記ダメージ層の悪影響により
酸化膜・シリコン界面の界面準位を増加させることな
く、酸化膜や酸化膜・シリコン界面にホットキャリアが
蓄積されるのを抑制でき、信頼性が向上する。
法は、真性ベース領域形成用の開口部形成後、この開口
部内のシリコン表面に熱酸化により７．０〜２０．０ｎ
ｍの膜厚の酸化膜を形成し、この薄い酸化膜を介して基
板上から真性ベース領域形成のためのイオン注入を行
う。真性ベース領域形成用の開口部形成時のエッチング
によりエピタキシャル層もエッチングされて凹部を形成
するため、開口部内のシリコン表面にはエッチングによ
るダメージ層が形成される。この開口部内のシリコン表
面に熱酸化法により７．０〜２０．０ｎｍの膜厚の薄い
酸化膜を形成することにより、後工程でのイオン注入の
制御性を保ちつつ、しかもシリコン表面のエッチングに
よるダメージ層を上記薄い酸化膜に取り込むことによっ
て除去できる。このため上記ダメージ層の悪影響により
酸化膜・シリコン界面の界面準位を増加させることな
く、酸化膜や酸化膜・シリコン界面にホットキャリアが
蓄積されるのを抑制でき、信頼性が向上する。
【００２７】また、この発明による半導体装置の製造方
法は、上述した様なエピタキシャル層の浅い凹部の形
成、斜め回転イオン注入による真性ベース領域の形成、
または熱ＣＶＤ法によるサイドウォール酸化膜の形成と
上記の様な薄い酸化膜の形成とを併せて行うものである
ため、上述した様なリンクベース部への電界集中による
ホットキャリアの発生の抑制、および発生したホットキ
ャリアの蓄積の抑制の効果がさらに高くなり信頼性が一
層向上する。
法は、上述した様なエピタキシャル層の浅い凹部の形
成、斜め回転イオン注入による真性ベース領域の形成、
または熱ＣＶＤ法によるサイドウォール酸化膜の形成と
上記の様な薄い酸化膜の形成とを併せて行うものである
ため、上述した様なリンクベース部への電界集中による
ホットキャリアの発生の抑制、および発生したホットキ
ャリアの蓄積の抑制の効果がさらに高くなり信頼性が一
層向上する。
【００２８】
実施例１．以下、この発明の一実施例を図について説明
する。なお、従来の技術と重複する箇所は適宜その説明
を省略する。図１はこの発明の実施例１による高速バイ
ポーラトランジスタの構造を示す断面図である。図にお
いて、１〜２１は従来のものと同じであるが、エピタキ
シャル層４の一部であるＮ型ウェル領域５に形成される
凹部２０の深さＤは０．１μｍ以下で例えば０．０８μ
ｍとする。図１に示す様に真性ベース領域１２は凹部２
０の真下に形成され、凹部２０の外側に形成された外部
ベース領域１１よりも表面の高さが０．０８μｍ低くな
る。
する。なお、従来の技術と重複する箇所は適宜その説明
を省略する。図１はこの発明の実施例１による高速バイ
ポーラトランジスタの構造を示す断面図である。図にお
いて、１〜２１は従来のものと同じであるが、エピタキ
シャル層４の一部であるＮ型ウェル領域５に形成される
凹部２０の深さＤは０．１μｍ以下で例えば０．０８μ
ｍとする。図１に示す様に真性ベース領域１２は凹部２
０の真下に形成され、凹部２０の外側に形成された外部
ベース領域１１よりも表面の高さが０．０８μｍ低くな
る。
【００２９】この様に構成されるバイポーラトランジス
タの製造方法を以下に示す。まず、基板１に公知の方法
を用いてコレクタ埋め込み層２を形成し、Ｐ+型拡散層
３を形成した後、その上の全面にエピタキシャル層４を
成長させ、Ｎ型ウェル領域５、さらにＰ型ウェル領域６
を形成する。次に、素子分離のためのフィールド酸化膜
７およびＰ+型拡散層８を形成し、コレクタ埋め込み層
２の引き出し用のコレクタ引き出し層９を形成する。
タの製造方法を以下に示す。まず、基板１に公知の方法
を用いてコレクタ埋め込み層２を形成し、Ｐ+型拡散層
３を形成した後、その上の全面にエピタキシャル層４を
成長させ、Ｎ型ウェル領域５、さらにＰ型ウェル領域６
を形成する。次に、素子分離のためのフィールド酸化膜
７およびＰ+型拡散層８を形成し、コレクタ埋め込み層
２の引き出し用のコレクタ引き出し層９を形成する。
【００３０】以下、バイポーラトランジスタのアクティ
ブ領域の製造を中心に図２〜図７を用いて説明する。な
お、図２〜図７は便宜上エピタキシャル層４下層の部分
を省略して図示する。コレクタ領域、素子分離領域の形
成された基板１上に、ベース引き出し電極１０と成るＰ
+型のポリシリコン膜１０ａをＮ型ウェル領域５のシリ
コン面に接する様に約０．２μｍの膜厚に形成した後パ
ターニングし、このポリシリコン膜１０ａの側壁に酸化
膜１７ａを形成後、全面に熱酸化を施して酸化膜１７ｂ
を形成する（図２）。
ブ領域の製造を中心に図２〜図７を用いて説明する。な
お、図２〜図７は便宜上エピタキシャル層４下層の部分
を省略して図示する。コレクタ領域、素子分離領域の形
成された基板１上に、ベース引き出し電極１０と成るＰ
+型のポリシリコン膜１０ａをＮ型ウェル領域５のシリ
コン面に接する様に約０．２μｍの膜厚に形成した後パ
ターニングし、このポリシリコン膜１０ａの側壁に酸化
膜１７ａを形成後、全面に熱酸化を施して酸化膜１７ｂ
を形成する（図２）。
【００３１】次に、全面にＣＶＤ法により酸化膜１７ｃ
を堆積して酸化膜１７ａ、ｂ、ｃでポリシリコン膜１０
ａを覆いその後、後工程で真性ベース領域１２となる領
域の酸化膜１７ｃ、ｂをリアクティブイオンエッチング
（以下、ＲＩＥと称す）によりエッチング除去した後、
さらに下地のポリシリコン膜１０ａをＲＩＥによりＣＦ
4系ガスを用いて、例えば４６〜４７ｓｅｃエッチング
して、真性ベース領域１２形成用の開口部２２を形成す
るとともにベース引き出し電極１０を形成する。このと
き、ポリシリコン膜１０ａと下地のシリコン層のエッチ
ングレートはどちらもほぼ６．０ｎｍ／ｓｅｃであるた
め約０．２μｍの膜厚のポリシリコン膜１０ａがエッチ
ング除去され、さらに下地のＮ型ウェル領域５のシリコ
ン層が約０．０８μｍの深さでエッチングされて凹部２
０が形成される（図３）。
を堆積して酸化膜１７ａ、ｂ、ｃでポリシリコン膜１０
ａを覆いその後、後工程で真性ベース領域１２となる領
域の酸化膜１７ｃ、ｂをリアクティブイオンエッチング
（以下、ＲＩＥと称す）によりエッチング除去した後、
さらに下地のポリシリコン膜１０ａをＲＩＥによりＣＦ
4系ガスを用いて、例えば４６〜４７ｓｅｃエッチング
して、真性ベース領域１２形成用の開口部２２を形成す
るとともにベース引き出し電極１０を形成する。このと
き、ポリシリコン膜１０ａと下地のシリコン層のエッチ
ングレートはどちらもほぼ６．０ｎｍ／ｓｅｃであるた
め約０．２μｍの膜厚のポリシリコン膜１０ａがエッチ
ング除去され、さらに下地のＮ型ウェル領域５のシリコ
ン層が約０．０８μｍの深さでエッチングされて凹部２
０が形成される（図３）。
【００３２】次に、開口部２２内に露出したベース引き
出し電極１０側面および凹部２０内のシリコン面表面に
熱酸化により薄い酸化膜１６を形成する。このときの熱
処理により、ベース引き出し電極１０からＮ型ウェル領
域５に不純物が多少拡散される。この後、基板１上か
ら、真性ベース領域１２形成のためのＢイオンまたはＢ
Ｆ2イオンの注入を行う（図４）。次に、全面にＣＶＤ
法により酸化膜を堆積した後、ＲＩＥにより、開口部２
２側壁にサイドウォール酸化膜１５を形成する。このと
きのＣＶＤ法による酸化膜形成の際の熱処理で、既に注
入された不純物イオンが活性化されて真性ベース領域１
２が形成され、ベース引き出し電極１０からＮ型ウェル
領域５への不純物拡散もさらに進み外部ベース領域１１
が形成される（図５）。
出し電極１０側面および凹部２０内のシリコン面表面に
熱酸化により薄い酸化膜１６を形成する。このときの熱
処理により、ベース引き出し電極１０からＮ型ウェル領
域５に不純物が多少拡散される。この後、基板１上か
ら、真性ベース領域１２形成のためのＢイオンまたはＢ
Ｆ2イオンの注入を行う（図４）。次に、全面にＣＶＤ
法により酸化膜を堆積した後、ＲＩＥにより、開口部２
２側壁にサイドウォール酸化膜１５を形成する。このと
きのＣＶＤ法による酸化膜形成の際の熱処理で、既に注
入された不純物イオンが活性化されて真性ベース領域１
２が形成され、ベース引き出し電極１０からＮ型ウェル
領域５への不純物拡散もさらに進み外部ベース領域１１
が形成される（図５）。
【００３３】次に、サイドウォール酸化膜１５が形成さ
れた開口部２２を埋め込む様に全面に、ｎ型不純物を多
量に含んだポリシリコン膜を形成した後、パターニング
してエミッタ引き出し電極１３を形成する。続いて基板
１に熱処理を施して、エミッタ引き出し電極１３からの
不純物拡散によりエミッタ領域１４を形成する。なお、
このエミッタ引き出し電極１３およびエミッタ領域１４
の形成は、イオン注入等により不純物を導入してエミッ
タ領域１４を形成した後、エミッタ引き出し電極１３を
形成しても良い（図６）。次に、全面に層間絶縁膜１８
を堆積し、コンタクトホールを形成した後、このコンタ
クトホールを介して、ベース引き出し電極１０、エミッ
タ引き出し電極１３、およびコレクタ引き出し層９（コ
レクタ引き出し層９は図１にのみ図示）にそれぞれ接続
される電極配線層１９を形成する（図７）。この後、所
定の処理を施してバイポーラトランジスタを完成する。
れた開口部２２を埋め込む様に全面に、ｎ型不純物を多
量に含んだポリシリコン膜を形成した後、パターニング
してエミッタ引き出し電極１３を形成する。続いて基板
１に熱処理を施して、エミッタ引き出し電極１３からの
不純物拡散によりエミッタ領域１４を形成する。なお、
このエミッタ引き出し電極１３およびエミッタ領域１４
の形成は、イオン注入等により不純物を導入してエミッ
タ領域１４を形成した後、エミッタ引き出し電極１３を
形成しても良い（図６）。次に、全面に層間絶縁膜１８
を堆積し、コンタクトホールを形成した後、このコンタ
クトホールを介して、ベース引き出し電極１０、エミッ
タ引き出し電極１３、およびコレクタ引き出し層９（コ
レクタ引き出し層９は図１にのみ図示）にそれぞれ接続
される電極配線層１９を形成する（図７）。この後、所
定の処理を施してバイポーラトランジスタを完成する。
【００３４】上記実施例１では、Ｎ型ウェル領域５に形
成される凹部２０の深さＤは０．１μｍ以下の０．０８
μｍである。ここで、リンクベース部２１とコレクタと
のｐｎ接合にかかる電界を、バイポーラトランジスタの
動作状態でシミュレーションした結果を図８に示す。図
に示す様に、Ｄの値が大きくなる程リンクベース部２１
に電界集中が起こり電界が高くなる。例えば、Ｄ＝０．
１μｍでのリンクベース部２１にかかる電界は約３．６
×１０5Ｖ／ｃｍ、Ｄ＝０．２μｍでは約４．０×１０5
Ｖ／ｃｍである。一方、真性ベース領域１２の不純物濃
度は約１０17ｃｍ-3であり、約５×１０5Ｖ／ｃｍの電
界でアバランシュブレークダウンを起こすため、この電
界に近づく程インパクトイオン化が激しくなり、ホット
キャリアの発生による悪影響が大きくなる。
成される凹部２０の深さＤは０．１μｍ以下の０．０８
μｍである。ここで、リンクベース部２１とコレクタと
のｐｎ接合にかかる電界を、バイポーラトランジスタの
動作状態でシミュレーションした結果を図８に示す。図
に示す様に、Ｄの値が大きくなる程リンクベース部２１
に電界集中が起こり電界が高くなる。例えば、Ｄ＝０．
１μｍでのリンクベース部２１にかかる電界は約３．６
×１０5Ｖ／ｃｍ、Ｄ＝０．２μｍでは約４．０×１０5
Ｖ／ｃｍである。一方、真性ベース領域１２の不純物濃
度は約１０17ｃｍ-3であり、約５×１０5Ｖ／ｃｍの電
界でアバランシュブレークダウンを起こすため、この電
界に近づく程インパクトイオン化が激しくなり、ホット
キャリアの発生による悪影響が大きくなる。
【００３５】ここで、Ｄ＝０．１μｍとＤ＝０．２μｍ
との二種のバイポーラトランジスタにおいて、コレクタ
電流１００μＡでバイポーラトランジスタの連続動作試
験を行った結果、Ｄ＝０．２μｍのバイポーラトランジ
スタについては１００時間程度で電流増幅率（ｈFE）が
約３０％劣化したが、Ｄ＝０．１μｍのバイポーラトラ
ンジスタについてはその様な劣化が見られなかった。こ
のため、リンクベース部２１にかかる電界が約３．６×
１０5Ｖ／ｃｍであるＤ＝０．１μｍのバイポーラトラ
ンジスタでは、インパクトイオン化によるホットキャリ
アの発生が抑えられバイポーラトランジスタの劣化が起
こらないことが判った。上記実施例１ではＤを０．１μ
ｍ以下の０．０８μｍとしたためリンクベース部２１に
かかる電界をさらに低くすることができ、すなわちリン
クベース部２１への電界集中を抑制することができ、ホ
ットキャリアによる悪影響による接合破壊等の劣化が防
止できる。
との二種のバイポーラトランジスタにおいて、コレクタ
電流１００μＡでバイポーラトランジスタの連続動作試
験を行った結果、Ｄ＝０．２μｍのバイポーラトランジ
スタについては１００時間程度で電流増幅率（ｈFE）が
約３０％劣化したが、Ｄ＝０．１μｍのバイポーラトラ
ンジスタについてはその様な劣化が見られなかった。こ
のため、リンクベース部２１にかかる電界が約３．６×
１０5Ｖ／ｃｍであるＤ＝０．１μｍのバイポーラトラ
ンジスタでは、インパクトイオン化によるホットキャリ
アの発生が抑えられバイポーラトランジスタの劣化が起
こらないことが判った。上記実施例１ではＤを０．１μ
ｍ以下の０．０８μｍとしたためリンクベース部２１に
かかる電界をさらに低くすることができ、すなわちリン
クベース部２１への電界集中を抑制することができ、ホ
ットキャリアによる悪影響による接合破壊等の劣化が防
止できる。
【００３６】また、Ｎ型ウェル領域５に形成される凹部
２０は、真性ベース領域１２形成用の開口部２２形成時
に同時に形成するため、ベース引き出し電極１０となる
ポリシリコン膜１０ａのエッチング時間を少し長くする
だけで、ポリシリコン膜１０ａとほぼ等しいエッチング
レートでＮ型ウェル領域５表面が例えば０．０８μｍの
深さにエッチングされて容易に凹部２０が形成できる。
この後イオン注入により真性ベース領域１２を形成しベ
ース引き出し電極１０からの不純物拡散による外部ベー
ス電極１１を形成することにより、上記の様なリンクベ
ース部２１の電界集中が抑制されたベース構造が容易に
形成できる。
２０は、真性ベース領域１２形成用の開口部２２形成時
に同時に形成するため、ベース引き出し電極１０となる
ポリシリコン膜１０ａのエッチング時間を少し長くする
だけで、ポリシリコン膜１０ａとほぼ等しいエッチング
レートでＮ型ウェル領域５表面が例えば０．０８μｍの
深さにエッチングされて容易に凹部２０が形成できる。
この後イオン注入により真性ベース領域１２を形成しベ
ース引き出し電極１０からの不純物拡散による外部ベー
ス電極１１を形成することにより、上記の様なリンクベ
ース部２１の電界集中が抑制されたベース構造が容易に
形成できる。
【００３７】実施例２．次に、この発明の実施例２によ
るバイポーラトランジスタについて図９を用いて説明す
る。なお、図９も上記実施例１と同様にエピタキシャル
層４下層の部分の図示を省略したものである。この実施
例によるバイポーラトランジスタの製造は、上記実施例
１と同様にＮ型ウェル領域５に凹部２０を形成した後
（図３参照）、薄い酸化膜１６形成を行い、その後真性
ベース領域１２ａ形成のためのＢイオンまたはＢＦ2イ
オンの注入工程を斜め回転イオン注入で行う（図９
（ａ））。次いで、上記実施例１と同様にサイドウォー
ル酸化膜１５を形成し（図９（ｂ））、その後上記実施
例１と同様の処理を施してバイポーラトランジスタを完
成する（図９（ｃ））。
るバイポーラトランジスタについて図９を用いて説明す
る。なお、図９も上記実施例１と同様にエピタキシャル
層４下層の部分の図示を省略したものである。この実施
例によるバイポーラトランジスタの製造は、上記実施例
１と同様にＮ型ウェル領域５に凹部２０を形成した後
（図３参照）、薄い酸化膜１６形成を行い、その後真性
ベース領域１２ａ形成のためのＢイオンまたはＢＦ2イ
オンの注入工程を斜め回転イオン注入で行う（図９
（ａ））。次いで、上記実施例１と同様にサイドウォー
ル酸化膜１５を形成し（図９（ｂ））、その後上記実施
例１と同様の処理を施してバイポーラトランジスタを完
成する（図９（ｃ））。
【００３８】この様に斜め回転イオン注入により真性ベ
ース領域１２ａを形成するため、その後のサイドウォー
ル酸化膜１５形成時の熱処理によって形成される真性ベ
ース領域１２ａの形状は、図９（ｂ）、（ｃ）に示す様
に端部（リンクベース部２１）がなだらかに横に広がっ
て曲率半径が大きくなり、リンクベース部２１への電界
集中が抑制される。このためホットキャリアによる悪影
響がさらに確実に防止できる。
ース領域１２ａを形成するため、その後のサイドウォー
ル酸化膜１５形成時の熱処理によって形成される真性ベ
ース領域１２ａの形状は、図９（ｂ）、（ｃ）に示す様
に端部（リンクベース部２１）がなだらかに横に広がっ
て曲率半径が大きくなり、リンクベース部２１への電界
集中が抑制される。このためホットキャリアによる悪影
響がさらに確実に防止できる。
【００３９】なお、真性ベース領域１２ａ形成のための
斜め回転イオン注入は、Ｎ型ウェル領域５に形成される
凹部２０の深さＤが０．１μｍを越える場合にも適用で
き、通常のイオン注入に比べてリンクベース部２１への
電界集中が抑制でき、信頼性を向上できる。
斜め回転イオン注入は、Ｎ型ウェル領域５に形成される
凹部２０の深さＤが０．１μｍを越える場合にも適用で
き、通常のイオン注入に比べてリンクベース部２１への
電界集中が抑制でき、信頼性を向上できる。
【００４０】実施例３．次に、この発明の実施例３によ
るバイポーラトランジスタについて、図１０を用いて説
明する。なお図１０もエピタキシャル層４下層部分の図
示を省略する。この実施例によるバイポーラトランジス
タは、サイドウォール酸化膜１５ａを、ＳｉＨ4とＮ2Ｏ
との反応、あるいはＳｉＣｌ2Ｈ2とＮ2Ｏとの反応によ
り８００℃程度の熱ＣＶＤ法により堆積される酸化膜で
構成したものである。上記実施例１で示した様に、サイ
ドウォール酸化膜１５ａは熱ＣＶＤ法で全面に酸化膜を
形成した後、ＲＩＥによりエッチングして形成するが、
後工程で熱処理が加えられるため、応力が問題となる。
例えばＴＥＯＳ（Tetraethyl orthosilicate）膜を用
いた場合、堆積時は引っ張り応力を持つが、熱処理後は
圧縮応力に変化する。この様な応力の変化は、下層のシ
リコン層に応力を生じさせ、酸化膜・シリコン界面の界
面準位を増加させ、酸化膜や酸化膜・シリコン界面にホ
ットキャリアを蓄えやすくする。
るバイポーラトランジスタについて、図１０を用いて説
明する。なお図１０もエピタキシャル層４下層部分の図
示を省略する。この実施例によるバイポーラトランジス
タは、サイドウォール酸化膜１５ａを、ＳｉＨ4とＮ2Ｏ
との反応、あるいはＳｉＣｌ2Ｈ2とＮ2Ｏとの反応によ
り８００℃程度の熱ＣＶＤ法により堆積される酸化膜で
構成したものである。上記実施例１で示した様に、サイ
ドウォール酸化膜１５ａは熱ＣＶＤ法で全面に酸化膜を
形成した後、ＲＩＥによりエッチングして形成するが、
後工程で熱処理が加えられるため、応力が問題となる。
例えばＴＥＯＳ（Tetraethyl orthosilicate）膜を用
いた場合、堆積時は引っ張り応力を持つが、熱処理後は
圧縮応力に変化する。この様な応力の変化は、下層のシ
リコン層に応力を生じさせ、酸化膜・シリコン界面の界
面準位を増加させ、酸化膜や酸化膜・シリコン界面にホ
ットキャリアを蓄えやすくする。
【００４１】上記実施例３では、サイドウォール酸化膜
１５ａを、８００℃程度の熱ＣＶＤ法で堆積した酸化膜
で構成したため、後工程での熱処理に影響されることな
く安定した応力が得られる。このためバイポーラトラン
ジスタを劣化させるホットキャリアが蓄積され難い構造
となりバイポーラトランジスタの信頼性が向上する。
１５ａを、８００℃程度の熱ＣＶＤ法で堆積した酸化膜
で構成したため、後工程での熱処理に影響されることな
く安定した応力が得られる。このためバイポーラトラン
ジスタを劣化させるホットキャリアが蓄積され難い構造
となりバイポーラトランジスタの信頼性が向上する。
【００４２】実施例４．次に、この発明の実施例４によ
るバイポーラトランジスタについて、図１１を用いて説
明する。なお、図１１もエピタキシャル層４下層部分の
図示を省略する。この実施例によるバイポーラトランジ
スタは、真性ベース領域１２表面の薄い酸化膜１６ａを
７．０〜２０．０ｎｍの膜厚に形成したものである。こ
の薄い酸化膜１６ａは、上記実施例１と同様に、真性ベ
ース領域１２形成用の開口部２２形成後に、真性ベース
領域１２形成のためのイオン注入の前に熱酸化によって
形成される。開口部２２形成時のＲＩＥによるエッチン
グではＮ型ウェル領域５のシリコン層もエッチングして
凹部２０を形成するため、凹部２０内のシリコン表面に
はエッチングによるダメージ層が５．０〜１０．０ｎｍ
の厚さで形成される。このシリコン表面のダメージ層は
酸化膜・シリコン界面の界面準位を増加させる原因とな
るものである。
るバイポーラトランジスタについて、図１１を用いて説
明する。なお、図１１もエピタキシャル層４下層部分の
図示を省略する。この実施例によるバイポーラトランジ
スタは、真性ベース領域１２表面の薄い酸化膜１６ａを
７．０〜２０．０ｎｍの膜厚に形成したものである。こ
の薄い酸化膜１６ａは、上記実施例１と同様に、真性ベ
ース領域１２形成用の開口部２２形成後に、真性ベース
領域１２形成のためのイオン注入の前に熱酸化によって
形成される。開口部２２形成時のＲＩＥによるエッチン
グではＮ型ウェル領域５のシリコン層もエッチングして
凹部２０を形成するため、凹部２０内のシリコン表面に
はエッチングによるダメージ層が５．０〜１０．０ｎｍ
の厚さで形成される。このシリコン表面のダメージ層は
酸化膜・シリコン界面の界面準位を増加させる原因とな
るものである。
【００４３】一方、真性ベース領域１２形成のためのイ
オン注入において、不純物イオンは薄い酸化膜１６ａを
介して注入されるが、バイポーラトランジスタの高周波
特性を保ちつつ、真性ベース領域１２の注入深さを制御
性良く行うためには、注入エネルギーを低くして分散を
小さくすることが望ましく、そのため薄い酸化膜１６ａ
の膜厚も最小限薄い方が望ましい。上記実施例４では、
薄い酸化膜１６ａを７．０〜２０．０ｎｍの膜厚に形成
したため、形成時の熱酸化の際にシリコン表面のエッチ
ングによるダメージ層を薄い酸化膜１６ａに取り込むこ
とができ、しかも必要以上に厚くして真性ベース領域１
２形成のためのイオン注入における高周波特性のばらつ
きを悪化させない。このため、酸化膜・シリコン界面の
界面準位の増加の原因となるシリコン表面のダメージ層
を除去することができ、バイポーラトランジスタを劣化
させるホットキャリアが蓄積され難い構造となり、バイ
ポーラトランジスタの信頼性が向上する。
オン注入において、不純物イオンは薄い酸化膜１６ａを
介して注入されるが、バイポーラトランジスタの高周波
特性を保ちつつ、真性ベース領域１２の注入深さを制御
性良く行うためには、注入エネルギーを低くして分散を
小さくすることが望ましく、そのため薄い酸化膜１６ａ
の膜厚も最小限薄い方が望ましい。上記実施例４では、
薄い酸化膜１６ａを７．０〜２０．０ｎｍの膜厚に形成
したため、形成時の熱酸化の際にシリコン表面のエッチ
ングによるダメージ層を薄い酸化膜１６ａに取り込むこ
とができ、しかも必要以上に厚くして真性ベース領域１
２形成のためのイオン注入における高周波特性のばらつ
きを悪化させない。このため、酸化膜・シリコン界面の
界面準位の増加の原因となるシリコン表面のダメージ層
を除去することができ、バイポーラトランジスタを劣化
させるホットキャリアが蓄積され難い構造となり、バイ
ポーラトランジスタの信頼性が向上する。
【００４４】なお、薄い酸化膜１６ａを７．０〜２０．
０ｎｍの膜厚に形成した構造は、Ｎ型ウェル領域５に形
成される凹部２０の深さＤが０．１μｍを越える場合に
も適用でき、発生したホットキャリアが酸化膜や酸化膜
・シリコン界面に蓄積するのを抑制でき、信頼性が向上
する。また、上記実施例２および３と併用することもで
き、さらに信頼性が向上する。
０ｎｍの膜厚に形成した構造は、Ｎ型ウェル領域５に形
成される凹部２０の深さＤが０．１μｍを越える場合に
も適用でき、発生したホットキャリアが酸化膜や酸化膜
・シリコン界面に蓄積するのを抑制でき、信頼性が向上
する。また、上記実施例２および３と併用することもで
き、さらに信頼性が向上する。
【００４５】
【発明の効果】以上の様に、この発明によるとエピタキ
シャル層に０．１μｍを越えない深さに凹部を設け、こ
の凹部の真下に真性ベース領域を、この凹部外側に外部
ベース領域を形成したため、リンクベース部への電界集
中が抑制されてホットキャリアの発生が抑えられ、ホッ
トキャリアの悪影響による接合破壊等の劣化が防止され
た信頼性の向上した半導体装置が得られる。
シャル層に０．１μｍを越えない深さに凹部を設け、こ
の凹部の真下に真性ベース領域を、この凹部外側に外部
ベース領域を形成したため、リンクベース部への電界集
中が抑制されてホットキャリアの発生が抑えられ、ホッ
トキャリアの悪影響による接合破壊等の劣化が防止され
た信頼性の向上した半導体装置が得られる。
【００４６】また、この発明によると、真性ベース領域
形成用の開口部を形成時に、ベース引き出し電極となる
ポリシリコン膜下層のエピタキシャル層を、深さが０．
１μｍを越えない様にエッチングして凹部を形成し、そ
の後イオン注入により真性ベース領域を形成し、ベース
引き出し電極からの不純物拡散によって外部ベース領域
を形成するため、上記の様なリンクベース部への電界集
中が抑制されて信頼性の高い半導体装置が容易に製造で
きる。
形成用の開口部を形成時に、ベース引き出し電極となる
ポリシリコン膜下層のエピタキシャル層を、深さが０．
１μｍを越えない様にエッチングして凹部を形成し、そ
の後イオン注入により真性ベース領域を形成し、ベース
引き出し電極からの不純物拡散によって外部ベース領域
を形成するため、上記の様なリンクベース部への電界集
中が抑制されて信頼性の高い半導体装置が容易に製造で
きる。
【００４７】また、この発明によると、真性ベース領域
を斜め回転イオン注入を用いてリンクベース部の横方向
の広がりを大きくし曲率半径の大きな形状としたためリ
ンクベース部への電界集中が抑制されてホットキャリア
の発生が抑えられ、ホットキャリアの悪影響による接合
破壊等の劣化が防止された信頼性の向上した半導体装置
が得られる。また、この発明によると、エピタキシャル
層の凹部の深さを０．１μｍを越えない様にしてしか
も、真性ベース領域を斜め回転イオン注入を用いて形成
したため、リンクベース部の形状がさらに横方向になだ
らかなものとなり電界集中がさらに抑制されて半導体装
置の信頼性が一層向上する。
を斜め回転イオン注入を用いてリンクベース部の横方向
の広がりを大きくし曲率半径の大きな形状としたためリ
ンクベース部への電界集中が抑制されてホットキャリア
の発生が抑えられ、ホットキャリアの悪影響による接合
破壊等の劣化が防止された信頼性の向上した半導体装置
が得られる。また、この発明によると、エピタキシャル
層の凹部の深さを０．１μｍを越えない様にしてしか
も、真性ベース領域を斜め回転イオン注入を用いて形成
したため、リンクベース部の形状がさらに横方向になだ
らかなものとなり電界集中がさらに抑制されて半導体装
置の信頼性が一層向上する。
【００４８】また、この発明によると、真性ベース領域
形成用の開口部形成時にエピタキシャル層の凹部を同時
に形成し、この後斜め回転イオン注入により真性ベース
領域を形成するため、真性ベース領域を凹部の真下で横
方向に広がった形状に容易に形成でき、上記の様なリン
クベース部への電界集中が抑制されて信頼性の高い半導
体装置が容易に製造できる。
形成用の開口部形成時にエピタキシャル層の凹部を同時
に形成し、この後斜め回転イオン注入により真性ベース
領域を形成するため、真性ベース領域を凹部の真下で横
方向に広がった形状に容易に形成でき、上記の様なリン
クベース部への電界集中が抑制されて信頼性の高い半導
体装置が容易に製造できる。
【００４９】また、この発明によると、真性ベース領域
形成用の開口部内壁に形成されるサイドウォール酸化膜
を、ＳｉＨ4とＮ2Ｏ、またはＳｉＣｌ2Ｈ2とＮ2Ｏの反
応による８００℃程度の熱ＣＶＤ法により堆積した酸化
膜によって形成するため、後工程での熱処理による応力
の変化がなく、酸化膜・シリコン界面の界面準位増加に
よるホットキャリアの蓄積が抑制されて半導体装置の信
頼性が向上する。
形成用の開口部内壁に形成されるサイドウォール酸化膜
を、ＳｉＨ4とＮ2Ｏ、またはＳｉＣｌ2Ｈ2とＮ2Ｏの反
応による８００℃程度の熱ＣＶＤ法により堆積した酸化
膜によって形成するため、後工程での熱処理による応力
の変化がなく、酸化膜・シリコン界面の界面準位増加に
よるホットキャリアの蓄積が抑制されて半導体装置の信
頼性が向上する。
【００５０】また、この発明によると、真性ベース領域
形成用の開口部内のシリコン表面に熱酸化法により７．
０〜２０．０ｎｍの膜厚の薄い酸化膜を形成後、真性ベ
ース領域形成のためのイオン注入を行うため、イオン注
入の制御性を保ちつつ、しかも上記開口部形成時のエッ
チングによるダメージ層を上記薄い酸化膜に取り込むこ
とができる。このため酸化膜・シリコン界面の界面準位
増加によるホットキャリアの蓄積が抑制されて信頼性が
向上する。また、この様な薄い酸化膜の形成を、上述し
た様なエピタキシャル層の浅い凹部の形成、斜め回転イ
オン注入による真性ベース領域の形成、または熱ＣＶＤ
法によるサイドウォール酸化膜の形成と併せて行うた
め、リンクベース部への電界集中によるホットキャリア
の発生の抑制、および発生したホットキャリアの蓄積の
抑制の効果がさらに高くなり信頼性が一層向上する。
形成用の開口部内のシリコン表面に熱酸化法により７．
０〜２０．０ｎｍの膜厚の薄い酸化膜を形成後、真性ベ
ース領域形成のためのイオン注入を行うため、イオン注
入の制御性を保ちつつ、しかも上記開口部形成時のエッ
チングによるダメージ層を上記薄い酸化膜に取り込むこ
とができる。このため酸化膜・シリコン界面の界面準位
増加によるホットキャリアの蓄積が抑制されて信頼性が
向上する。また、この様な薄い酸化膜の形成を、上述し
た様なエピタキシャル層の浅い凹部の形成、斜め回転イ
オン注入による真性ベース領域の形成、または熱ＣＶＤ
法によるサイドウォール酸化膜の形成と併せて行うた
め、リンクベース部への電界集中によるホットキャリア
の発生の抑制、および発生したホットキャリアの蓄積の
抑制の効果がさらに高くなり信頼性が一層向上する。
【図１】 この発明の実施例１による半導体装置の構造
を示す断面図である。
を示す断面図である。
【図２】 この発明の実施例１による半導体装置の製造
方法の一工程を示す断面図である。
方法の一工程を示す断面図である。
【図３】 この発明の実施例１による半導体装置の製造
方法の一工程を示す断面図である。
方法の一工程を示す断面図である。
【図４】 この発明の実施例１による半導体装置の製造
方法の一工程を示す断面図である。
方法の一工程を示す断面図である。
【図５】 この発明の実施例１による半導体装置の製造
方法の一工程を示す断面図である。
方法の一工程を示す断面図である。
【図６】 この発明の実施例１による半導体装置の製造
方法の一工程を示す断面図である。
方法の一工程を示す断面図である。
【図７】 この発明の実施例１による半導体装置の製造
方法の一工程を示す断面図である。
方法の一工程を示す断面図である。
【図８】 エピタキシャル層の凹部の深さと電界との関
係を示す図である。
係を示す図である。
【図９】 この発明の実施例２による半導体装置の構造
および製造方法を示す断面図である。
および製造方法を示す断面図である。
【図１０】 この発明の実施例３による半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図１１】 この発明の実施例４による半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図１２】 従来の半導体装置の構造を示す断面図であ
る。
る。
【図１３】 図１２の部分拡大図である。
１ 半導体基板、２ コレクタ埋め込み層、４ エピタ
キシャル層、１０ ベース引き出し電極、１０ａ ポリ
シリコン膜、１１ 外部ベース領域、１２，１２ａ 真
性ベース領域、１３ エミッタ引き出し電極、１４ エ
ミッタ領域、１５，１５ａ サイドウォール酸化膜、１
６，１６ａ 薄い酸化膜、１７ａ，ｂ，ｃ 酸化膜、２
０ 凹部、２２ 開口部。
キシャル層、１０ ベース引き出し電極、１０ａ ポリ
シリコン膜、１１ 外部ベース領域、１２，１２ａ 真
性ベース領域、１３ エミッタ引き出し電極、１４ エ
ミッタ領域、１５，１５ａ サイドウォール酸化膜、１
６，１６ａ 薄い酸化膜、１７ａ，ｂ，ｃ 酸化膜、２
０ 凹部、２２ 開口部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉久 康樹 伊丹市瑞原４丁目１番地 三菱電機株式会 社北伊丹製作所内
Claims (8)
- 【請求項１】 半導体基板に、第１導電型のコレクタ埋
め込み層と、このコレクタ埋め込み層上に形成された第
１導電型のエピタキシャル層と、このエピタキシャル層
表面に形成された凹部と、この凹部の真下の上記エピタ
キシャル層表面に形成された第２導電型の真性ベース領
域と、この真性ベース領域に隣接して上記凹部外側の上
記エピタキシャル層表面に形成された第２導電型の外部
ベース領域と、上記真性ベース領域中央部表面に形成さ
れた第１導電型のエミッタ領域とを有し、上記エピタキ
シャル層表面に形成された上記凹部の深さが０．１μｍ
を越えないことを特徴とする半導体装置。 - 【請求項２】 半導体基板にコレクタ埋め込み層を形成
後、エピタキシャル層を成長させる工程と、上記エピタ
キシャル層表面に接する様にポリシリコン膜を形成し、
このポリシリコン膜を覆う様に酸化膜を形成した後、こ
の酸化膜、上記ポリシリコン膜、さらに下地の上記エピ
タキシャル層をこのエピタキシャル層表面からの深さが
０．１μｍを越えない様にエッチングして、真性ベース
領域形成用の開口部を形成するとともに、上記エピタキ
シャル層表面の凹部の形成および上記ポリシリコン膜か
ら成るベース引き出し電極の形成を行う工程と、その後
イオン注入を施し上記凹部の真下に真性ベース領域を形
成する工程と、上記ベース引き出し電極からの不純物拡
散により外部ベース領域を形成する工程と、上記真性ベ
ース領域形成用の開口部内壁にサイドウォール酸化膜を
形成する工程と、その後上記真性ベース領域内のエミッ
タ領域の形成およびポリシリコン膜から成るエミッタ引
き出し電極の形成を行う工程と、を有することを特徴と
する半導体装置の製造方法。 - 【請求項３】 半導体基板に、第１導電型のコレクタ埋
め込み層と、このコレクタ埋め込み層上に形成された第
１導電型のエピタキシャル層と、このエピタキシャル層
表面に形成された凹部と、この凹部の真下の上記エピタ
キシャル層表面に形成された第２導電型の真性ベース領
域と、この真性ベース領域に隣接して上記凹部外側の上
記エピタキシャル層表面に形成された第２導電型の外部
ベース領域と、上記真性ベース領域中央部表面に形成さ
れた第１導電型のエミッタ領域とを有し、上記真性ベー
ス領域を斜め回転イオン注入を用いて形成したことによ
り、上記真性ベース領域端部の横方向の広がりを大きく
し曲率半径の大きな形状としたことを特徴とする半導体
装置。 - 【請求項４】 真性ベース領域を斜め回転イオン注入を
用いて形成したことにより、上記真性ベース領域端部の
横方向の広がりを大きくし曲率半径の大きな形状とした
ことを特徴とする請求項１記載の半導体装置。 - 【請求項５】 半導体基板にコレクタ埋め込み層を形成
後、エピタキシャル層を成長させる工程と、上記エピタ
キシャル層表面に接する様にポリシリコン膜を形成し、
このポリシリコン膜を覆う様に酸化膜を形成した後、こ
の酸化膜、上記ポリシリコン膜、さらに下地の上記エピ
タキシャル層をエッチングして、真性ベース領域形成用
の開口部を形成するとともに、上記エピタキシャル層表
面の凹部の形成および上記ポリシリコン膜から成るベー
ス引き出し電極の形成を行う工程と、その後斜め回転イ
オン注入を施し上記凹部の真下に真性ベース領域を形成
する工程と、上記ベース引き出し電極からの不純物拡散
により外部ベース領域を形成する工程と、上記真性ベー
ス領域形成用の開口部内壁にサイドウォール酸化膜を形
成し、ポリシリコン膜から成るエミッタ電極を形成する
工程と、その後上記真性ベース領域内のエミッタ領域の
形成およびポリシリコン膜から成るエミッタ引き出し電
極の形成を行う工程と、を有することを特徴とする請求
項３または４記載の半導体装置の製造方法。 - 【請求項６】 真性ベース領域形成用の開口部内壁に形
成するサイドウォール酸化膜を、ＳｉＨ4とＮ2Ｏ、また
はＳｉＣｌ2Ｈ2とＮ2Ｏの反応による８００℃程度の熱
ＣＶＤ法により堆積した後異方性エッチングにより形成
することを特徴とする請求項２または５記載の半導体装
置の製造方法。 - 【請求項７】 半導体基板にコレクタ埋め込み層を形成
後、エピタキシャル層を成長させる工程と、上記エピタ
キシャル層表面に接する様にポリシリコン膜を形成し、
このポリシリコン膜を覆う様に酸化膜を形成した後、こ
の酸化膜、上記ポリシリコン膜、さらに下地の上記エピ
タキシャル層をエッチングして、真性ベース領域形成用
の開口部を形成するとともに、上記エピタキシャル層表
面の凹部の形成および上記ポリシリコン膜から成るベー
ス引き出し電極の形成を行う工程と、上記開口部内のシ
リコン表面に、熱酸化法により７．０〜２０．０ｎｍの
膜厚の薄い酸化膜を形成し、この薄い酸化膜を介して上
記半導体基板上からイオン注入を施し上記凹部の真下に
真性ベース領域を形成する工程と、上記ベース引き出し
電極からの不純物拡散により外部ベース領域を形成する
工程と、上記真性ベース領域形成用の開口部内壁にサイ
ドウォール酸化膜を形成する工程と、その後上記真性ベ
ース領域内のエミッタ領域の形成およびポリシリコン膜
から成るエミッタ引き出し電極の形成を行う工程と、を
有することを特徴とする半導体装置の製造方法。 - 【請求項８】 真性ベース領域形成用の開口部形成後、
この開口部内のシリコン表面に、熱酸化法により７．０
〜２０．０ｎｍの膜厚の薄い酸化膜を形成し、この薄い
酸化膜を介して半導体基板上から真性ベース領域形成の
ためのイオン注入を行うことを特徴とする請求項２また
は５または６記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095222A JPH08288299A (ja) | 1995-04-20 | 1995-04-20 | 半導体装置およびその製造方法 |
| US08/622,641 US5893759A (en) | 1995-04-20 | 1996-03-27 | Semiconductor device and method of fabricating the same |
| DE19614162A DE19614162A1 (de) | 1995-04-20 | 1996-04-10 | Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095222A JPH08288299A (ja) | 1995-04-20 | 1995-04-20 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288299A true JPH08288299A (ja) | 1996-11-01 |
Family
ID=14131725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7095222A Pending JPH08288299A (ja) | 1995-04-20 | 1995-04-20 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5893759A (ja) |
| JP (1) | JPH08288299A (ja) |
| DE (1) | DE19614162A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999052138A1 (en) * | 1998-04-08 | 1999-10-14 | Aeroflex Utmc Microelectronic Systems Inc. | A bipolar transistor having low extrinsic base resistance |
| JP2003068751A (ja) * | 2001-08-27 | 2003-03-07 | Nec Yamagata Ltd | 半導体装置及びその製造方法 |
| CN103430310A (zh) * | 2010-12-20 | 2013-12-04 | 达尔捷特科半导体有限公司 | 具有提高的切换速度及提高的交叉控制及增加的输出电压的互补达林顿射极跟随器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4516145A (en) * | 1983-08-31 | 1985-05-07 | Storage Technology Partners | Reduction of contact resistance in CMOS integrated circuit chips and the product thereof |
| JPH0713967B2 (ja) * | 1984-03-19 | 1995-02-15 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US5077227A (en) * | 1986-06-03 | 1991-12-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JPH025428A (ja) * | 1988-06-24 | 1990-01-10 | Hitachi Ltd | 半導体装置の製造方法 |
| US5235206A (en) * | 1990-10-24 | 1993-08-10 | International Business Machines Corporation | Vertical bipolar transistor with recessed epitaxially grown intrinsic base region |
| JPH05175206A (ja) * | 1991-12-20 | 1993-07-13 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH05326544A (ja) * | 1992-05-20 | 1993-12-10 | Hitachi Ltd | 半導体装置の製造方法 |
| JP3241150B2 (ja) * | 1993-02-19 | 2001-12-25 | 新日本無線株式会社 | 高速バイポーラトランジスタの製造方法 |
-
1995
- 1995-04-20 JP JP7095222A patent/JPH08288299A/ja active Pending
-
1996
- 1996-03-27 US US08/622,641 patent/US5893759A/en not_active Expired - Fee Related
- 1996-04-10 DE DE19614162A patent/DE19614162A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US5893759A (en) | 1999-04-13 |
| DE19614162A1 (de) | 1996-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606141B2 (ja) | 半導体装置およびその製造方法 | |
| JP2011238955A (ja) | バイポーラトランジスタ | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005527979A (ja) | ＳｉＧｅヘテロジャンクション・バイポ−ラトランジスタの製造方法 | |
| US5194926A (en) | Semiconductor device having an inverse-T bipolar transistor | |
| JP2937253B2 (ja) | 半導体装置およびその製造方法 | |
| JP2708027B2 (ja) | 半導体装置およびその製造方法 | |
| WO1987001238A1 (en) | Fabricating a semiconductor device with buried oxide | |
| JP2803548B2 (ja) | 半導体装置の製造方法 | |
| US5523614A (en) | Bipolar transistor having enhanced high speed operation through reduced base leakage current | |
| JPH08288299A (ja) | 半導体装置およびその製造方法 | |
| JP3207883B2 (ja) | バイポーラ半導体装置の製造方法 | |
| US20050029624A1 (en) | Integrated circuit arrangement having PNP and NPN bipolar transistors, and fabrication method | |
| JP3326990B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH01246874A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製法 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| JP2615652B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2004311971A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2004022720A (ja) | 半導体装置 | |
| JP3082800B2 (ja) | 半導体装置およびその製造方法 | |
| JP3077798B2 (ja) | 半導体装置およびその製造方法 | |
| JP4213298B2 (ja) | 半導体装置の製造方法 | |
| KR100212157B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JPH06291132A (ja) | バイポーラトランジスタ及びその製造方法 |