JP3082800B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3082800B2 JP3082800B2 JP04130318A JP13031892A JP3082800B2 JP 3082800 B2 JP3082800 B2 JP 3082800B2 JP 04130318 A JP04130318 A JP 04130318A JP 13031892 A JP13031892 A JP 13031892A JP 3082800 B2 JP3082800 B2 JP 3082800B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- diode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000010410 layer Substances 0.000 claims description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 8
- 230000000694 effects Effects 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 2
- 230000000295 complement effect Effects 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0895—Tunnel injectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0664—Vertical bipolar transistor in combination with diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体装置に含まれるバイポーラトランジスタおよびそ
の製造方法に関するものである。
半導体装置に含まれるバイポーラトランジスタおよびそ
の製造方法に関するものである。
【０００２】
【従来の技術】バイポーラトンランジスタおよびそのエ
ミッタ・ベース型ダイオードのエミッタには、一般に砒
素ＤＯＰＯＳ（ｄｏｐｅｄ ｐｏｌｙｓｉｌｉｃｏｎ）
層が用いられている。
ミッタ・ベース型ダイオードのエミッタには、一般に砒
素ＤＯＰＯＳ（ｄｏｐｅｄ ｐｏｌｙｓｉｌｉｃｏｎ）
層が用いられている。
【０００３】つぎに図３の断面図を参照して工程順に説
明する。
明する。
【０００４】はじめにＰ型半導体基板１上にＮ型埋込層
２を形成したのち、Ｎ型エピタキシャル層３を成長して
からＰ型絶縁層４およびフィールド酸化膜５を形成して
素子間を絶縁分離する。つぎにイオン注入法によりＰ型
ベース６およびＰ型グラフトベース７を形成したのち、
フィールド酸化膜５をエッチングしてエミッタおよびコ
レクタのコンタクトを開口する。つぎに減圧ＣＶＤ法に
より厚さ４５０ｎｍのポリシリコン１０を成長したの
ち、７０ｋｅＶで砒素をイオン注入してから１０００℃
で熱処理して、Ｎ型エミッタ９を形成する。
２を形成したのち、Ｎ型エピタキシャル層３を成長して
からＰ型絶縁層４およびフィールド酸化膜５を形成して
素子間を絶縁分離する。つぎにイオン注入法によりＰ型
ベース６およびＰ型グラフトベース７を形成したのち、
フィールド酸化膜５をエッチングしてエミッタおよびコ
レクタのコンタクトを開口する。つぎに減圧ＣＶＤ法に
より厚さ４５０ｎｍのポリシリコン１０を成長したの
ち、７０ｋｅＶで砒素をイオン注入してから１０００℃
で熱処理して、Ｎ型エミッタ９を形成する。
【０００５】つぎに常圧ＣＶＤ法により厚さ５００ｎｍ
のＰＳＧ膜を堆積してからベース、エミッタ、コレクタ
のコンタクトを開口して、ＰＳＧ膜からなる層間絶縁膜
１２を形成する。つぎにスパッタ法によりアルミニウム
を堆積したのち、パターニングしてアルミニウム電極１
３を形成して、トランジスタＴｒおよびダイオードＤｉ
の素子部が完成する。
のＰＳＧ膜を堆積してからベース、エミッタ、コレクタ
のコンタクトを開口して、ＰＳＧ膜からなる層間絶縁膜
１２を形成する。つぎにスパッタ法によりアルミニウム
を堆積したのち、パターニングしてアルミニウム電極１
３を形成して、トランジスタＴｒおよびダイオードＤｉ
の素子部が完成する。
【０００６】トランジスタＴｒとダイオードＤｉとは、
同じ構造である。ダイオードＤｉのコレクタ・ベース間
はＣＢはアルミニウム電極１３で短絡されている。
同じ構造である。ダイオードＤｉのコレクタ・ベース間
はＣＢはアルミニウム電極１３で短絡されている。
【０００７】
【発明が解決しようとする課題】従来のバイポーラトラ
ンジスタおよびそのエミッタ・ベース型ダイオードは同
時に形成されている。エミッタには、砒素をイオン注入
したポリシリコン（砒素ＢＯＰＯＳ）層から砒素を熱拡
散してトランジスタおよびダイオードのエミッタを形成
する。
ンジスタおよびそのエミッタ・ベース型ダイオードは同
時に形成されている。エミッタには、砒素をイオン注入
したポリシリコン（砒素ＢＯＰＯＳ）層から砒素を熱拡
散してトランジスタおよびダイオードのエミッタを形成
する。
【０００８】そのためトランジスタの電流増幅率ｈFEを
上げようとすると、エミッタが深くなりベース幅が狭く
なって、ダイオードの耐圧が低下する。一方、ダイオー
ドの耐圧を上げようとすると、エミッタが浅くなりトラ
ンジスタの電流増幅率ｈFEが低くなって、所定のｈFEが
得られないという問題があった。
上げようとすると、エミッタが深くなりベース幅が狭く
なって、ダイオードの耐圧が低下する。一方、ダイオー
ドの耐圧を上げようとすると、エミッタが浅くなりトラ
ンジスタの電流増幅率ｈFEが低くなって、所定のｈFEが
得られないという問題があった。
【０００９】実験によるとトランジスタのｈFEを１００
とすると、ダイオードの耐圧が５．２Ｖになる。一方、
ダイオードの耐圧を６．０Ｖにすると、トランジスタの
ｈFEが８０になる。
とすると、ダイオードの耐圧が５．２Ｖになる。一方、
ダイオードの耐圧を６．０Ｖにすると、トランジスタの
ｈFEが８０になる。
【００１０】設計目標であるトランジスタのｈFE８０以
上、ダイオードの耐圧５Ｖ以上を満たす領域が非常に狭
く、歩留および工程管理において問題があった。
上、ダイオードの耐圧５Ｖ以上を満たす領域が非常に狭
く、歩留および工程管理において問題があった。
【００１１】
【問題を解決するための手段】本発明の半導体装置は、
エミッタ層の少なくとも一部がＯ２リーク層の形成され
たドープトポリシリコンからなるバイポーラトランジス
タおよび前記バイポーラトランジスタのエミッタ・ベー
ス型ダイオードを含んでいる。また本発明の半導体装置
の製造方法は、一導電型半導体基板上に逆導電型埋込層
を形成したのち、逆導電型エピタキシャル層を形成して
から一導電型絶縁層およびフィールド酸化膜を形成して
素子間を絶縁分離する工程と、一導電型不純物をイオン
注入して一導電型ベースおよび一導電型グラフトベース
を形成する工程と、フィールド酸化膜をエッチングして
エミッタおよびコレクタのコンタクトを開口する工程
と、減圧ＣＶＤ法によりポリシリコンを成長したのち、
逆導電型不純物をイオン注入してから熱処理して逆導電
型エミッタを形成する工程と、常圧ＣＶＤ法によりＰＳ
Ｇ膜を堆積してからベース、エミッタ、コレクタのコン
タクトを開口して、ＰＳＧ膜からなる層間絶縁膜を形成
する工程と、スパッタ法によりアルミニウムを堆積した
のち、パターニングしてアルミニウム電極を形成して、
トランジスタおよびコレクタ・ベースを短絡したエミッ
タ・ベース型ダイオードを形成する工程とを含むもので
ある。
エミッタ層の少なくとも一部がＯ２リーク層の形成され
たドープトポリシリコンからなるバイポーラトランジス
タおよび前記バイポーラトランジスタのエミッタ・ベー
ス型ダイオードを含んでいる。また本発明の半導体装置
の製造方法は、一導電型半導体基板上に逆導電型埋込層
を形成したのち、逆導電型エピタキシャル層を形成して
から一導電型絶縁層およびフィールド酸化膜を形成して
素子間を絶縁分離する工程と、一導電型不純物をイオン
注入して一導電型ベースおよび一導電型グラフトベース
を形成する工程と、フィールド酸化膜をエッチングして
エミッタおよびコレクタのコンタクトを開口する工程
と、減圧ＣＶＤ法によりポリシリコンを成長したのち、
逆導電型不純物をイオン注入してから熱処理して逆導電
型エミッタを形成する工程と、常圧ＣＶＤ法によりＰＳ
Ｇ膜を堆積してからベース、エミッタ、コレクタのコン
タクトを開口して、ＰＳＧ膜からなる層間絶縁膜を形成
する工程と、スパッタ法によりアルミニウムを堆積した
のち、パターニングしてアルミニウム電極を形成して、
トランジスタおよびコレクタ・ベースを短絡したエミッ
タ・ベース型ダイオードを形成する工程とを含むもので
ある。
【００１２】
【作用】Ｏ2 リーク層を有するトランジスタについて、
ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ，ｖｏｌ．ＥＤ−２６，ｎ
ｏ．１１，Ｎｏｖ．１９７９，ｐｐ．１７７１〜１７７
６の要旨を説明する。
ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ，ｖｏｌ．ＥＤ−２６，ｎ
ｏ．１１，Ｎｏｖ．１９７９，ｐｐ．１７７１〜１７７
６の要旨を説明する。
【００１３】エミッタポリシリコンにＯ2 リーク層が形
成されているものをＳＩＳ（ｓｉｌｉｃｏｎ ｉｎｓｕ
ｌａｔｏｒ ｓｉｌｉｃｏｎ）構造のトンネルエミッタ
という。トンネルエミッタにおいては、エレクトロンの
トンネル確率がホールのトンネル確率よりも２〜３桁大
きいので、エミッタ注入効率が上ってトランジスタのｈ
FE温度依存性を低減することができる。
成されているものをＳＩＳ（ｓｉｌｉｃｏｎ ｉｎｓｕ
ｌａｔｏｒ ｓｉｌｉｃｏｎ）構造のトンネルエミッタ
という。トンネルエミッタにおいては、エレクトロンの
トンネル確率がホールのトンネル確率よりも２〜３桁大
きいので、エミッタ注入効率が上ってトランジスタのｈ
FE温度依存性を低減することができる。
【００１４】
【実施例】つぎに本発明の第１の実施例について、図１
（ａ）の断面図およびその拡大断面図である図１（ｂ）
を参照して説明する。
（ａ）の断面図およびその拡大断面図である図１（ｂ）
を参照して説明する。
【００１５】イオン注入法によりＰ型ベース６およびＰ
型グラフトエース７を形成したのち、フィールド酸化膜
５をエッチングしてエミッタおよびコレクタのコンタク
トを開口するところまでは従来例と同様である。
型グラフトエース７を形成したのち、フィールド酸化膜
５をエッチングしてエミッタおよびコレクタのコンタク
トを開口するところまでは従来例と同様である。
【００１６】そのあと減圧ＣＶＤ法により厚さ１０ｎｍ
のポリシリコン１０を成長したあと厚さ２ｎｍのＯ2 リ
ーク層１１を成長してから、さらに厚さ４４０ｎｍのポ
リシリコン１０を成長させる。このときＳｉＨ4 （シラ
ン）を用いてポリシリコン１０を成長させる途上で、Ｏ
2 （酸素）をリークさせてＯ2 リーク層１１を成長させ
ている。Ｏ2 リークさせると成長速度が著しく低くなる
ので、厚さ２ｎｍという極薄のＯ2 リーク層の膜厚を制
御することは容易である。
のポリシリコン１０を成長したあと厚さ２ｎｍのＯ2 リ
ーク層１１を成長してから、さらに厚さ４４０ｎｍのポ
リシリコン１０を成長させる。このときＳｉＨ4 （シラ
ン）を用いてポリシリコン１０を成長させる途上で、Ｏ
2 （酸素）をリークさせてＯ2 リーク層１１を成長させ
ている。Ｏ2 リークさせると成長速度が著しく低くなる
ので、厚さ２ｎｍという極薄のＯ2 リーク層の膜厚を制
御することは容易である。
【００１７】つぎに７０ｋｅＶで砒素をイオン注入した
から１０００℃で熱処理して、Ｎ型エミッタ９を形成す
る。
から１０００℃で熱処理して、Ｎ型エミッタ９を形成す
る。
【００１８】このあとは従来例と同様にしてトランジス
タＴｒおよびダイオードＤｉの素子部が完成する。
タＴｒおよびダイオードＤｉの素子部が完成する。
【００１９】つぎに本発明の第２の実施例について、図
２（ａ）の断面図およびその拡大断面図である図２
（ｂ）を参照して説明する。
２（ａ）の断面図およびその拡大断面図である図２
（ｂ）を参照して説明する。
【００２０】本実施例では、つぎのように２つのＯ2 リ
ーク層１１ａ，１１ｂを成長する。
ーク層１１ａ，１１ｂを成長する。
【００２１】減圧ＣＶＤ法により厚さ１０ｎｍのポリシ
リコン１０を成長したのち、厚さ２ｎｍのＯ2 リーク層
１１ｂを成長する。そのあと厚さ２００ｎｍのポリシリ
コン１０を成長したのち、再び厚さ２ｎｍのＯ2 リーク
層１１ｂを成長してから、厚さ２４０ｎｍのポリシリコ
ン１０を成長させる。
リコン１０を成長したのち、厚さ２ｎｍのＯ2 リーク層
１１ｂを成長する。そのあと厚さ２００ｎｍのポリシリ
コン１０を成長したのち、再び厚さ２ｎｍのＯ2 リーク
層１１ｂを成長してから、厚さ２４０ｎｍのポリシリコ
ン１０を成長させる。
【００２２】本実施例では２つのＯ2 リーク層１１ａ，
１１ｂを形成することにより、砒素がＰ型ベース６の表
面に拡散するのを抑えることができるので、さらに浅い
エミッタ９を形成することができる。
１１ｂを形成することにより、砒素がＰ型ベース６の表
面に拡散するのを抑えることができるので、さらに浅い
エミッタ９を形成することができる。
【００２３】実験によれば、Ｏ2 リーク層１１，１１
ａ，１１ｂの厚さは１〜３ｎｍに制御する必要がある。
ａ，１１ｂの厚さは１〜３ｎｍに制御する必要がある。
【００２４】
【発明の効果】ポリシリコンと半導体基板との界面から
１０ｎｍのところにＯ2 リーク層を形成してトンネルエ
ミッタ構造のトランジスタを形成した。エミッタ拡散を
深くすることなく、ベース幅も狭くすることなく電流増
幅率ｈFEを大きくすることができる。同時に耐圧の高い
エミッタ・ベース型ダイオードを形成することができ
る。
１０ｎｍのところにＯ2 リーク層を形成してトンネルエ
ミッタ構造のトランジスタを形成した。エミッタ拡散を
深くすることなく、ベース幅も狭くすることなく電流増
幅率ｈFEを大きくすることができる。同時に耐圧の高い
エミッタ・ベース型ダイオードを形成することができ
る。
【００２５】例えば２つのＯ2 リーク層を形成すること
により、トランジスタのｈFEを１４０にするとダイオー
ドの耐圧は５．０Ｖになった。またダイオードの耐圧を
６．９Ｖにすると、トランジスタのｈFEは８０になっ
た。設計目標値を満たす領域が大きく拡がって、歩留が
向上して工程管理が容易になった。
により、トランジスタのｈFEを１４０にするとダイオー
ドの耐圧は５．０Ｖになった。またダイオードの耐圧を
６．９Ｖにすると、トランジスタのｈFEは８０になっ
た。設計目標値を満たす領域が大きく拡がって、歩留が
向上して工程管理が容易になった。
【図１】（ａ）は本発明の第１の実施例を示す断面図で
ある。（ｂ）は（ａ）の拡大断面図である。
ある。（ｂ）は（ａ）の拡大断面図である。
【図２】（ａ）は本発明の第２の実施例を示す断面図で
ある。（ｂ）は（ａ）の拡大断面図である。
ある。（ｂ）は（ａ）の拡大断面図である。
【図３】従来のバイポーラトランジスタおよびそのエミ
ッタ・ベース型ダイオードを示す断面図である。
ッタ・ベース型ダイオードを示す断面図である。
１ Ｐ型半導体基板 ２ Ｎ型埋込層 ３ Ｎ型エピタキシャル層 ４ Ｐ型分離層 ５ フィールド酸化膜 ６ Ｐ型ベース ７ Ｐ型グラフトベース ８ Ｎ型コレクタ ９ Ｎ型エミッタ １０ ポリシリコン １１，１１ａ，１１ｂ Ｏ2 リーク層 １２ 層間絶縁膜 １３ アルミニウム電極 Ｔｒ トランジスタ Ｄｉ ダイオード Ｂ ベース電極 Ｅ エミッタ電極 Ｃ コレクタ電極 ＣＢ コレクタ・ベース電極
Claims (2)
- 【請求項１】 バイポーラトランジスタ及びエミッタ・
ベース型ダイオードを有する半導体装置であって、前記
バイポーラトランジスタは、第１導電型の第１のコレク
タ層と、前記第１導電型と逆導電型の第２導電型であっ
て前記第１のコレクタ層と第１のＰＮ接合を形成する第
１のベース層と、前記第１導電型であって前記第１のベ
ース層と第２のＰＮ接合を形成する第１のエミッタ層
と、前記第１のエミッタ層と接する第１のエミッタ電極
とを含み、前記エミッタ・ベース型ダイオードは、前記
第１導電型の第２のコレクタ層と、前記第２導電型であ
って前記第２のコレクタ層と第３のＰＮ接合を形成する
第２のベース層と、前記第２のベース層と第４のＰＮ接
合を形成する第２のエミッタ層と、前記第２のエミッタ
層と接する第２のエミッタ電極と、前記第２のコレクタ
層と前記第２のベース層を接続する導電体電極とを含
み、前記第２のベース層は、前記第１のベース層と同時
に形成されたものであり、前記第２のエミッタ層は、前
記第１のエミッタ層と同時に形成されたものであって前
記エミッタ・ベース型ダイオードの耐圧が設計値以上達
成するような厚さを有し、前記第１のエミッタ電極は、
第１のドープトポリシリコン層と第２のドープトポリシ
リコン層と前記第１及び第２のドープトポリシリコン層
との間に形成され前記トランジスタのエミッタ層の厚さ
が該ダイオードの前記エミッタ層の厚さに基づく電流増
幅率の低下をトンネル効果により前記トランジスタの電
流増幅率が設計値以上に達成するように形成されたＯ2
リーク層とを有するものであることを特徴とする半導体
装置。 - 【請求項２】 トランジスタ形成領域及びダイオード形
成領域を備える一導電型半導体基板上に前記トランジス
タ形成領域及びダイオード形成領域に第２導電型の第１
及び第２のコレクタ層をそれぞれ形成する工程と、イオ
ン注入法により一導電型の第１及び第２のベース層を前
記トランジスタ形成領域の前記第１のコレクタ層及びダ
イオード形成領域の前記第２のコレクタ層に同時に形成
する工程と、前記第１及び第２のベース層上に第１及び
第２のポリシリコン層を選択的にそれぞれ形成する工程
と、前記第１及び第２のポリシリコン層にイオン注入し
て熱処理をし前記トランジスタ形成領域の前記第１のベ
ース層及び前記ダイオード形成領域の第２のベース層に
同時に前記第２導電型の第１及び第２のエミッタ層をそ
れぞれ形成する工程と、層間絶縁膜を堆積してベース、
エミッタ、コレクタのコンタクトを開口し金属膜を堆積
したのちパターニングして金属電極を形成して、前記ト
ランジスタ形成領域にトランジスタを前記ダイオード形
成領域にコレクタ・ベースを短絡したエミッタ・ベース
型ダイオードを形成する工程とを含み、前記第２のエミ
ッタ層は、該ダイオードの耐圧が設計値以上の値を達す
るような膜厚に形成され、前記トランジスタ形成領域の
前記第１のポリシリコン層には、前記ダイオード形成領
域の第２のエミッタ層の膜厚に基づく前記トランジスタ
の電流増幅率の低下を補完し所定の電流増幅率がえられ
るように形成されたＯ2リーク層とを備えることを特徴
とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04130318A JP3082800B2 (ja) | 1992-05-22 | 1992-05-22 | 半導体装置およびその製造方法 |
| US08/063,212 US5323021A (en) | 1992-05-22 | 1993-05-17 | Semiconductor integrated circuit device having diode and bipolar transistor held in contact through oxygen-leakage film with emitter electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04130318A JP3082800B2 (ja) | 1992-05-22 | 1992-05-22 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661238A JPH0661238A (ja) | 1994-03-04 |
| JP3082800B2 true JP3082800B2 (ja) | 2000-08-28 |
Family
ID=15031467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04130318A Expired - Fee Related JP3082800B2 (ja) | 1992-05-22 | 1992-05-22 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5323021A (ja) |
| JP (1) | JP3082800B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8239176B2 (en) * | 2008-02-13 | 2012-08-07 | Feng Ma | Simulation methods and systems for carriers having multiplications |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4672413A (en) * | 1984-04-16 | 1987-06-09 | Trw Inc. | Barrier emitter transistor |
| US5028973A (en) * | 1989-06-19 | 1991-07-02 | Harris Corporation | Bipolar transistor with high efficient emitter |
| US5272357A (en) * | 1989-11-30 | 1993-12-21 | Canon Kabushiki Kaisha | Semiconductor device and electronic device by use of the semiconductor |
-
1992
- 1992-05-22 JP JP04130318A patent/JP3082800B2/ja not_active Expired - Fee Related
-
1993
- 1993-05-17 US US08/063,212 patent/US5323021A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5323021A (en) | 1994-06-21 |
| JPH0661238A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432104A (en) | Method for fabricating a vertical bipolar transistor with reduced parasitic capacitance between base and collector regions | |
| JP3186691B2 (ja) | 半導体装置及びその形成方法 | |
| US6642553B1 (en) | Bipolar transistor and method for producing same | |
| JPS60202965A (ja) | 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 | |
| JP2803548B2 (ja) | 半導体装置の製造方法 | |
| US5096842A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| EP0118102A2 (en) | Method for manufacturing a semiconductor device | |
| JP2515055B2 (ja) | 半導体デバイス | |
| JP3082800B2 (ja) | 半導体装置およびその製造方法 | |
| JP3149470B2 (ja) | 半導体装置の製造方法 | |
| JP2001196382A (ja) | 半導体装置及びその製造方法 | |
| JPH07169773A (ja) | 半導体装置およびその製造方法 | |
| JP3207883B2 (ja) | バイポーラ半導体装置の製造方法 | |
| US5244822A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| JP2850669B2 (ja) | 半導体装置 | |
| JP2797774B2 (ja) | 半導体装置およびその製造方法 | |
| KR960006750B1 (ko) | 쌍극자 트랜지스터 장치 및 그 제조방법 | |
| JPH0897223A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS59214263A (ja) | 二重拡散形絶縁ゲ−ト電界効果トランジスタ | |
| JPH11307544A (ja) | バイポーラトランジスタ及び半導体集積回路装置 | |
| JP2000323665A (ja) | 半導体装置の製法 | |
| JPH08288299A (ja) | 半導体装置およびその製造方法 | |
| JPH02265247A (ja) | 半導体装置 | |
| JP3185276B2 (ja) | 半導体装置およびその製造方法 | |
| JP3186265B2 (ja) | バイポーラトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981013 |
|
| LAPS | Cancellation because of no payment of annual fees |