CN102655170B - 锗硅异质结双极晶体管工艺中可变电容及制造方法 - Google Patents

锗硅异质结双极晶体管工艺中可变电容及制造方法 Download PDF

Info

Publication number
CN102655170B
CN102655170B CN201110052241.7A CN201110052241A CN102655170B CN 102655170 B CN102655170 B CN 102655170B CN 201110052241 A CN201110052241 A CN 201110052241A CN 102655170 B CN102655170 B CN 102655170B
Authority
CN
China
Prior art keywords
epitaxial layer
well region
silicon carbon
germanium silicon
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110052241.7A
Other languages
English (en)
Other versions
CN102655170A (zh
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110052241.7A priority Critical patent/CN102655170B/zh
Publication of CN102655170A publication Critical patent/CN102655170A/zh
Application granted granted Critical
Publication of CN102655170B publication Critical patent/CN102655170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种锗硅异质结双极晶体管工艺中可变电容,包括:N型阱区和P型锗硅碳外延层。阱区形成于有源区中并和浅槽场氧底部的赝埋层相连并通过一深孔接触引出。锗硅碳外延层形成于阱区上方并和阱区形成接触,锗硅碳外延层掺入了在位掺杂的硼原子并和阱区形成单边突变结并组成可变电容。本发明还公开了一种锗硅异质结双极晶体管工艺中可变电容的制造方法。本发明能改善可变电容的电压系数、提高可变电容的性能并能满足射频产品对可变电容的性能要求,能和锗硅异质结双极晶体管工艺兼容并降低成本。

Description

锗硅异质结双极晶体管工艺中可变电容及制造方法
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种锗硅异质结双极晶体管工艺中可变电容;本发明还涉及一种锗硅异质结双极晶体管工艺中可变电容的制造方法。
背景技术
可变电容是射频和模拟电路中广泛使用的一种无源器件,与普通电容不同,可变电容需要容值随外加电压的变化而变化。性能好的可变电容要求容值随外加电压呈线性反比关系,以方便电路设计。现有技术中常用的两种可变电容为MOS可变电容和结可变电容,这两种现有可变电容都不能实现容值与外加电压的反比线性关系,其中现有MOS可变电容的线性度更差。在现有结可变电容中,单边突变结的结电容与电压呈平方根反比关系,是可实现的可变电容中最接近反比线性关系的器件,而线性缓变结则呈立方根反比关系。因此高性能的可变电容应该制作成接近单边突变结的结可变电容。然而现有结电容绝大多数都是通过离子注入方式形成,都是缓变结,电容值和电压的反比线性关系都比较差,很难满足射频和模拟电路的需要。
发明内容
本发明所要解决的技术问题是提供一种锗硅异质结双极晶体管工艺中可变电容,能改善可变电容的电压系数、提高可变电容的性能并能满足射频产品对可变电容的性能要求,能和锗硅异质结双极晶体管工艺兼容并降低成本;本发明所要解决的另一技术问题是提供一种锗硅异质结双极晶体管的制造方法。
为解决上述技术问题,本发明提供的锗硅异质结双极晶体管工艺中可变电容形成于硅衬底上,有源区由浅槽场氧隔离,可变电容包括:一N型阱区,形成于所述有源区中,所述N型阱区的深度大于所述浅槽场氧底部的深度;在所述浅槽场氧的底部形成有一N型赝埋层,所述赝埋层和所述阱区形成接触,在所述赝埋层顶部的所述浅槽场氧中形成有和所述赝埋层相接触的深孔接触,所述深孔接触为所述阱区的引出电极。一P型锗硅碳外延层,形成于所述硅衬底表面且位于所述阱区的上方并和所述阱区相连;所述锗硅碳外延层的P型掺杂杂质为在位掺杂的硼原子,所述锗硅碳外延层的掺杂浓度大于所述阱区的掺杂浓度,所述锗硅碳外延层和所述阱区相连接的区域形成一单边突变结,由所述单边突变结组成可变电容;所述锗硅碳外延层横向延伸到所述浅槽场氧的上方,所述锗硅碳外延层的延伸部分的上方形成有金属接触,所述金属接触为所述锗硅碳外延层的引出电极。
进一步的改进是,所述锗硅碳外延层的P型掺杂杂质还包括离子注入的铟原子,所述铟原子掺杂杂质的注入剂量为1e12cm-2~1e13cm-2、注入能量10KeV~100KeV。
进一步的改进是,在所述锗硅碳外延层上形成有一发射极多晶硅,在所述发射极多晶硅和所述锗硅碳外延层之间形成有由0层、或大于等于1层的绝缘薄膜组成的介质层;所述发射极多晶硅的横向尺寸大于或等于所述有源区横向尺寸,在所述发射极多晶硅的侧壁上形成有侧墙。未被所述发射极多晶硅覆盖的所述锗硅碳外延层的延伸部分中形成有外基区注入的硼原子。
进一步的改进是,所述阱区的N型掺杂杂质包括多次不同注入能量的磷原子或砷原子;所述阱区的N型掺杂杂质的注入剂量1e12cm-2~5e14cm-2、注入能量为50KeV~500KeV;所述赝埋层的N型掺杂杂质的注入杂质为磷或砷、注入剂量为1e14cm-2~1e16cm-2、注入能量为1KeV~100KeV。
为解决上述技术问题,本发明提供的锗硅异质结双极晶体管工艺中可变电容的制造方法包括如下步骤:
步骤一、在硅衬底上形成浅槽场氧的沟槽和有源区。
步骤二、在所述沟槽的底部进行N型离子注入形成一赝埋层。
步骤三、在所述沟槽中填入氧化硅形成所述浅槽场氧。
步骤四、在所述有源区中进行N型离子注入形成一阱区,所述阱区的深度大于所述浅槽场氧底部的深度,所述赝埋层和所述阱区在所述浅槽场氧的底部形成接触。
步骤五、采用外延生长工艺在所述硅衬底表面上形成P型锗硅碳外延层,所述锗硅碳外延层覆盖于所述阱区上并横向延伸到所述阱区周侧的所述浅槽场氧上;所述锗硅碳外延层采用在位掺杂工艺进行掺杂、掺杂杂质为硼原子,所述锗硅碳外延层的掺杂浓度大于所述阱区的掺杂浓度;所述锗硅碳外延层和其底部的所述阱区相接触形成一单边突变结,由所述单边突变结组成可变电容。
步骤六、在所述赝埋层顶部的所述浅槽场氧中形成一和所述赝埋层相接触的深孔接触,所述深孔接触为所述阱区的引出电极;在所述锗硅碳外延层的延伸部分的上方形成金属接触,所述金属接触为所述锗硅碳外延层的引出电极。
进一步的改进是,步骤二中所述赝埋层的N型离子注入的注入杂质为磷或砷、注入剂量为1e14cm-2~1e16cm-2、注入能量为1KeV~100KeV;步骤四中所述阱区的N型离子注入按照不同注入能量分多步实现,所述阱区的N型离子注入的注入杂质为磷原子或砷原子、注入剂量1e12cm-2~5e14cm-2、注入能量为50KeV~500KeV。
进一步的改进是,步骤五中外延生长之后还包括在所述锗硅碳外延层中进行括铟原子的离子注入,所述铟原子的离子注入的注入剂量为1e12cm-2~1e13cm-2、注入能量10KeV~100KeV。
进一步的改进是,步骤五中形成所述锗硅碳外延层之后,还包括在所述锗硅碳外延层上形成由0层、或大于等于1层的绝缘薄膜组成的介质层的步骤、在所述介质层上形成发射极多晶硅的步骤;所述发射极多晶硅的横向尺寸大于或等于所述有源区横向尺寸,在所述发射极多晶硅的侧壁上形成有侧墙。形成所述发射极多晶硅之后,还包括在未被所述发射极多晶硅覆盖的所述锗硅碳外延层的延伸部分中进行硼原子的外基区注入的步骤。进行所述外基区注入之后,还包括在未被所述发射极多晶硅覆盖的所述锗硅碳外延层的延伸部分中进行硅化物生长的步骤。
现有技术中的结可变电容都是由离子注入形成的扩散结,近似于线性缓变结,结电容与外加电压呈立方根反比关系,与线性反比关系相差甚远,不满足射频电路的需求。而本发明可变电容采用锗硅异质结双极晶体管工艺中的基区和集电区的结制作可变电容,即本发明可变电容的P型锗硅碳外延层采用锗硅异质结双极晶体管工艺中锗硅基区工艺、本发明可变电容的N型阱区采用锗硅异质结双极晶体管工艺中集电区工艺,上述工艺形成的本发明可变电容的优点是:
1、锗硅基区中的硼掺杂是外延中的在位掺杂,分布狭窄,而且很陡峭,能使得形成本发明可变电容的结接近单边突变结,该结电容与电压的相关性变成平方根反比关系,更加接近线性反比关系。
2、锗硅中掺碳工艺抑制了硼原子在后续热过程中的扩散,更加有利于可变电容性能改善。
3、通过在很薄的锗硅基区中低能量注入铟原子,能获得更高容值的可变电容。
4、锗硅异质结双极晶体管工艺是射频工艺中的典型代表并且正广泛应用于射频技术中。而本发明可变电容的制造工艺能和锗硅异质结双极晶体管工艺兼容,包括集电区形成、赝埋层制作、深孔接触、基区外延、多晶硅发射极形成以及外基区离子注入等。因此本发明可变电容能作为锗硅异质结双极晶体管应用的射频电路中的高性能、低成本的无源器件。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例可变电容的结构示意图;
图2-图7是本发明实施例制造方法中器件的结构示意图。
具体实施方式
如图1所示,是本发明实施例可变电容的结构示意图。本发明实施例锗硅异质结双极晶体管工艺中可变电容形成于P型硅衬底1上,有源区由浅槽场氧2隔离,可变电容包括:
一N型阱区7,形成于所述有源区中,所述N型阱区7的深度大于所述浅槽场氧2底部的深度。所述阱区7采用和锗硅异质结双极晶体管的集电区相同的工艺,所述阱区7的N型掺杂杂质包括多次不同注入能量的磷原子或砷原子;所述阱区7的N型掺杂杂质的注入剂量1e12cm-2~5e14cm-2、注入能量为50KeV~500KeV。在所述浅槽场氧2的底部形成有一N型赝埋层5,所述赝埋层5和锗硅异质结双极晶体管的赝埋层的工艺相同,所述赝埋层5的N型掺杂杂质的注入杂质为磷或砷、注入剂量为1e14cm-2~1e16cm-2、注入能量为1KeV~100KeV。所述赝埋层5和所述阱区7形成接触,在所述赝埋层5顶部的所述浅槽场氧2中形成有和所述赝埋层5相接触的深孔接触14,所述深孔接触14为所述阱区7的引出电极。
一P型锗硅碳外延层8,形成于所述硅衬底1表面且位于所述阱区7的上方并和所述阱区7相连。所述锗硅碳外延层8的P型掺杂杂质为在位掺杂的硼原子,所述锗硅碳外延层8的掺杂浓度大于所述阱区7的掺杂浓度,所述锗硅碳外延层8和所述阱区7相连接的区域形成一单边突变结,由所述单边突变结组成可变电容。其中锗硅碳外延层8中的碳杂质的存在抑制了锗硅碳外延层8中的硼杂质在后续的热过程中的扩散,能使形成的可变电容的性能更加良好。所述锗硅碳外延层8的P型掺杂杂质还包括离子注入的铟原子,所述铟原子掺杂杂质的注入剂量为1e12cm-2~1e13cm-2、注入能量10KeV~100KeV。所述铟原子的掺入,能使本发明实施例可变电容获得更高容值。
所述锗硅碳外延层8还横向延伸到所述浅槽场氧2的上方。在所述锗硅碳外延层8上形成有一发射极多晶硅10,所述发射极多晶硅10的工艺条件和锗硅异质结双极晶体管的多晶硅发射极的多晶硅的工艺相同。在所述发射极多晶硅10和所述锗硅碳外延层8之间形成有由0层、或大于等于1层的绝缘薄膜组成的介质层9;所述发射极多晶硅10的横向尺寸大于或等于所述有源区横向尺寸,在所述发射极多晶硅10的侧壁上形成有侧墙11,所述侧墙11的材料为氧化硅或氮化硅。
在未被所述发射极多晶硅10覆盖的所述锗硅碳外延层8的延伸部分中形成有外基区注入的硼原子,以及在未被所述发射极多晶硅10覆盖的所述锗硅碳外延层8的延伸部分上形成有金属硅化物,所述金属硅化物用于减小接触电阻。在所述锗硅碳外延层8的延伸部分的上方形成有金属接触13,所述金属接触13为所述锗硅碳外延层8的引出电极。所述金属接触13是在所述层间氧化硅膜12中开孔后填入金属形成的。
如图2~图7所示,是本发明实施例制造方法中器件的结构示意图。本发明实施例锗硅异质结双极晶体管工艺中可变电容的制造方法包括如下步骤:
步骤一、如图2所示,在P型硅衬底1上依次淀积氧化硅3和氮化硅4,由所述氧化硅层3和氮化硅层4组成硬掩膜层。通过光刻和刻蚀制作形成浅槽场氧2的沟槽2A和有源区。
步骤二、如图2所示,利用所述硬质掩膜层的阻挡作用,在所述沟槽2A的底部进行低能量、高剂量的N型离子注入形成一赝埋层5。所述赝埋层5的N型离子注入的注入杂质为磷或砷、注入剂量为1e14cm-2~1e16cm-2、注入能量为1KeV~100KeV。
步骤三、如图3所示,去除所述硬质掩膜层并在所述沟槽2A中填入氧化硅形成所述浅槽场氧2。
步骤四、如图3所示,淀积第一介质膜6,所述第一介质膜6为单层绝缘膜、或多层绝缘膜结构,并通过光刻和刻蚀打开集电区。本步骤和锗硅异质结双极晶体管的制造工艺中的集电区的形成工艺兼容,可以在同一硅衬底的形成锗硅异质结双极晶体管的区域和形成可变电容的区域都采用形成集电区的工艺来同时形成锗硅异质结双极晶体管的集电区和可变电容的阱区7。所述阱区7是利用光刻后的所述第一介质膜6为阻挡层在所述有源区中进行N型离子注入形成,所述阱区7的深度大于所述浅槽场氧2底部的深度,所述赝埋层5和所述阱区7在所述浅槽场氧2的底部形成接触。所述阱区7的N型离子注入按照不同注入能量分多步实现,所述阱区7的N型离子注入的注入杂质为磷原子或砷原子、注入剂量1e12cm-2~5e14cm-2、注入能量为50KeV~500KeV。
步骤五、如图4所示,采用外延生长工艺在所述硅衬底1表面上形成P型锗硅碳外延层8,在很窄的厚度范围内均匀在位掺杂硼原子,并在外延生长之后还在所述锗硅碳外延层8中进行括铟原子的离子注入,所述铟原子的离子注入的注入剂量为1e12cm-2~1e13cm-2、注入能量10KeV~100KeV。形成的所述锗硅碳外延层8的掺杂浓度大于所述阱区7的掺杂浓度;所述锗硅碳外延层8和其底部的所述阱区7相接触形成一单边突变结,由所述单边突变结组成可变电容。再利用光刻工艺选择所述锗硅碳外延层8的保留区域,使所述锗硅碳外延层8只保留于所述阱区7的上部并部分延伸到所述浅槽场氧2中,在保留区域外部的所述锗硅碳外延层8和所述第一介质膜6都去除。
如图5所示,在所述硅衬底1上形成介质层9,所述介质层由大于等于1层的绝缘薄膜组成。利用光刻打开发射区窗口,并刻蚀所述介质层9,其中位于可变电容区域的所述介质层9可以保留、也可以去除,即位于所述阱区7的正上方的所述锗硅碳外延层8上的介质层9由0层、或大于等于1层的绝缘薄膜组成。本步骤和锗硅异质结双极晶体管的制造工艺中的发射区的形成工艺中的形成发射区窗口的工艺兼容,故可在同一硅衬底9上形成锗硅异质结双极晶体管的区域和形成可变电容的区域同时进行上述步骤。
如图6所示,在所述硅衬底1上淀积发射极多晶硅10,普遍注入高剂量砷原子对所述发射极多晶硅10进行掺杂,刻蚀所述发射极多晶硅10和所述介质层9,可变电容上发射极多晶硅10保留,且发射极多晶硅10横向尺寸大于可变电容的有源区的横向尺寸即所述阱区7的横向尺寸。本步骤和锗硅异质结双极晶体管的制造工艺中的多晶硅发射极的形成工艺兼容,故形成本步骤的发射极多晶硅10的同时,在硅衬底1上的锗硅异质结双极晶体管的区域可同时形成多晶硅发射极。
如图7所示,淀积一层绝缘膜并刻蚀在所述发射极多晶硅10的侧壁上形成有侧墙11。形成所述侧墙11的绝缘膜的材料可以为氧化硅或氮化硅。形成所述侧墙后,可在所述发射极多晶硅10覆盖以外的所述锗硅碳外延层8中进行硼原子的外基区注入的步骤,和在所述发射极多晶硅10覆盖以外的所述锗硅碳外延层8上形成金属硅化物,用于减少接触电阻。
步骤六、如图1所示,淀积层间氧化硅膜12。在所述赝埋层5顶部的所述浅槽场氧2和层间氧化硅膜12中形成一和所述赝埋层5相接触的深孔接触14,所述深孔接触14为所述阱区7的引出电极。在所述锗硅碳外延层8的延伸部分的上方的层间氧化硅膜12中形成一接触孔并填入金属形成金属接触13,所述金属接触13为所述锗硅碳外延层8的引出电极。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (11)

1.一种锗硅异质结双极晶体管工艺中可变电容,其特征在于,形成于硅衬底上,有源区由浅槽场氧隔离,可变电容包括: 
一N型阱区,形成于所述有源区中,所述N型阱区的深度大于所述浅槽场氧底部的深度;在所述浅槽场氧的底部形成有一N型赝埋层,所述赝埋层和所述阱区形成接触,在所述赝埋层顶部的所述浅槽场氧中形成有和所述赝埋层相接触的深孔接触,所述深孔接触为所述阱区的引出电极; 
一P型锗硅碳外延层,形成于所述硅衬底表面且位于所述阱区的上方并和所述阱区相连;所述锗硅碳外延层的P型掺杂杂质为在位掺杂的硼原子,所述锗硅碳外延层的掺杂浓度大于所述阱区的掺杂浓度,所述锗硅碳外延层和所述阱区相连接的区域形成一单边突变结,由所述单边突变结组成可变电容;所述锗硅碳外延层横向延伸到所述浅槽场氧的上方,所述锗硅碳外延层的延伸部分的上方形成有金属接触,所述金属接触为所述锗硅碳外延层的引出电极。 
2.如权利要求1所述锗硅异质结双极晶体管工艺中可变电容,其特征在于:所述锗硅碳外延层的P型掺杂杂质还包括离子注入的铟原子,所述铟原子掺杂杂质的注入剂量为1e12cm-2~1e13cm-2、注入能量10KeV~100KeV。 
3.如权利要求1所述锗硅异质结双极晶体管工艺中可变电容,其特征在于:在所述锗硅碳外延层上形成有一发射极多晶硅,在所述发射极多晶硅和所述锗硅碳外延层之间形成有由0层或大于等于1层的绝缘薄膜组成的介质层;所述发射极多晶硅的横向尺寸大于或等于所述有源区横向 尺寸,在所述发射极多晶硅的侧壁上形成有侧墙。 
4.如权利要求3所述锗硅异质结双极晶体管工艺中可变电容,其特征在于:未被所述发射极多晶硅覆盖的所述锗硅碳外延层的延伸部分中形成有外基区注入的硼原子。 
5.如权利要求1所述锗硅异质结双极晶体管工艺中可变电容,其特征在于:所述阱区的N型掺杂杂质包括多次不同注入能量的磷原子或砷原子;所述阱区的N型掺杂杂质的注入剂量1e12cm-2~5e14cm-2、注入能量为50KeV~500KeV;所述赝埋层的N型掺杂杂质的注入杂质为磷或砷、注入剂量为1e14cm-2~1e16cm-2、注入能量为1KeV~100KeV。 
6.一种锗硅异质结双极晶体管工艺中可变电容的制造方法,其特征在于,包括如下步骤: 
步骤一、在硅衬底上形成浅槽场氧的沟槽和有源区; 
步骤二、在所述沟槽的底部进行N型离子注入形成一赝埋层; 
步骤三、在所述沟槽中填入氧化硅形成所述浅槽场氧; 
步骤四、在所述有源区中进行N型离子注入形成一阱区,所述阱区的深度大于所述浅槽场氧底部的深度,所述赝埋层和所述阱区在所述浅槽场氧的底部形成接触; 
步骤五、采用外延生长工艺在所述硅衬底表面上形成P型锗硅碳外延层,所述锗硅碳外延层覆盖于所述阱区上并横向延伸到所述阱区周侧的所述浅槽场氧上;所述锗硅碳外延层采用在位掺杂工艺进行掺杂、掺杂杂质为硼原子,所述锗硅碳外延层的掺杂浓度大于所述阱区的掺杂浓度;所述锗硅碳外延层和其底部的所述阱区相接触形成一单边突变结,由所述单边 突变结组成可变电容; 
步骤六、在所述赝埋层顶部的所述浅槽场氧中形成一和所述赝埋层相接触的深孔接触,所述深孔接触为所述阱区的引出电极;在所述锗硅碳外延层的延伸部分的上方形成金属接触,所述金属接触为所述锗硅碳外延层的引出电极。 
7.如权利要求6锗硅异质结双极晶体管工艺中可变电容的制造方法,其特征在于:步骤二中所述赝埋层的N型离子注入的注入杂质为磷或砷、注入剂量为1e14cm-2~1e16cm-2、注入能量为1KeV~100KeV;步骤四中所述阱区的N型离子注入按照不同注入能量分多步实现,所述阱区的N型离子注入的注入杂质为磷原子或砷原子、注入剂量1e12cm-2~5e14cm-2、注入能量为50KeV~500KeV。 
8.如权利要求6所述锗硅异质结双极晶体管工艺中可变电容的制造方法,其特征在于:步骤五中外延生长之后还包括在所述锗硅碳外延层中进行铟原子的离子注入,所述铟原子的离子注入的注入剂量为1e12cm-2~1e13cm-2、注入能量10KeV~100KeV。 
9.如权利要求6所述锗硅异质结双极晶体管工艺中可变电容的制造方法,其特征在于:步骤五中形成所述锗硅碳外延层之后,还包括在所述锗硅碳外延层上形成由0层或大于等于1层的绝缘薄膜组成的介质层的步骤、在所述介质层上形成发射极多晶硅的步骤;所述发射极多晶硅的横向尺寸大于或等于所述有源区横向尺寸,在所述发射极多晶硅的侧壁上形成有侧墙。 
10.如权利要求9所述锗硅异质结双极晶体管工艺中可变电容的制造 方法,其特征在于:形成所述发射极多晶硅之后,还包括在未被所述发射极多晶硅覆盖的所述锗硅碳外延层的延伸部分中进行硼原子的外基区注入的步骤。 
11.如权利要求10所述锗硅异质结双极晶体管工艺中可变电容的制造方法,其特征在于:进行所述外基区注入之后,还包括在未被所述发射极多晶硅覆盖的所述锗硅碳外延层的延伸部分中进行硅化物生长的步骤。 
CN201110052241.7A 2011-03-04 2011-03-04 锗硅异质结双极晶体管工艺中可变电容及制造方法 Active CN102655170B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110052241.7A CN102655170B (zh) 2011-03-04 2011-03-04 锗硅异质结双极晶体管工艺中可变电容及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110052241.7A CN102655170B (zh) 2011-03-04 2011-03-04 锗硅异质结双极晶体管工艺中可变电容及制造方法

Publications (2)

Publication Number Publication Date
CN102655170A CN102655170A (zh) 2012-09-05
CN102655170B true CN102655170B (zh) 2014-08-13

Family

ID=46730765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110052241.7A Active CN102655170B (zh) 2011-03-04 2011-03-04 锗硅异质结双极晶体管工艺中可变电容及制造方法

Country Status (1)

Country Link
CN (1) CN102655170B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807174B (zh) * 2018-06-29 2022-03-08 上海华虹宏力半导体制造有限公司 自对准锗硅hbt器件监控锗硅基区掺杂的结构及工艺方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101263600A (zh) * 2003-12-31 2008-09-10 飞思卡尔半导体公司 半导体元件的制造方法、以及由此方法形成的半导体元件
CN101964365A (zh) * 2009-07-23 2011-02-02 上海华虹Nec电子有限公司 BiCMOS半导体结型可变电容及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079719A (ja) * 2002-08-15 2004-03-11 Nec Electronics Corp 半導体装置及びその製造方法
US7816221B2 (en) * 2008-06-26 2010-10-19 Freescale Semiconductor, Inc. Dielectric ledge for high frequency devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101263600A (zh) * 2003-12-31 2008-09-10 飞思卡尔半导体公司 半导体元件的制造方法、以及由此方法形成的半导体元件
CN101964365A (zh) * 2009-07-23 2011-02-02 上海华虹Nec电子有限公司 BiCMOS半导体结型可变电容及其制造方法

Also Published As

Publication number Publication date
CN102655170A (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
CN205452291U (zh) 双极型晶体管器件
US8004051B2 (en) Lateral trench MOSFET having a field plate
US9111987B2 (en) Method of manufacturing a bipolar transistor, bipolar transistor and integrated circuit
US9190501B2 (en) Semiconductor devices including a lateral bipolar structure with high current gains
CN106030799A (zh) 具有soi上横向集电极的hv互补双极型晶体管
US7084485B2 (en) Method of manufacturing a semiconductor component, and semiconductor component formed thereby
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
US20130099288A1 (en) SiGe HBT and Manufacturing Method Thereof
US7554174B2 (en) Bipolar transistor having semiconductor patterns filling contact windows of an insulating layer
CN102655170B (zh) 锗硅异质结双极晶体管工艺中可变电容及制造方法
US8907453B2 (en) Parasitic lateral PNP transistor and manufacturing method thereof
CN103035690B (zh) 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法
CN103137676B (zh) 一种锗硅异质结双极晶体管及其制造方法
US8455975B2 (en) Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process
CN112151616B (zh) 一种堆叠mos器件及其制备方法
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法
JP2001196382A (ja) 半導体装置及びその製造方法
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN102412291B (zh) 锗硅BiCMOS工艺中的可变电容及制造方法
CN104425577A (zh) 自对准锗硅异质结双极型三极管器件及其制造方法
US20130075730A1 (en) Vertical pnp device in a silicon-germanium bicmos process and manufacturing method thereof
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN103378177B (zh) 一种具有沟槽肖特基半导体装置及其制备方法
CN103035748B (zh) 锗硅BiCMOS工艺中的齐纳二极管及制造方法
CN103035729B (zh) 射频ldmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant