CN102610659B - 电压控制变容器及其制备方法 - Google Patents

电压控制变容器及其制备方法 Download PDF

Info

Publication number
CN102610659B
CN102610659B CN201110021966.XA CN201110021966A CN102610659B CN 102610659 B CN102610659 B CN 102610659B CN 201110021966 A CN201110021966 A CN 201110021966A CN 102610659 B CN102610659 B CN 102610659B
Authority
CN
China
Prior art keywords
substrate
ion implanted
voltage control
implanted layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110021966.XA
Other languages
English (en)
Other versions
CN102610659A (zh
Inventor
金勤海
陆涵蔚
刘春玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110021966.XA priority Critical patent/CN102610659B/zh
Publication of CN102610659A publication Critical patent/CN102610659A/zh
Application granted granted Critical
Publication of CN102610659B publication Critical patent/CN102610659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种电压控制变容器，其包括衬底，衬底上设有与衬底具有相同导电类型的外延层，外延层中至少包含一个沟槽，沟槽的内壁覆盖有介电层，在沟槽内填充多晶硅，外延层的表面设置有离子注入层，离子注入层的导电类型与外延层的导电类型相反，多晶硅和离子注入层通过金属连接一起作为电压控制变容器的一个电极，衬底背面通过金属淀积形成电压控制变容器的另一个电极。本发明的结构中，沟槽之间的外延层同时从纵向和横向耗尽，耗尽区变宽很多，使得电容值调节范围变大很多。

Description

电压控制变容器及其制备方法
技术领域
本发明涉及一种电压控制变容器，特别涉及一种具有沟槽的电压控制变容器。
背景技术
锁相环在模拟电路和射频电路中有着极其广泛的应用。而电压控制变容器是锁相环中的一个关键器件，其电容值可调节范围对锁相环的性能起着至关重要的影响。
现有技术中主要有两种电压控制变容器结构。一种是采用MOS电容，其中半导体衬底S(例如硅)经过轻掺杂，在金属/多晶硅栅和衬底间加上偏压，衬底形成耗尽层，电压调节耗尽宽度从而调节变容器电容值。另一种是采用PN结结构，通过其反向偏压调节结耗尽区的宽度来调节变容器的电容值。这两种变容器的调节范围都能通过改变结构来改善。
发明内容
本发明要解决的技术问题是提供一种电压控制变容器，其能提高变容器中电容值的调节范围。
为解决上述技术问题，本发明的电压控制变容器，包括：衬底，所述衬底上设有与衬底具有相同导电类型的外延层，所述外延层中至少包含一个沟槽，所述沟槽的内壁覆盖有介电层，在所述沟槽内填充多晶硅，所述外延层的表面设置有离子注入层，所述离子注入层的导电类型与所述外延层的导电类型相反，所述多晶硅和所述离子注入层通过金属连接形成电压控制变容器的一个电极，衬底背面通过金属淀积形成电压控制变容器的另一个电极。
本发明还提供了一种电压控制变容器的制备方法，包括如下步骤：
(1)在衬底上生长和衬底具有相同导电类型的外延层；
(2)离子注入在所述外延层表面形成离子注入层，所述离子注入层的导电类型与所述外延层的导电类型相反；
(3)采用光刻和刻蚀工艺，在所述外延层内形成沟槽；
(4)在所述沟槽内壁和所述离子注入层上覆盖介电层；
(5)多晶硅淀积以填充所述沟槽，并在所述离子注入层上形成预定厚度；
(6)去除位于所述离子注入层表面上的多晶硅；
(7)将多晶硅和所述离子注入层分别通过金属引出，一起形成一个电极，后在衬底背面淀积金属形成另一个电极。
本发明的电压控制变容器结构，因多晶硅与外延层之间的氧化硅面积变大，加上反向偏压时沟槽之间的外延同时从纵向和横向耗尽，耗尽区变宽很多，使得电容值调节范围变大很多。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为本发明的电压控制变容器结构示意图；
图2为本发明的电压控制变容器制备方法流程图；
图3为本发明的方法中进行离子注入后的结构示意图；
图4为本发明的方法中形成沟槽后的结构示意图；
图5为本发明的方法中形成氧化硅层后的结构示意图；
图6为本发明的方法中多晶硅淀积后的结构示意图；
图7为本发明的方法中多晶硅回刻后的结构示意图。
具体实施方式
图1为本发明的电压控制变容器的截面结构示意图，其为制备在衬底(通常为硅片)上，衬底上有和衬底具有相同导电类型的外延层，外延层中至少包含一个沟槽，沟槽的内壁覆盖有介电层(可为氧化硅层)，在沟槽内填充有多晶硅，而外延层的表面设置有离子注入层，该离子注入层的导电类型与外延层的导电类型相反，多晶硅和离子注入层通过金属连接一起作为电压控制变容器的一个电极，衬底背面通过金属淀积形成电压控制变容器的另一个电极。
上述结构中，因为衬底和离子注入层需要作为电极引出层，因此通常设置为较高的掺杂浓度。衬底的掺杂浓度可为1014-1016个原子/cm2，外延层的掺杂浓度可设为1012-1014个原子/cm2，多晶硅的掺杂浓度可为1014-1016个原子/cm2，离子注入层的掺杂浓度为1014-1016个原子/cm2，离子注入层的深度为0.01-1微米。
沟槽的个数可根据需要的电压调节范围来设置，一般来说，沟槽越多，可调节的电压范围越大。在具体实例中，沟槽的宽度可为0.1-100微米，深度为0.1-50微米。
本发明的一个电压控制变容器的制备方法的实例，参见图2进行详细说明。
先在衬底上生长和衬底具有相同导电类型的外延层。衬底可为常用的硅衬底，采用硅外延工艺在其上生长外延层，在外延的同时可进行离子掺杂。硅外延工艺可采用化学气相沉积(CVD法)或分子束外延法(MBE)等常用的外延工艺，也可采用其它合适的工艺。因为衬底将作为一个电极的引出层，故衬底的掺杂浓度要求较高些，而外延层的掺杂浓度相对可以掺杂浓度低些。在一个具体实例中，衬底的掺杂浓度可为1014-1016个原子/cm2，外延层的掺杂浓度可为1012-1014个原子/cm2。
之后进行离子注入，在外延层表面形成离子注入层，该离子注入层的导电类型与外延层的导电类型相反(见图3)。所述离子注入层的掺杂浓度为1014-1016个原子/cm2，离子注入层的深度为0.01-1微米。离子注入后还包括进行退火处理，激活掺杂杂质，此为常规的步骤。
接着采用光刻工艺，在衬底上定义出沟槽的位置，而后以光刻胶为掩膜，刻蚀离子注入层和外延层形成沟槽(见图4)。沟槽的个数可根据具体的电压调节范围要求来设置。在具体实例中，沟槽的宽度为0.1-100微米，深度为0.1-50微米。
在沟槽内壁和离子注入层上覆盖介电层(见图5)。介电层可为氧化硅层，具体可采用热氧化法形成。介电层也可为氮化硅层。
紧接着淀积多晶硅以填充沟槽(见图6)。多晶硅的淀积可采用化学气相淀积法。因为多晶硅要作为一个电极引出，因此需要较高的掺杂浓度。在一具体实例中，掺杂浓度为1014-1016个原子/cm2。可在淀积的同时进行掺杂，也可在淀积完成之后采用离子注入工艺进行掺杂。
而后回刻多晶硅，去除位于离子注入层表面上的多晶硅(见图7)。回刻可采用干法刻蚀工艺。也可采用化学机械研磨法(CMP工艺)。
将多晶硅和所述离子注入层分别通过接触(最好为欧姆接触)与正面金属连接，一起形成一个电极，在衬底背面淀积金属形成另一个电极，最终形成如图1所示的结构。电极的具体形成步骤可为：1)在衬底上淀积层间膜，而后刻蚀层间膜形成多晶硅的接触孔和离子注入层的接触孔；2)淀积金属填充接触孔，并形成连接接触孔的金属线，作为电压控制变容器的一个电极；3)在衬底的背面淀积金属形成电压控制变容器的另一个电极，其中包括衬底背面的减薄工艺。

Claims (8)

1.一种电压控制变容器，其特征在于：包括衬底，所述衬底上设有与衬底具有相同导电类型的外延层，所述外延层中至少包含一个沟槽，所述沟槽的内壁覆盖有介电层，在所述沟槽内填充多晶硅，所述外延层的表面设置有离子注入层，所述离子注入层的导电类型与所述外延层的导电类型相反，所述多晶硅和所述离子注入层通过金属连接一起作为电压控制变容器的一个电极，衬底背面通过金属淀积形成电压控制变容器的另一个电极。
2.如权利要求1所述的电压控制变容器，其特征在于：所述衬底为硅衬底，所述介电层为氧化硅层。
3.如权利要求1或2所述的电压控制变容器，其特征在于：所述衬底的掺杂浓度为1014-1016个原子/cm2，所述外延层的掺杂浓度为1012-1014个原子/cm2，所述多晶硅的掺杂浓度为1014-1016个原子/cm2，所述离子注入层的掺杂浓度为1014-1016个原子/cm2，离子注入层的深度为0.01-1微米。
4.如权利要求1或2所述的电压控制变容器，其特征在于：所述沟槽的宽度为0.1-100微米，深度为0.1-50微米。
5.一种电压控制变容器的制备方法，其特征在于，包括如下步骤：
（1）在衬底上生长和衬底具有相同导电类型的外延层；
（2）离子注入在所述外延层表面形成离子注入层，所述离子注入层的导电类型与所述外延层的导电类型相反；
（3）采用光刻和刻蚀工艺，在所述外延层内形成沟槽；
（4）在所述沟槽内壁和所述离子注入层上覆盖介电层；
（5）多晶硅淀积以填充所述沟槽；
（6）去除位于所述离子注入层表面上的多晶硅；去除位于所述离子注入层表面上的介电层；
（7）将多晶硅和所述离子注入层分别通过金属引出，一起形成一个电极，后在衬底背面淀积金属形成另一个电极。
6.如权利要求5所述的制备方法，其特征在于：所述步骤（7）具体可为：
1）在所述衬底上淀积层间膜，而后刻蚀所述层间膜分别形成所述多晶硅和所述离子注入层的接触孔；
2）淀积金属填充所述接触孔，并形成连接所述接触孔的金属线，作为所述电压控制变容器的一个电极；
3）在所述衬底的背面淀积金属形成所述电压控制变容器的另一个电极。
7.如权利要求5或6所述的制备方法，其特征在于：所述衬底的掺杂浓度为1014-1016个原子/cm2，所述外延层的掺杂浓度为1012-1014个原子/cm2，所述多晶硅的掺杂浓度为1014-1016个原子/cm2，所述离子注入层的掺杂浓度为1014-1016个原子/cm2，离子注入层的深度为0.01-1微米。
8.如权利要求5或6所述的制备方法，其特征在于：所述沟槽的宽度为0.1-100微米，深度为0.1-50微米。
CN201110021966.XA 2011-01-19 2011-01-19 电压控制变容器及其制备方法 Active CN102610659B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110021966.XA CN102610659B (zh) 2011-01-19 2011-01-19 电压控制变容器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110021966.XA CN102610659B (zh) 2011-01-19 2011-01-19 电压控制变容器及其制备方法

Publications (2)

Publication Number Publication Date
CN102610659A CN102610659A (zh) 2012-07-25
CN102610659B true CN102610659B (zh) 2014-08-13

Family

ID=46527917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110021966.XA Active CN102610659B (zh) 2011-01-19 2011-01-19 电压控制变容器及其制备方法

Country Status (1)

Country Link
CN (1) CN102610659B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111033780B (zh) * 2018-08-09 2021-11-12 深圳市为通博科技有限责任公司 电容器及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102599A (ja) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd 可変容量半導体装置
JP2005353703A (ja) * 2004-06-08 2005-12-22 Nec Compound Semiconductor Devices Ltd 電界効果型トランジスタ
US7385251B2 (en) * 2006-01-18 2008-06-10 International Business Machines Corporation Area-efficient gated diode structure and method of forming same
US20080157159A1 (en) * 2006-12-28 2008-07-03 International Business Machines Corporation Highly tunable metal-on-semiconductor varactor

Also Published As

Publication number Publication date
CN102610659A (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
US9659964B2 (en) Method and structure for preventing epi merging in embedded dynamic random access memory
KR101372052B1 (ko) ＦｉｎＦＥＴ 바디 컨택 및 이의 제조 방법
US10332880B2 (en) Vertical fin resistor devices
US10062714B2 (en) FinFET device having a high germanium content fin structure and method of making same
CN106298778A (zh) 半导体器件及其制造方法及包括该器件的电子设备
US8492821B2 (en) Enhanced capacitance trench capacitor
US8901624B2 (en) Schottky diodes having metal gate electrodes and methods of formation thereof
CN109841680A (zh) 半导体装置
CN103390645B (zh) 横向扩散金属氧化物半导体晶体管及其制作方法
CN101083284A (zh) 具有槽电荷补偿区的半导体器件及方法
US10840145B2 (en) Vertical field-effect transistor devices with non-uniform thickness bottom spacers
CN102315093B (zh) 沟槽填充后平坦化的工艺方法
CN102737970B (zh) 半导体器件及其栅介质层制造方法
US9431286B1 (en) Deep trench with self-aligned sinker
CN109065634B (zh) 一种电流保护芯片及其制作方法
CN102610659B (zh) 电压控制变容器及其制备方法
CN102569426B (zh) Pn结电压控制变容器及其制备方法
CN205282480U (zh) 一种具有双缓冲层的fs型igbt器件
CN103579317A (zh) 栅极结构及制造方法
TW201227971A (en) Self-aligned contact structure trench JFET
CN109087950A (zh) 一种晶体管及其制作方法
CN105810732B (zh) 沟槽式功率金氧半场效晶体管与其制作方法
TWI751763B (zh) 半導體裝置及其形成方法
CN102655170B (zh) 锗硅异质结双极晶体管工艺中可变电容及制造方法
CN102569427A (zh) 电压控制变容器及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant