CN109087950A - 一种晶体管及其制作方法 - Google Patents
一种晶体管及其制作方法 Download PDFInfo
- Publication number
- CN109087950A CN109087950A CN201810927781.7A CN201810927781A CN109087950A CN 109087950 A CN109087950 A CN 109087950A CN 201810927781 A CN201810927781 A CN 201810927781A CN 109087950 A CN109087950 A CN 109087950A
- Authority
- CN
- China
- Prior art keywords
- well region
- groove
- oxide layer
- semiconductor substrate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 49
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000011049 filling Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 208000027418 Wounds and injury Diseases 0.000 claims description 5
- 230000006378 damage Effects 0.000 claims description 5
- 208000014674 injury Diseases 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000001947 vapour-phase growth Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 67
- 238000002347 injection Methods 0.000 description 22
- 239000007924 injection Substances 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 239000010408 film Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 239000012535 impurity Substances 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- RCJVRSBWZCNNQT-UHFFFAOYSA-N dichloridooxygen Chemical compound ClOCl RCJVRSBWZCNNQT-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体技术领域，具体涉及一种新型半导体晶体管及其制造方法，所述晶体管包括：衬底，所述衬底上设有一源区、一漏区以及连通所述源漏区的沟道区；一栅极结构，所述栅极结构是垂直结构，在晶体管开启时，源极的电子，顺着体内垂直多晶硅栅的两侧向漏极流动，从而实现其沟槽侧壁成为多条导电沟道的目的，本发明相比较传统的平面型晶体管结构具有更低的导通电阻，更高的电流驱动能力。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种新型半导体晶体管及其制作方法。
背景技术
金属(metal)-氧化物(oxide)-半导体(semiconductor)场效应晶体管(MOS管)，是一种可以广泛使用在模拟电路与数字电路的场效晶体管，其中依据其‘通道’工作载流子的极性不同，可分为“N型”和“P型”两种类型。其工作原理(以N沟道增强型MOS场效应管即增强型N-MOS管为例)是利用栅极电压来控制“感应电荷”的多少，以改变由这些“感应电荷”形成的导电沟道的状况，然后达到控制漏极电流的目的。当栅极电压改变时，沟道内感应的电荷量也改变，导电沟道的宽窄也随之而变，因而漏极电流随着栅极电压的变化而变化，传统工艺的硅表面只有单层沟道，晶体管载流子流动被局限于硅表面，从而晶体管的导电能力被结构所限制。
发明内容
鉴于以上情况，本发明所要解决其技术问题采用以下的技术方案来实现。
第一方面，本发明实施例提供一种晶体管的制作方法,包括：提供半导体衬底；在所述半导体衬底上形成阱区；在所述半导体衬底和阱区上表面形成氧化硅层；在所述阱区中形成沟槽；在所述沟槽内壁形成栅氧化层；在所述沟槽进行多晶硅填充形成所述栅极结构；在所述沟槽两侧形成位于所述阱区的源区与漏区。
进一步地，在所述半导体衬底和阱区上表面形成氧化硅层具体包括，所述半导体衬底和阱区上表面通过低压化学气相淀积形成氧化硅层。
进一步地，在所述阱区形成沟槽具体包括，所述氧化硅层和所述阱区通过光刻刻蚀形成若干条垂直于所述半导体上表面的沟槽。
进一步地，形成所述栅氧化层之前具体包括，在沟槽内部形成牺牲氧化层并去除牺牲氧化层，用于消除沟槽侧壁的刻蚀损伤。
进一步地，在所述沟槽内壁形成栅氧化层具体包括，在所述沟槽底面和侧壁通过干氧氧化形成所述栅氧化层。
进一步地，形成所述栅氧化层之后具体包括，对所述沟槽侧壁通过离子注入工艺调节阈值电压。
进一步地，形成所述栅极结构具体包括：对已调节阈值电压的所述沟槽进行多晶硅的填充；对填充后的多晶硅进行以硅氧化层为阻挡层进行干法回刻，用于保留沟槽内部的多晶硅。
第二方面，本发明实施例还提供一种晶体管，包括，半导体衬底；阱区，形成于所述半导体衬底上；氧化硅层，形成于所述半导体衬底和阱区上表面；形成于所述阱区中的若干条沟槽；栅氧化层，形成于所述沟槽内壁；栅极结构，通过在所述沟槽内填充有多晶硅以形成；源区和漏区，分别形成于所述沟槽的两侧。
进一步地，所述源区与漏区具体通过对硅氧化层进行光刻和通过离子注入工艺形成重掺杂N+层，且其形成于所述阱区靠近栅极结构的上表面。
进一步地，所述晶体管还包括体区，所述体区形成于所述阱区靠近源区一侧的上表面。
本发明实施例的技术方案具有以下优点：在传统工艺的硅表面单层沟道的基础上，通过改变了晶体管的沟道和栅结构，其栅极结构侧面形成导电沟道，从而使得源漏之间形成全方位导电结构，极大提升了晶体管的导电能力，降低了晶体管的导通电阻，极具性价比优势。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
在附图中：
图1为本发明实施例所述的衬底和阱区结构示意图；
图2为本发明实施例所述的氧化硅层结构示意图；
图3A为本发明实施例所述的沟槽俯视图；
图3B为沿图3A的A-A’线剖开的剖面图；
图4为本发明实施例所述栅氧化层的结构示意图；
图5为本发明实施例所述离子注入的结构示意图；
图6为本发明实施例所述多晶硅填充的结构示意图；
图7为本发明实施例所述多晶硅填充后去除多晶硅的结构示意图；
图8A为本发明实施例所述源区和漏区区结构示意图；
图8B为沿图8A的A-A’线剖开的剖面图；
图8C为沿图8A的B-B’线剖开的剖面图；
图9A为本发明实施例所述体区结构示意图；
图9B为沿图9A的A-A’线剖开的剖面图；
图9C为沿图9A的B-B’线剖开的剖面图；
具体实施方式
为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
通常使用两个复杂的制作工艺制造半导体器件：前端制造和后端制造。前端制造包含在半导体晶片的表面上形成多个小片。在晶片上的每个小片包含有源和无源电子元件，所述有源和无源电子元件电连接以形成功能性电路，有源电子元件，诸如晶体管和二极管，具有控制电流流动的能力。无源电子元件，诸如电容器、电感器、电阻器和变压器。产生执行电路功能所必要的电压和电流之间的关系。
通过一系列的工艺步骤，在半导体的表面上形成无源和有源元件，所述工艺步骤包括掺杂、沉积、光刻、刻蚀和平坦化。掺杂通过诸如离子注入或热扩散的技术，将杂质引入半导体材料中。掺杂工艺改变有源器件中的半导体材料的导电率，将半导体材料转换为绝缘体、导体，或者响应于电场或基极电流动态地改变半导体材料的传导率。
有源和无源元件由具有不同电性能的材料的层形成。可通过部分地由被沉积的材料的类型所决定的多种沉积技术来形成这些层。例如，薄膜沉积可包括化学气相沉积、物理气相沉积、电解电镀和非电解电镀工艺。通常图案化每个层以形成有源元件、无源元件或者元件之间的电连接的部分。
以下结合图1-图9C，对本发明实施例提供一种晶体管的制作方法进行详细说明，该方法包括：
S01：提供半导体衬底10；
S02：在所述半导体衬底10上形成阱区20；
S03：在所述半导体衬底和阱区上表面形成氧化硅层；
S04：在所述阱区20中形成若干条沟槽30；
S05：在所述沟槽内壁形成栅氧化层；
S06：在所述沟槽进行多晶硅填充形成所述栅极结构；
S07：在所述沟槽两侧形成位于所述阱区的源区与漏区。
本发明实施例的技术方案通过改变晶体管的沟道和栅极结构，其栅极结构侧面形成导电沟道，从而使得源漏之间形成全方位导电结构，极大提升了晶体管的导电能力，降低了晶体管的导通电阻，极具性价比优势。
下面参照附图，对上述形成所述晶体管的具体方法加以详细阐述。
如图1所示，步骤S01：提供半导体衬底10，具体的，衬底可以是以下所提到的材料中的至少一种：硅、锗、砷化镓、磷化铟或者碳化硅等，此外，半导体衬底上可以被定义有源区。为了简化，此处仅以一空白来表示半导体衬底，所述衬底作为所述晶体管的载体，主要起到结构支撑的作用，在本实施方式中，所述衬底的材质优选为硅衬底，硅为最常见、低廉且性能稳定的半导体材料。
如图1所示，步骤S02：在所述半导体衬底10上形成阱区20，具体的，所述半导体衬底涂覆光刻胶，以光刻胶作为掩蔽膜对所述半导体进行离子注入工艺，通过注入N型杂质形成N阱区。在一些实施方式中，半导体衬底通过热氧化工艺形成氧化硅膜，以氧化硅膜作为掩蔽膜对所述半导体进行离子注入工艺或者扩散工艺，通过N型杂质的扩散形成N阱区,通过P型杂质的扩散形成P阱区,所述阱区水平地形成在衬底的表面下，所述P型杂质为硼、铝、镓、铟等，所述N型杂质为磷、砷、锑、铋等。在其他实施方式中，也可以不通过掩膜的方式，直接对轻掺杂的半导体衬底进行聚焦的离子注入方式形成阱区。
如图2所示，步骤S03：在所述半导体衬底10和阱区20上表面形成氧化硅层30，具体的，在半导体上表面通过薄膜淀积工艺形成氧化硅薄膜层，薄膜淀积是指任何在硅片衬底上物理或化学淀积一层膜的工艺，属于薄膜制造的一种工艺，所淀积的薄膜可以是导体、绝缘材料或者半导体材料，诸如二氧化硅、氧化硅、多晶硅以及金属。所淀积的工艺有化学气相淀积、电镀、物理气相淀积、蒸发和旋涂的方法。在本实施方式中，通过低压化学气相淀积法形成一层二氧化硅膜层，用于作为后续硅槽刻蚀的硬掩膜。更具体的，二氧化硅膜层的厚度通常在2000A(Angstrom，埃)-8000A
(Angstrom，埃)之间。
如图3A和3B所示，步骤S04：在所述阱区20中形成若干条沟槽40，具体的，在氧化硅层上30进行涂覆光刻胶然后光刻刻蚀，刻蚀区域为后续沟槽的区域，刻蚀方法为等离子体干法刻蚀，刻蚀的气体为氟基气体；然后以氧化硅层作为硬掩膜对下方的衬底进行干法刻蚀形成沟槽，可以理解的，通过使用光刻，将需要形成的图案从光掩膜转移到光刻胶上，使用溶剂去除光刻胶图案的经受光的部分，暴露下面层的要被图案化的部分，去除光刻胶的剩余物，留下图案化的层。在本实施方式中，沟槽的深度小于阱区结深，沟槽宽度为工艺允许的最小线宽，若干条沟槽之间的间距约为两倍沟槽的宽度。
在执行步骤S05形成栅氧化层之前具体包括，在沟槽40内部形成牺牲氧化层并去除牺牲氧化层，用于消除沟槽侧壁的刻蚀损伤；可以理解，经过以上步骤之后在所述沟槽内壁形成栅氧化层50。
其中，在沟槽40内部形成牺牲氧化层并去除牺牲氧化层，氧化硅形成后，可以采用湿法腐蚀或干法刻蚀的方法去除作为牺牲层的氧化硅，本实施方式优选通过湿法腐蚀去除牺牲层的氧化硅。更加具体的，通常牺牲层氧化温度在850℃-1000℃之间，牺牲层的厚度在100A-1000A之间，牺牲层去除的方法为氢氟酸湿法腐蚀，剥除所有表面氧化硅层。通过形成牺牲氧化层并去除牺牲氧化层消除沟槽内部的刻蚀损伤，使沟槽内部平坦光滑，有效提升后续栅氧化层的质量和可靠性。
如图4所示，步骤S05：在所述沟槽40底面和侧壁形成栅氧化层50，具体的，对半导体去除光刻胶后并通过干氧氧化形成栅氧化层，其中，氧化方法包括干氧氧化、湿氧氧化、水汽氧化、掺氯氧化、氢氧合成氧化等，在本实施方式中优选干氧氧化，氧化温度为800℃-1000℃在氧化过程中，直接通入氧气进行氧化，通过干氧氧化生成的栅氧化层结构致密，均匀性和重复性好，对杂质掩蔽能力强，与光刻胶的附着性好等优点。栅氧化层的厚度取决于晶体管的阈值电压及栅极耐压需求，优选地，可以在50A-500A之间。
如图5所示，在执行步骤S05形成栅氧化层之后还包括对所述沟槽侧壁通过离子注入工艺调节阈值电压，具体的，所述半导体衬底涂覆光刻胶，以光刻胶作为掩蔽膜对所述半导体进行离子注入工艺，注入的离子通常为硼离子，注入的能量在10Kev-50Kev之间，采用倾角注入的方式，更具体的，使半导体上表面与注入离子束呈60°-80°左右的夹角β，进行四次硼元素的注入，而每注入完成一次，对半导体向同一个方向进行90°的旋转，使得沟槽每一面侧壁都进行了一次离子注入，用于调节沟槽侧壁的阈值电压。
如图6和图7所示，步骤S06：在所述沟槽40进行多晶硅填充60形成所述栅极结构61，具体的，沟槽40被多晶硅完全填充后再以硅表面氧化硅层30作为阻挡层，去除其他区域的多晶硅仅保留沟槽内部的多晶硅作为栅极结构61，具体的，其填充方式包括常压化学气相沉积法、低压化学气相沉积法、等离子体辅助化学气相沉积法等，在本实施方式中，优选地为低压化学气相沉积法，其掺杂的多晶硅纯度高，均匀性强。更具体的，多晶硅的厚度大致等于沟槽的宽度，多晶硅生长后，沟槽被完全填充，再以衬底上表面氧化硅层作为阻挡层，对多晶硅进行化学机械抛光或者干法回刻，保留沟槽内部的多晶硅，去除其他区域的多晶硅。
如图8A-8C所示，步骤S07：在所述沟槽40两侧形成位于所述阱区的源区70与漏区71，具体的，半导体进行涂覆光刻胶，通过刻蚀工艺去除对应源区和漏区的光刻胶，对源区和漏区的部分注入重掺杂有砷的n型半导体材料，以形成源极N+层70区域和漏极N+层71区域。最后两条N+层在AA’方向与沟槽有轻微交叠，交叠尺寸在0.05-0.2um之间，两条N+层在垂直于AA’方向需超出最外侧的沟槽边，超出距离近似等于栅氧化层的宽度。
如图9A-9C所示，在执行步骤S07形成源区70与漏区71之后还包括在阱区20一侧形成体区80，所述体区80与所述源区70位于所述沟槽40的同一侧，具体的，在阱区通过硅栅自对准技术进行体区P+层的光刻和注入，更具体的，对衬底进行涂覆光刻胶然后光刻刻蚀出体区，体区刻蚀在源区的一侧，再对体区进行离子注入工艺，注入的杂质为硼元素，注入能量在15-60Kev之间，注入剂量在1E15-1E16/CM2之间，优选地，体区长度与源区长度一致，宽度可以在0.2-1um之间，体区P+层在阱区一侧形成体区，用于避免闩锁效应。
进一步地，对半导体进行源漏热处理，具体的，热处理温度通常在850°-1050°之间，时间通常在一个小时以内，用于激活源漏及体区的杂质。后续的步骤同常规工艺一致，薄膜淀积，光刻刻蚀接触孔，生长金属，光刻刻蚀，金属互联，器件制作完成。
本发明实施例提供一种晶体管，包括，半导体衬底；阱区，形成于所述半导体衬底上；氧化硅层，形成于所述半导体衬底和阱区上表面；形成于所述阱区中的若干条沟槽；栅氧化层，形成于所述沟槽内壁；栅极结构，通过在所述沟槽内填充有多晶硅以形成；源区和漏区，分别形成于所述沟槽的两侧。
本发明实施例通过改变晶体管的栅极结构，将平面栅结构改变为垂直结构，使得晶体管体内垂直栅结构的侧面形成导电沟道，从而使得源漏之间形成全方位导电结构。
进一步地，如图1所示，半导体衬底10，包括基底半导体材料，诸如硅、锗、砷化镓、磷化铟或者碳化硅，用于结构支撑。对于N-MOS器件，衬底初始掺杂有p型半导体材料，诸如硼、铝或者镓杂质，以在衬底表面之下形成阱区，以1E13-1E14/CM2的剂量以数百Kev的离子注入，沉积p型掺杂剂。其他注入可以以适当的剂量和能量水平沉积。对于离子注入不需要掩膜。阱区可以降低穿通效应，用于钳位漏极至源极的击穿电压，降低反向恢复时间，并且通常可以改进晶体管的稳健性。
进一步地，如图1所示，半导体衬底10上形成有阱区20，晶体管可以是n沟道场效应管(N-MOS)或者p沟道场效应管(P-
MOS)，其中“p”表示正载流子型(空穴)并且“n”表示负载流子型(电子)。尽管本实施例以N-MOS器件描述，但相反类型的半导体材料可以用于形成P-MOS器件。例如，n型衬底初始以n型半导体材料掺杂，诸如磷、锑或者砷杂质，以形成n阱区域。
进一步地，如图2所示，在所述半导体衬底10和阱区20上表面形成氧化硅层30，在半导体上表面通过薄膜淀积工艺形成氧化硅薄膜层，所述氧化硅薄膜层覆盖半导体上表面，通过低压化学气相淀积法形成一层二氧化硅膜层，用于作为后续硅槽刻蚀的硬掩膜，所述氧化硅薄膜层的厚度在2000A-8000A之间，
进一步地，如图3A-3B所示，阱区20中的若干条沟槽40，在氧化硅层上30进行涂覆光刻胶然后光刻刻蚀，刻蚀区域为后续沟槽的区域，刻蚀方法为等离子体干法刻蚀，刻蚀的气体为氟基气体；然后以氧化硅层作为硬掩膜对下方的衬底进行干法刻蚀形成沟槽，可以理解的，通过使用光刻，将需要形成的图案从光掩膜转移到光刻胶上，使用溶剂去除光刻胶图案的经受光的部分，暴露下面层的要被图案化的部分，去除光刻胶的剩余物，留下图案化的层。在本实施方式中，沟槽的图形为条状，若干条沟槽呈平行的条状排列，所述沟槽的深度小于阱区结深，所述沟槽宽度为工艺允许的最小线宽，所述若干条沟槽之间的间距约为两倍沟槽的宽度。
进一步地，对沟槽40内部通过热氧化形成牺牲氧化层，并去除牺牲氧化层，在一个实施例中，热氧化方法为干氧氧化，牺牲层氧化温度在800℃-1000℃之间，牺牲层的厚度在100A-1000A之间，牺牲层去除的方法为HF湿法腐蚀，剥除所有表面氧化层。牺牲层处理的目的主要是消除沟槽内部的刻蚀损伤，使沟槽内部平坦光滑，可以有效提升后续栅氧化层的质量和可靠性。
进一步地，如图4所示，在所述沟槽40内壁形成栅氧化层50，绝缘或者介电层形成在衬底的上表面和沟槽内壁上，作为栅极氧化层。栅极氧化物层的厚度控制阈值电压、热载流子注入以及栅极-源极电压额定值，通常在50A-500A之间，采用干氧氧化，氧化温度在800℃-1000℃之间，所述栅氧化层形成于沟槽侧壁和沟槽底部。
进一步地，如图5所示，对所述沟槽40侧壁通过离子注入工艺调节阈值电压，所述沟槽的阈值电压在半导体导通时，使得栅极电压控制半导体工作更为精确，所述半导体衬底涂覆光刻胶，以光刻胶作为掩蔽膜对所述半导体进行离子注入工艺，注入的离子通常为硼离子，注入的能量在10Kev-50Kev之间，采用倾角注入的方式，更具体的，使半导体上表面与注入离子束呈70°-83°左右的夹角β，进行四次硼元素的注入，而每注入完成一次，对半导体向同一个方向进行90°的旋转，使得沟槽每一面侧壁都进行了一次离子注入，用于调节沟槽侧壁的阈值电压。
进一步地，如图6所示，在所述沟槽40内填充有多晶硅60以形成栅极结构61，多晶硅层的电阻可以通过重掺杂有n型半导体材料而被降低，例如砷。在本实施例中，优选地，填充方式为低压化学气相沉积。
进一步地，如图7所示，填充完成后，以衬底上表面栅氧化层30作为阻挡层，对多晶硅进行化学机械抛光或者干法回刻，去除其他区域的多晶硅，保留沟槽内部的多晶硅作为栅极结构，所述栅极结构的多晶硅上表面与氧化硅层平齐，其形状与沟槽形状相同为条状，所述栅极结构在半导体导通时其靠近栅极结构侧壁的阱区侧壁形成导电沟道。
进一步地，如图8A-8C所示，在沟槽40两侧形成源区70与漏区71，半导体进行涂覆光刻胶，通过刻蚀工艺去除对应源区和漏区的光刻胶，对源区和漏区的部分注入重掺杂有砷的n型半导体材料，以形成源极N+层70区域和漏极N+层71区域。最后两条N+层在AA’方向与沟槽有轻微交叠，交叠尺寸在0.05-0.2um之间，两条N+层在垂直于AA’方向需超出最外侧的沟槽边，超出距离近似等于栅氧化层的宽度。
进一步地，如图9A-9C所示，在阱区一侧形成体区80，在阱区通过硅栅自对准技术进行体区P+层的光刻和注入，更具体的，对衬底进行涂覆光刻胶然后光刻刻蚀出体区，体区刻蚀在源区的一侧，再对体区进行离子注入工艺，注入的杂质为硼元素，注入能量在15-60Kev之间，注入剂量在1E15-1E16/CM2之间，优选地，体区长度与源区长度一致，宽度可以在0.2-1um之间，体区P+层在阱区一侧形成体区，用于避免闩锁效应。
本发明通过改变晶体管的导电沟道和栅结构，将平面栅结构改变为垂直结构，其栅结构侧面形成导电沟道，从而使得源漏之间形成全方位导电结构，极大提升了晶体管的导电能力，降低了晶体管的导通电阻。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (10)
1.一种晶体管的制作方法，其特征在于，所述方法包括：
提供半导体衬底；
在所述半导体衬底上形成阱区；
在所述半导体衬底和阱区上表面形成氧化硅层；
在所述阱区中形成沟槽；
在所述沟槽内壁形成栅氧化层；
在所述沟槽进行多晶硅填充形成所述栅极结构；
在所述沟槽两侧形成位于所述阱区的源区与漏区。
2.根据权利要求1所述的制作方法，其特征在于，在所述半导体衬底和阱区上表面形成氧化硅层具体包括，所述半导体衬底和阱区上表面通过低压化学气相淀积形成氧化硅层。
3.根据权利要求1所述的制作方法，其特征在于，在所述阱区形成沟槽具体包括，所述氧化硅层和所述阱区通过光刻刻蚀形成若干条垂直于所述半导体上表面的沟槽。
4.根据权利要求1所述的制作方法，其特征在于，形成所述栅氧化层之前具体包括，在沟槽内部形成牺牲氧化层并去除牺牲氧化层，用于消除沟槽侧壁的刻蚀损伤。
5.根据权利要求1所述的制作方法，其特征在于，在所述沟槽内壁形成栅氧化层具体包括，在所述沟槽底面和侧壁通过干氧氧化形成所述栅氧化层。
6.根据权利要求1所述的制作方法，其特征在于，形成所述栅氧化层之后具体包括，对所述沟槽侧壁通过离子注入工艺调节阈值电压。
7.根据权利要求1所述的制作方法，其特征在于，形成所述栅极结构具体包括：
对已调节阈值电压的所述沟槽进行多晶硅的填充；
对填充后的多晶硅进行以硅氧化层为阻挡层进行干法回刻，用于保留沟槽内部的多晶硅。
8.一种晶体管，其特征在于，包括:
半导体衬底；
阱区，形成于所述半导体衬底上；
氧化硅层，形成于所述半导体衬底和阱区上表面；
形成于所述阱区中的若干条沟槽；
栅氧化层，形成于所述沟槽内壁；
栅极结构，通过在所述沟槽内填充有多晶硅以形成；
源区和漏区，分别形成于所述沟槽的两侧。
9.根据权利要求8所述的晶体管，其特征在于，所述源区与漏区具体通过对硅氧化层进行光刻和通过离子注入工艺形成重掺杂N+层，且其形成于所述阱区靠近栅极结构的上表面。
10.根据权利要求8所述的晶体管，其特征在于，所述晶体管还包括体区，所述体区形成于所述阱区靠近源区一侧的上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810927781.7A CN109087950A (zh) | 2018-08-15 | 2018-08-15 | 一种晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810927781.7A CN109087950A (zh) | 2018-08-15 | 2018-08-15 | 一种晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109087950A true CN109087950A (zh) | 2018-12-25 |
Family
ID=64793445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810927781.7A Pending CN109087950A (zh) | 2018-08-15 | 2018-08-15 | 一种晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109087950A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113471292A (zh) * | 2021-07-02 | 2021-10-01 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6452231B1 (en) * | 1997-07-31 | 2002-09-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20110284951A1 (en) * | 2010-05-19 | 2011-11-24 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
| CN105097916A (zh) * | 2014-05-05 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管器件及其制作方法 |
| CN107302028A (zh) * | 2016-04-15 | 2017-10-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN208674129U (zh) * | 2018-08-15 | 2019-03-29 | 深圳市金誉半导体有限公司 | 一种晶体管 |
-
2018
- 2018-08-15 CN CN201810927781.7A patent/CN109087950A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6452231B1 (en) * | 1997-07-31 | 2002-09-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20110284951A1 (en) * | 2010-05-19 | 2011-11-24 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
| CN105097916A (zh) * | 2014-05-05 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管器件及其制作方法 |
| CN107302028A (zh) * | 2016-04-15 | 2017-10-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN208674129U (zh) * | 2018-08-15 | 2019-03-29 | 深圳市金誉半导体有限公司 | 一种晶体管 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113471292A (zh) * | 2021-07-02 | 2021-10-01 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
| CN113471292B (zh) * | 2021-07-02 | 2023-10-24 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200295187A1 (en) | Vertical tunneling finfet | |
| JP5220257B2 (ja) | Ｃｍｏｓ垂直置換ゲート（ｖｒｇ）トランジスタ | |
| TWI493710B (zh) | 具高介電常數／金屬閘極金氧半場效電晶體的Ｖｔ調整與短通道控制的結構與方法 | |
| TWI497710B (zh) | 具有超接面結構的半導體裝置及其製造方法 | |
| US12074215B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US20170288054A1 (en) | Lateral MOSFET | |
| US5705840A (en) | Field effect transistor with recessed buried source and drain regions | |
| TW201608615A (zh) | 半導體裝置與其形成方法 | |
| KR100420870B1 (ko) | Eeprom-반도체구조물의제조방법 | |
| KR20120128531A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS63502633A (ja) | 積層ｍｏｓ装置のための製造方法 | |
| US20050035399A1 (en) | Semiconductor device | |
| TWI654769B (zh) | 半導體裝置中之電容結構及其形成之方法 | |
| CN100461351C (zh) | 半导体器件的制造方法 | |
| JPS59220971A (ja) | 半導体装置の製造方法 | |
| US6200879B1 (en) | Using epitaxially grown wells for reducing junction capacitances | |
| CN208674129U (zh) | 一种晶体管 | |
| CN109119473A (zh) | 一种晶体管及其制作方法 | |
| CN109087950A (zh) | 一种晶体管及其制作方法 | |
| CN115662902A (zh) | 沟槽型场效应晶体管的制作方法 | |
| CN211700291U (zh) | 自对准的沟槽式场效应晶体管 | |
| TWI658590B (zh) | 高壓半導體裝置及其形成方法 | |
| CN109166803A (zh) | 一种晶体管及其制作方法 | |
| CN103367128A (zh) | 超陡倒掺杂沟道的形成方法、半导体器件及其制造方法 | |
| CN102610659B (zh) | 电压控制变容器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181225 |
|
| RJ01 | Rejection of invention patent application after publication |