CN211700291U - 自对准的沟槽式场效应晶体管 - Google Patents

Abstract

一种自对准的沟槽式场效应晶体管，透过在半导体基板的表面上制备一个多层屏蔽，再形成图案制备所须的栅极沟槽；且透过非等向蚀刻，露出该底部氧化层的部分表面，形成在前述栅极沟槽中的栅极电极，且在氮化层的两侧形成侧边多晶硅层，且底部氧化层上方的表面部分外露；利用前述外露处进行本体注入，及构成源极区；然后，沉积氧化物层在所述栅极电极上方，去除前述氮化层，利用此外露部分，在底部氧化层的下方附近形成接触区，再对前述底部氧化层外露处进行接触点槽的蚀刻，在所述接触点槽内形成导电接触头，且所述导电接触头电性连接前述本体区内的源极区，最后，在半导体基板上方沉积一个金属层，完成自对准的沟槽式场效应晶体管的制备。

Description

自对准的沟槽式场效应晶体管

技术领域

本创作涉及一种自对准的沟槽式场效应晶体管，特别是涉及一种沟自动对准用于关于高密度沟槽式场效应晶体管组件及其相同组件的制备方法。

背景技术

场效应晶体管(FET)为半导体晶体管组件，其中电绝缘栅极所加电压控制源极和汲极之间的电流流动。FET的一个示例是金属氧化物半导体FET(MOSFET)，其中栅极电极藉由氧化绝缘物，与半导体本体区绝缘。通常来说，MOSFET可以具有一个平面栅极结构或沟槽栅极结构。含有沟槽栅极结构的MOSFET组件为高电流、低压转换应用，提供优于平面晶体管的重要优势。MOSFET组件的沟槽栅极通常包含一个从源极延伸到汲极的沟槽，具有侧壁和底面，每个都内衬一层热生长的二氧化硅。内衬的沟槽可以用掺杂的多晶硅填充。沟槽栅极的结构允许较小收缩的电流，从而提供较低的比导通电阻值。使沟槽 MOSFET具有吸引力的另一个特征是电流垂直流经MOSFET通道，沿沟槽的垂直侧壁延伸，从源极底部开始，穿过晶体管的本体，延伸到下方的汲极。这样可以制备更小的晶胞间距，较高的晶胞密度。藉由制备更加紧密的晶体管，增大晶胞密度的问题之一在于对准公差。对准公差是在对准过程中补偿差异所需的多余量。目前光刻技术的对准公差落在

或30nm-50nm的范围内。

又，高密度沟槽MOSFET组件通常会包含有接触沟槽，用于接触到源极和本体区。制备高密度沟槽MOSFET组件的传统技术使用两个独立的屏蔽，用于制备栅极沟槽和接触沟槽。确切地说，利用一个栅极沟槽屏蔽，制备垂直栅极沟槽。在一个单独制程中，形成栅极沟槽之后，利用沟槽接触屏蔽，在同一个基板上制备接触沟槽。

然而，由于尺寸越来越小的高密度MOSFET组件要求栅极沟槽和附近的接触沟槽之间控制得当的间距，因此当使用两个屏蔽制备垂直MOSFET结构时，会发生屏蔽重迭。

实用新型

为了解决现有技术的问题，本创作提供了一种自对准的沟槽式场效应晶体管及其制备方法，无需严谨罩幕光阻步骤来制造，以解决屏蔽重迭问题。

本创作另一重要目的是提供一个高密度沟槽式场效应晶体管结构，具有一个可微缩化度MOSFET组件要求栅极沟槽和附近的接触沟槽之间控制得当的间距。

为了达到上述目的，本创作藉由以下技术方案实现。一种自对准的沟槽式场效应晶体管，其包括︰多个从半导体基板表面延伸到半导体基板中的栅极沟槽；形成在前述栅极沟槽中的栅极电极，及沉积在栅极电极上方的氧化物层；形成于前述栅极沟槽间的本体区；嵌在本体区上部区两端的源极区；嵌在本体区内的接触区用以使源极区和本体区之间接触，且所述接触区接触连接前述在本体区内两端的源极区；以及，在前述氧化物层的开口及所述本体区上方形成导电接触头，所述导电接触头同时连接本体区上部区两端的源极区。

其制备方法，包含：在半导体基板的表面上制备一个多层屏蔽，该多层屏蔽包含从底部到顶部的一底部氧化层、一氮化层和一顶部氧化层；且对多层屏蔽形成图案，制备所须的栅极沟槽在半导体基板内；透过非等向蚀刻，使该多层屏蔽的中间层的氮化层部分被除去，露出该底部氧化层的部分表面，再去除所述顶部氧化层；形成在前述栅极沟槽中的栅极电极，且在所述底部氧化层上方外露的表面处，所述氮化层的两侧形成侧边多晶硅层，且所述底部氧化层上方的表面还是有部分外露；利用前述底部氧化层上方部分外露处进行本体注入和扩散，形成于前述栅极沟槽间的本体区；利用前述底部氧化层上方部分外露处进行源极注入和扩散，在本体区内的上部区两端构成源极区；沉积氧化物层在所述栅极电极上方；去除前述氮化层，使原在所述氮化层下方的底部氧化层外露，且利用此外露部分，藉由离子深入注入技术在所述底部氧化层的下方附近形成接触区；对前述底部氧化层外露处进行接触点槽的蚀刻，且蚀刻到半导体基板的硅表面后再进行浅蚀刻；在所述接触点槽内形成导电接触头，且所述导电接触头电性连接前述本体区内的源极区。

在本申请的实施例中，其还包含在半导体基板上方沉积一金属层，所述金属层覆盖所述氧化物层及导电接触头。

在本申请的实施例中，所述本体注入的掺杂离子的导电类型与半导体基板的掺杂类型相反。

在本申请的实施例中，所源极注入的掺杂离子的导电类型与本体区的掺杂类型相反。

在本申请的实施例中，所述源极区位于所述栅极沟槽二侧边，且在半导体基板表面下方。

在本申请的实施例中，所述该氮化层的两侧的侧边多晶硅层也被包覆在该氧化物层下方。

在本申请的实施例中，所述接触区的掺杂离子的导电类型与本体区的掺杂类型相同，且所述接触区更加重掺杂。该接触区接触连接前述在本体区内两端的源极区，使源极区和本体区之间接触。

在本申请的实施例中，进行接触点槽的蚀刻时，对硅表面的浅蚀刻使前述本体区内的源极区部分外露，甚至小部份的源极区也被刻蚀。

本创作提供了一种自对准的沟槽式场效应晶体管，与先前技术需多个个严谨罩幕光阻步骤作比较，上述之自动对准进行本体注入和扩散、源极注入和扩散、及离子深入注入形成接触区，是藉由该多层屏蔽自动对准离子布植罩幕层来加予高浓度掺杂而无需任何罩幕光阻步骤。且本案之自对准的沟槽式场效应晶体管结构可以很容易地进一步加予微缩化来提供一个更小的细胞元尺寸。

附图说明

图1至图12为本创作的一个实施例，自对准的沟槽式场效应晶体管的制备技术的剖面示意图。

符号说明

半导体基板100、栅极沟槽101、多层屏蔽110、底部氧化层111、氮化层112、顶

部氧化层113、栅极氧化层120、氧化物层121、接触点槽122、栅极多晶硅结构130、侧边

多晶硅层140、本体区150、接触区151、源极区160、导电接触头170、金属层180。

具体实施方式

为了使本技术领域的人员更好地理解本创作方案，下面将结合本创作实施例中的附图，对本创作实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本创作一部分的实施例，而不是全部的实施例。基于本创作中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本创作保护的范围。

需要说明的是，本创作的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

附图未按比例绘制，可能只有部分结构以及形成这些结构的不同层在附图中示出。根据本创作的实施例可以结合这些其他的(可能是传统的)工艺步骤实施而不显着扰乱它们。一般而言，根据本创作的实施例可以替换部分的传统工艺而不显着影响外围工艺和步骤。

如本文使用的字母"N"指的是N型掺杂物而字母"P"指的是P型掺杂物。加号”+”及减号”–”用于分别表示相对高或相对低的掺杂物浓度。

在本创作的实施例中，提供了一种自对准的沟槽式场效应晶体管，图1至图12为本创作的一个实施例，自对准的沟槽式场效应晶体管的制备技术的剖面示意图。首先，如图 1所示，该技术使用一个半导体基板100作为初始材料。在一些实施例中，半导体基板100 可以是N-型硅晶圆，对于N-信道组件来说，带有N-型外延层生长在它上面，对于P-信道组件来说，带有P-型外延层生长在它上面。利用习知技术，在半导体基板100的表面上，制备一个多层屏蔽110。在实施例中，该多层屏蔽110是氧化物-氮化物-氧化物(ONO)层。实施上该多层屏蔽110包含两种不同绝缘物材料的交替层，每层绝缘物材料都可以抵抗刻蚀另一层绝缘物材料的刻蚀技术。该多层屏蔽110包含从底部到顶部的一底部氧化层111、一氮化层112和一顶部氧化层113。然后，在多层屏蔽110上使用光致抗蚀剂(图中没有表示出)，并形成图案，以限定出栅极沟槽的位置处的开口。

如图2所示，接着对该多层屏蔽110进行ONO刻蚀，刻蚀掉在光致抗蚀剂中藉由开口暴露于刻蚀剂的那部多层屏蔽110。除去光致抗蚀剂之后，该多层屏蔽110的剩余部分用作屏蔽，向下刻蚀下方的半导体基板100的未覆盖部分，以便制备所须的栅极沟槽101。

如图3所示，透过已知的半导体工艺对该多层屏蔽110的中间层的氮化层112进行非等向蚀刻，使该多层屏蔽110的中间层的氮化层112部分被除去，保留位于中间部分的氮化层112，该底部氧化层111上方的氮化层112二侧露出该底部氧化层111的部分表面。再如图4所示，透过已知的半导体工艺对该多层屏蔽110的顶部氧化层113进行氧化物拉回，去除顶部氧化层113，此时的多层屏蔽110只有底部氧化层111及氮化层112，且该底部氧化层111上方在氮化层112二侧的部分表面外露。

然后，如图5所示，透过只知的半导体工艺沿栅极沟槽101内的侧壁和底部表面形成一栅极氧化层120，再放置导电材料填充在沟槽中。在一些实施例中，导电材料可以是原位掺杂或未掺杂的多晶硅。导电材料的厚度要足够完全填满栅极沟槽101。回刻导电材料，形成栅极多晶硅结构130。在一些实施例中，栅极多晶硅结构130的表面可以凹陷到半导体基板100顶部下方的0.05μm至0.2μm左右，且栅极多晶硅结构130上方被氧化物所包覆，此氧化物相同于栅极氧化层120，实施上此氧化物可以是氧化硅。又在形成栅极多晶硅结构130的工序中将在该底部氧化层111上方外露的表面处，该氮化层112的两侧形成侧边多晶硅层140，且在回刻导电材料形成该栅极多晶硅结构130的工序中，部分在氮化层112 两侧的导电材料也会被除去，所以形成侧边多晶硅层140后，该底部氧化层111上方的表面还是有部分外露。

如图6所示，进行本体注入和本体扩散，利用前述底部氧化层111上方部分外露处进行本体注入，将掺杂物注入到半导体基板100的顶部，掺杂离子的导电类型与半导体基板100的掺杂类型相反。在一些实施例中，对于N-信道组件来说，掺杂离子可以是硼离子。在一些实施例中，对于P-信道组件来说，掺杂离子可以是磷或砷离子。利用半导体工艺热激活掺杂原子，驱使掺杂物扩散形成本体区150。

然后，如图7所示，分别进行源极注入和源极扩散。如同前述利用前述底部氧化层111上方部分外露进行源极注入，将掺杂物注入到半导体基板100的顶部，进行标准的扩散技艺，在本体区150内构成源极区160。源极注入的掺杂离子的导电类型与本体区150的掺杂类型相反。源极区160形成在该底部氧化层111上方部分外露处的下方，且在本体区150 内的上部区两端构成源极区160。在一些实施例中，对于N-信道组件来说，注入砷离子，形成源极区160。还可选择，对于P-信道组件来说，注入硼离子，形成源极区160。

然后，如图8所示，利用半导体工艺的化学气相沉积(CVD)法来堆积氧化物层121在半导体基板100的顶部。上述氧化物层121藉由LPCVD法所堆积之一个二氧化硅层，这里值得注意的是，氧化物层121透过化学机械平坦化(CMP)工序到该多层屏蔽110的氮化层 112表面，且该氮化层112的两侧的侧边多晶硅层140也被包覆在该氧化物层121下方。

然后，如图9所示，透过已知的半导体工艺对该多层屏蔽110的氮化层112进行氮化物拉回，去除氮化层112，且原在氮化层112下方的底部氧化层111外露，而氧化物层 121开口形成图案。利用前述氧化物层121开口形成的图案，透过半导体工艺的离子深入注入的技术，在底部氧化层111的下方附近形成接触区151，从而使接触区151更加重掺杂，该接触区151接触连接前述在本体区150内两端的源极区160，使源极区160和本体区150 之间接触。所述接触区151的掺杂离子的导电类型与本体区150的掺杂类型相同，但更加重掺杂。在一些实施例中，对于N-信道组件来说，掺杂离子可以是硼离子。在一些实施例中，对于P-信道组件来说，掺杂离子可以是磷或砷离子。

然后，如图10所示，透过已知的半导体工艺在半导体基板100上方，藉由低温氧化物技艺和一层含有硼酸的硅玻璃(BPSG)制备电介质层(图中未示)，用光致抗蚀剂(图中没有表示出)，并形成图案，以限定出接触点的位置处的开口，进行接触点槽122的蚀刻，此时在接触点槽122蚀刻到半导体基板100的硅表面。在去除光致抗蚀剂后，在利用已知的半导体工艺对接触点槽122底部的硅表面进行浅蚀刻，深度大约0.05μm至0.2μm左右，硅表面的浅蚀刻使前述本体区150内的源极区160部分外露，甚至小部份的源极区160也被刻蚀。

然后，如图11所示，透过已知的半导体工艺形成在前述结构表面沉积导电材料层(未图示)，导电材料充满所述接触点槽122内部，导电材料可以是钛(Ti)或氮化钛(TiN)或钨 (W)，随后向上回刻到氧化物层121的表面，使以所述接触点槽122内得导电材料形成导电接触头170，且所述导电接触头170电性连接前述本体区150内的源极区160。如图12所示。最后，在半导体基板100上方沉积一个金属层180，所述金属180层覆盖所述氧化物层 121及导电接触头170，完成自对准的沟槽式场效应晶体管的制备。在一些实施例中，金属层180可以是铝(Al)或铝铜(AlCu)。

本创作藉由上述技术方案实现一种自对准的沟槽式场效应晶体管，其包括︰多个从半导体基板100表面延伸到半导体基板100中的栅极沟槽101；形成在前述栅极沟槽101中栅极氧化层120包覆栅极多晶硅结构130的栅极电极，及沉积在栅极电极上方的氧化物层121；形成于前述栅极沟槽101间的本体区150；嵌在本体区150上部区两端的源极区160；嵌在本体区150内的接触区151用以使源极区160和本体区150之间接触，且所述接触区 151接触连接前述在本体区150内两端的源极区160；以及，在前述氧化物层121的开口及所述本体区150上方形成导电接触头170，所述导电接触头170同时连接本体区上部区两端的源极区。在半导体基板100上方沉积金属层180，所述金属180层覆盖所述氧化物层121 及导电接触头170。

由前述说明可以清楚地看到，上述之自对准的沟槽式场效应晶体管及其制备方法与先前技术作比较，显示本创作具有下列优点及特色：

(a)与先前技术需多个个严谨罩幕光阻步骤作比较，上述之自动对准进行本体注入和扩散、源极注入和扩散、及离子深入注入形成接触区，是藉由该多层屏蔽110自动对准离子布植罩幕层来加予高浓度掺杂而无需任何罩幕光阻步骤。

(b)与先前技术需多个个严谨罩幕光阻步骤作比较，上述之自动对准源接触窗口系无需利用任何罩幕光阻步骤来形成。

(c)对于该自动对准源极区及该自动对准接触区具有较低的源接触电阻，因而本案之自对准的沟槽式场效应晶体管结构可以很容易地进一步加予微缩化来提供一个更小的细胞元尺寸。

本申请的一实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例；但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。

以上所述，仅是本申请的具体实施例而已，并非对本申请作任何形式上的限制，虽然本申请已以具体实施例揭露如上，然而并非用以限定本申请，任何熟悉本专业的技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本申请技术方案的范围内。

Claims (7)

1.一种自对准的沟槽式场效应晶体管，其特征在于，其包括︰

多个从半导体基板表面延伸到半导体基板中的栅极沟槽；

形成在前述栅极沟槽中的栅极电极，及沉积在栅极电极上方的氧化物层；

形成于前述栅极沟槽间的本体区；

嵌在本体区上部区两端的源极区；

嵌在本体区内的接触区用以使源极区和本体区之间接触，且所述接触区接触连接前述在本体区内两端的源极区；以及，

在前述氧化物层的开口及所述本体区上方形成导电接触头，所述导电接触头同时连接本体区上部区两端的源极区。

2.根据权利要求1所述的自对准的沟槽式场效应晶体管，其特征在于，在半导体基板上方沉积一金属层，所述金属层覆盖所述氧化物层及导电接触头。

3.根据权利要求1所述的自对准的沟槽式场效应晶体管，其特征在于，所述氧化物层二侧边嵌有制程中留下的侧边多晶硅层。

4.根据权利要求3所述的自对准的沟槽式场效应晶体管，其特征在于，所述的侧边多晶硅层材料与所述栅极电极材料相同。

5.根据权利要求1所述的自对准的沟槽式场效应晶体管，其特征在于，所述前述栅极沟槽中的栅极电极包含形成在所述栅极沟槽内的侧壁和底部表面的栅极氧化层，及所述栅极氧化层栅包覆的栅极多晶硅结构。

6.根据权利要求1所述的自对准的沟槽式场效应晶体管，其特征在于，所述源极区位于所述栅极沟槽二侧边，且在半导体基板表面下方。

7.根据权利要求1所述的自对准的沟槽式场效应晶体管，其特征在于，所述导电接触头下方的本体区表面低于半导体基板表面，使所述导电接触头至少部分连接所述源极区。

Images