TWI658590B

TWI658590B - 高壓半導體裝置及其形成方法

Info

Publication number: TWI658590B
Application number: TW107113838A
Authority: TW
Inventors: 林志威; 莊璧光
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2018-04-24
Filing date: 2018-04-24
Publication date: 2019-05-01
Also published as: TW201946278A

Abstract

本揭露的一些實施例係關於高壓半導體裝置。上述高壓半導體裝置包含具有第一摻雜型態的基底。上述高壓半導體裝置亦包含位於基底內的第一井區及第二井區。第一井區與第二井區藉由第三井區隔開。第一井區與第二井區具有不同於第一摻雜型態的第二摻雜型態。第三井區具有第一摻雜型態。上述高壓半導體裝置更包含源極區及汲極區，分別位於第一井區及第二井區內。源極區及汲極區具有第二摻雜型態。此外，上述高壓半導體裝置包含位於基底上，且位於源極區及汲極區之間的閘極結構。上述高壓半導體裝置亦包含埋置於第三井區內的第一摻雜區。第一摻雜區具有第二摻雜型態。

Description

高壓半導體裝置及其形成方法

本發明關於高壓半導體裝置，特別是一種具有抗主體效應摻雜區的高壓半導體裝置。

高壓半導體裝置技術適用於高電壓與高功率的積體電路領域。傳統高壓半導體裝置，例如垂直式擴散金氧半導體(vertically diffused metal oxide semiconductor，VDMOS)電晶體及水平擴散金氧半導體(LDMOS)電晶體，主要用於18V以上的元件應用領域。高壓裝置技術的優點在於符合成本效益，且易相容於其它製程，已廣泛應用於顯示器驅動IC元件、電源供應器、電力管理、通訊、車用電子或工業控制等領域中。

高壓半導體裝置是利用閘極電壓來產生通道，並控制流經源極與汲極之間的電流。在傳統的高壓半導體裝置中，為了防止源極與汲極之間的擊穿效應(punch-through effect)，必須延長電晶體的通道長度。然而，如此一來會增加裝置的尺寸而使晶片面積增加且會使電晶體的導通電阻(on-resistance，R_on)上升。再者，由於電洞的遷移率低於電子的遷移率，因此P型高壓半導體裝置的導通電阻會高於N型高壓半導體裝置的導通電阻而不利於P型高壓半導體裝置效能的提升。

因此，有必要尋求一種新的高壓半導體裝置結構以解決上述的問題。

本揭露的一些實施例係關於高壓半導體裝置。上述高壓半導體裝置包含基底，具有第一摻雜型態。上述高壓半導體裝置亦包含第一井區、第二井區及第三井區，設置於基底內。第一井區與第二井區藉由第三井區隔開。第一井區與第二井區具有不同於第一摻雜型態的第二摻雜型態。第三井區具有第一摻雜型態。上述高壓半導體裝置更包含源極區及汲極區，分別位於第一井區及第二井區內。源極區及汲極區具有第二摻雜型態。此外，上述高壓半導體裝置包含閘極結構，位於基底上，且位於源極區及汲極區之間。上述高壓半導體裝置更包含第一摻雜區，埋置於第三井區內。第一摻雜區具有第二摻雜型態。

本揭露的一些實施例係關於高壓半導體裝置的製造方法。上述方法包含提供基底。基底具有第一摻雜型態。上述方法亦包含形成第一井區及第二井區於基底內。第一井區與第二井區分隔，且第一井區與第二井區具有不同於第一摻雜型態的第二摻雜型態。上述方法更包含形成第三井區於第一井區與該第二井區之間。第三井區具有第一摻雜型態。此外，上述方法包含執行離子植入製程，形成第一摻雜區於基底內。第一摻雜區埋置於第三井區內，且第一摻雜區具有第二摻雜型態。上述方法亦包含形成閘極結構於基底上，閘極結構覆蓋第一摻雜區。上述方法更包含形成源極區及汲極區於第一井區與第二井區內。源極區及汲極區具有該第二摻雜型態。

100‧‧‧半導體裝置

102‧‧‧基底

104‧‧‧井區

106‧‧‧井區

108‧‧‧井區

110‧‧‧井區

112‧‧‧井區

114‧‧‧絕緣區

116‧‧‧絕緣區

118‧‧‧絕緣區

120‧‧‧絕緣區

122‧‧‧遮罩層

123‧‧‧開口

124‧‧‧離子植入製程

125‧‧‧摻雜質

126‧‧‧摻雜區

128‧‧‧閘極結構

130‧‧‧閘極介電層

132‧‧‧閘極電極

134‧‧‧源極區

136‧‧‧汲極區

138‧‧‧主體區

140‧‧‧通道區

142‧‧‧層間介電層

144‧‧‧接觸物

D1‧‧‧距離

D2‧‧‧距離

D3‧‧‧距離

第1A-1G圖顯示根據一些實施例，形成高壓半導體裝置之各階段的製程的剖面示意圖。

以下針對本揭露一些實施例之元件基板、顯示裝置及顯示裝置之製造方法作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本揭露一些實施例之不同樣態。以下所述特定的元件及排列方式僅為簡單清楚描述本揭露一些實施例。當然，這些僅用以舉例而非本揭露之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本揭露一些實施例，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。

此外，實施例中可能使用相對性的用語，例如「較低」或「底部」及「較高」或「頂部」，以描述圖式的一個元件對於另一元件的相對關係。能理解的是，如果將圖式的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。

在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。在此給定的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。

能理解的是，雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分，這些元件、組成成分、區域、層、及/或部分不應被這些用語限定，且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此，以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本揭露一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。

除非另外定義，在此使用的全部用語(包括技術及科學用語)具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。能理解的是，這些用語，例如在通常使用的字典中定義的用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。

本揭露一些實施例可配合圖式一併理解，本揭露實施例之圖式亦被視為本揭露實施例說明之一部分。需了解的是，本揭露實施例之圖式並未以實際裝置及元件之比例繪示。在圖式中可能誇大實施例的形狀與厚度以便清楚表現出本揭露實施例之特徵。此外，圖式中之結構及裝置係以示意之方式繪示，以便清楚表現出本揭露實施例之特徵。

在本揭露一些實施例中，相對性的用語例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「頂部」、「底部」等等應被理解為該段以及相關圖式中所繪示的方位。此相對性的用語僅是為了方便說明之用，其並不代表其所敘述之裝置需以特定方位來製造或運作。而關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包括兩個結構都可移動，或者兩個結構都固定之情況。

值得注意的是，在後文中「基板」一詞可包括透明基板上已形成的元件與覆蓋在基板上的各種膜層，其上方可以已形成任何所需的電晶體元件，不過此處為了簡化圖式，僅以平整的基板表示之。

根據本發明一些實施例，在形成閘極結構前，形成一圖案化遮罩層於基底上，上述圖案化遮罩層具有露出半導體裝置的通道區的開口。藉由一離子植入製程在通道區下方及源極區和汲極區之間形成抗主體效應(anti-body effect)摻雜區。藉此，可抑制高壓半導體裝置因主體效應導致的臨界電壓上升，並改善高壓半導體裝置的效能及可靠度。

本發明係揭露高壓半導體裝置之實施例，且上述實施例可被包含於例如微處理器、記憶元件及/或其他元件之積體電路(integrated circuit,IC)中。上述積體電路也可包含不同的被動和主動微電子元件，例如薄膜電阻器(thin-film resistor)、其他類型電容器例如，金屬-絕緣體-金屬電容(metal-insulator-metal capacitor,MIMCAP)、電感、二極體、金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistors,MOSFETs)、互補式MOS電晶體、雙載子接面電晶體(bipolar junction transistors,BJTs)、橫向擴散型MOS電晶體、高功率MOS電晶體或其他類型的電晶體。在本發明所屬技術領域中具有通常知識者可以了解也可將高壓半導體裝置使用於包含其他類型的半導體元件於積體電路之中。

如第1A圖所示，提供基底102。基底102可為半導體基底，例如塊材(bulk)半導體、絕緣上覆半導體(semiconductor-on-insulation,SOI)基底。基底102可以是晶圓，例如為矽晶圓。一般而言，絕緣上覆半導體基底包含形成在絕緣層上的一層半導體材料。絕緣層可例如為埋入氧化(buried oxide,BOX)層、氧化矽層或類似的材料。提供絕緣層在基底上，一般基底為矽或玻璃基底。其他的基底則可使用例如為多重層或梯度(gradient)基底。在一些實施例，基底102可為半導體材料，其可包含矽、鍺；基底102亦可為化合物半導體，其包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/ 或銻化銦；基底102亦可為合金半導體，其包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP或上述組合。在一些實施例，基底102具有第一導電形態，例如為p型。

此外，在一些實施例，基底102亦可包含磊晶層(未繪示)，其與基底102的上表面相鄰。磊晶層可包含矽、鍺、矽鍺、III-V族化合物或上述之組合。磊晶層可藉由磊晶成長(epitaxial growth)製程形成，例如金屬有機物化學氣相沉積法(metal-organic chemical vapor deposition,MOCVD)、金屬有機物化學氣相磊晶法(metal-organic vapor phase epitaxy,MOVPE)、電漿增強型化學氣相沉積法(plasma-enhanced chemical vapor deposition,PECVD)、遙控電漿化學氣相沉積法(remote plasma chemical vapor deposition,RP-CVD)、分子束磊晶法(molecular beam epitaxy,MBE)、氫化物氣相磊晶法(hydride vapor phase Epitaxy,HVPE)、液相磊晶法(liquid phase epitaxy,LPE)、氯化物氣相磊晶法(chloride vapor phase epitaxy,Cl-VPE)或類似的方法形成。在一些實施例，磊晶層具有第一導電型態，例如為p型。

在一些實施例，如第1B圖所示，在基底102內形成井區104、井區106、井區108、井區110及井區112。在一些實施例，井區104和井區106具有不同於第一導電形態的第二導電型態，例如為n型。井區108、井區110及井區112具有第一導電形態。在一些實施例，井區104、井區106例如為高壓n型井區，井區108、井區110及井區112例如為高壓p 型井區。在一些實施例，井區104、井區106、井區108、井區110及井區112的摻雜濃度介於約10¹⁵atoms/cm³至約10¹⁷atoms/cm³的範圍間。如第1B圖所示，井區108位於井區104和井區106之間。在一些實施例，沿著第一方向(例如為X軸)，井區104和井區106之間的距離D1介於約2.0μm至約4.0μm的範圍間。

在一些實施例，如第1C圖所示，形成絕緣區114、絕緣區116、絕緣區118及絕緣區120於基底102上。在一些實施例，絕緣區114、絕緣區116、絕緣區118及絕緣區120為藉由矽氧化所形成之場氧化(field oxide)區。如第1C圖所示，絕緣區114覆蓋一部份的井區104及井區110。絕緣區116覆蓋一部份的井區104。絕緣區118覆蓋一部份的井區106。絕緣區120覆蓋一部份的井區106及井區112。

在一些實施例，如第1D圖所示，設置一遮罩層122覆蓋井區104、106、110及112及基底102。在一些實施例，遮罩層122覆蓋一部分的井區108。如第1D圖所示，遮罩層122具有開口123，開口123露出一部分的井區108。遮罩層122可例如為光阻或其他適合的材料。

接下來，如第1D圖所示，執行離子植入製程124。在一些實施例，利用離子植入製程124，將摻雜質125植入基底102內，形成摻雜區126。在一些實施例，如第1D圖所示，摻雜區126埋置於井區108內，且與井區104及井區106分隔。在一些實施例，在沿著第一方向，摻雜區126與井區104之間具有距離D2，且摻雜區126與井區106之間具有距離D3。在一些實施例，距離D2及距離D3介於約0.2μm至約1.5μm的範圍間。在一些實施例，距離D2及距離D3介於約0.5μm至1.0μm的範圍間。

在一些實施例，離子植入製程124所使用的摻雜質125包含V族元素，例如氮、磷、砷及銻。在一些實施例，將磷植入基底102，以形成具有第二摻雜型態的摻雜區126。在一些實施例，摻雜區126的摻雜濃度為介於約10¹⁶atoms/cm³至約10¹⁷atoms/cm³的範圍間。在一些實施例，摻雜區126的摻雜濃度為介於約5x10¹⁶atoms/cm³至約1x10¹⁷atoms/cm³的範圍間。在一些實施例，摻雜區126的摻雜濃度大於井區104、106、108、110、112的摻雜濃度。在一些實施例，執行植入製程124時，摻雜質125的劑量介於約10¹¹atoms/cm³至約10¹³atoms/cm³的範圍間。在一些實施例，執行植入製程124時，摻雜質125的劑量介於約10¹²atoms/cm²至約10¹³atoms/cm²的範圍間。

在一些實施例，在執行離子植入製程124的期間，植入能量介於約400kev至約600kev的範圍間。當植入能量落入上述範圍，可以將摻雜質125植入到所需的深度。在一些實施例，如第1D圖所示，摻雜區126的底部表面(或邊界)位於井區104及井區106的下表面的上方。可在本揭露的實施例作各種變化及調整。在一些實施例，摻雜區126的一部分邊界位於井區104及井區106的下表面的上方，且另一部分位於井區 104及井區106的下表面的下方。

離子植入製程124完成後，可實施退火製程，退火製程例如為突發式退火(spike annealing)製程，其進行的溫度約950℃至約1050℃，進行的時間介於約1秒至約2秒。

形成摻雜區126後，可以避免主體效應(body effect)，以抑制半導體裝置的臨界電壓的提升。因此，摻雜區126亦可稱為抗主體效應(anti-body effect)摻雜區。在一些實施例，摻雜區126的摻雜濃度應小於10¹⁷atoms/cm³。若摻雜區126的摻雜濃度大於10¹⁷atoms/cm³，則半導體裝置會有漏電的可能性。在一些實施例，摻雜區126的摻雜濃度應大於10¹⁶atoms/cm³。若摻雜區126的摻雜濃度小於10¹⁶atoms/cm²，則抑制臨界電壓提升的效果可能不夠。

在一些實施例，摻雜區126與井區104及井區106的距離應大於0.2μm。由於摻雜區126的導電型態與井區104和井區106相同，若摻雜區126與井區104及井區106的距離小於0.2μm，則導致半導體裝置漏電的可能性。在一些實施例，摻雜區126與井區104及井區106的距離應小於1.5μm。若摻雜區126與井區104及井區106的距離應大於1.5μm，則抑制臨界電壓提升的效果可能不夠。

接下來，如第1E圖所示，移除遮罩層122，並形成閘極結構128於基底102上方。如第1E圖所示，閘極結構128包含閘極介電層130及閘極電極132。閘極介電層130可為氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或其它任何適合之介電材料、或上述之組合。此高介電常數介電材料之材料可為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽。例如，此高介電常數(high-k)介電材料可為LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它適當材料之其它高介電常數介電材料、或上述組合。此閘極介電層130可藉由化學氣相沉積法(CVD)或旋轉塗佈法形成，此化學氣相沉積法例如可為低壓化學氣相沉積法(low pressure chemical vapor deposition，LPCVD)、低溫化學氣相沉積法(low temperature chemical vapor deposition，LTCVD)、快速升溫化學氣相沉積法(rapid thermal chemical vapor deposition，RTCVD)、電漿輔助化學氣相沉積法(plasma enhanced chemical vapor deposition，PECVD)、原子層化學氣相沉積法之原子層沉積法(atomic layer deposition，ALD)或其它常用的方法。

在一些實施例，閘極電極132可為多晶矽。在一些實施例，閘極電極132可為一或多種金屬、金屬氮化物、導電金屬氧化物、或上述之組合。上述金屬可包括但不限於鉬(molybdenum)、鎢(tungsten)、鈦(titanium)、鉭(tantalum)、鉑(platinum)或鉿(hafnium)。上述金屬氮化物可包括但不限於氮化鉬(molybdenum nitride)、氮化鎢(tungsten nitride)、氮化鈦 (titanium nitride)以及氮化鉭(tantalum nitride)。上述導電金屬氧化物可包括但不限於釕金屬氧化物(ruthenium oxide)以及銦錫金屬氧化物(indium tin oxide)。此閘極電極132可藉由化學氣相沉積法、濺鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積方式形成。

在一些實施例，如第1E圖所示，閘極介電層130覆蓋一部分的井區104及井區106，並橫越井區108。亦即，閘極介電層130由井區104上方延伸至井區106上方。在一些實施例，如第1E圖所示，閘極電極128形成在閘極介電層130上方，且由隔離區116上方延伸至隔離區118上方。

接下來，如第1F圖所示，形成源極區134、汲極區136及主體區138於基底102內。源極區134、汲極區136及主體區138個別形成在井區104、井區106及井區112內。如第1F圖所示，源極區134位於隔離區114及隔離區116之間。汲極區136位於隔離區118及隔離區120之間。主體區138與汲極區136藉由隔離區120隔開。

在一些實施例，源極區134和汲極區136具有第二摻雜型態，且摻雜濃度介於約10¹⁹atoms/cm³至約10²¹atoms/cm³的範圍間。主體區138具有第一摻雜型態，且摻雜濃度介於約10¹⁹atoms/cm³至約10²¹atoms/cm³的範圍間。源極區134、汲極區136及主體區138可用如離子植入或擴散之方法來形成，並藉由快速熱退火(rapid thermal annealing,RTA)製程來活化被植入的摻雜。

在一些實施例，如第1F圖所示，通道區140位於井區104與井區106之間，且位於閘極結構128的正下方。在一些實施例，如第1F圖所示，摻雜區126位於通道區140正下方。

接下來，如第1G圖所示，形成層間介電層142及接觸物144於基底102上方，以形成高壓半導體裝置100。在一實施例，層間介電層142是藉由流動式化學氣相沉積形成的可流動的薄膜。在一些實施例，層間介電層142由介電材料形成，例如磷酸矽酸鹽玻璃(Phospho-Silicate Glass,PSG)、硼矽酸鹽玻璃(Boro-Silicate Glass,BSG)、硼摻雜磷酸矽酸鹽玻璃(Boron-Doped Phospho-Silicate Glass,BPSG)、未摻雜的矽酸鹽玻璃(undoped Silicate Glass,USG)或類似材料，且可藉由任意適合的方法沉積，例如化學氣相沉積、旋轉塗佈、電漿增強化學氣相沉積(plasma-enhanced chemical vapor deposition,PECVD)或上述組合。

接觸物144可包含阻障層和導電層。阻障層可包含鈦、氮化鈦、鉭、氮化鉭或類似材料。導電層的材料可為銅、銅合金、銀、金、鎢、鋁、鎳、鈷或類似材料。

在一些實施例，沉積層間介電層142覆蓋基底102、隔離結構114、116、118、120及閘極結構128後，形成穿透層間介電層142的開口，以個別露出部份的源極區134、汲極區136及主體區138。上述開口可使用適合的微影和蝕刻製程形成。微影製程包含光阻塗佈(例如，自旋塗佈)、軟烤、遮罩對準、曝光、曝光後烤、光阻顯影、清洗、乾燥(例如，硬烤)、其他適合製程或其組合來形成。微影製程也可藉由無遮罩微影、電子束寫入、離子束寫入或分子壓印(molecular imprint)替代。蝕刻製程包含乾蝕刻、濕蝕刻或其他蝕刻方法(例如，反應式離子蝕刻)。蝕刻製程也可以是純化學蝕刻(電漿蝕刻)、純物理蝕刻(離子研磨)或其組合。

形成露出源極區134、汲極區136及主體區138的開口後，將阻障層和導電層的材料填入開口內，以形成接觸物144。如第1F圖所示，接觸物144和源極區134、汲極區136及主體區138電性連接。

在一些實施例，高壓半導體裝置100為對稱型的半導體裝置。如第1G圖所示，源極區134及汲級區136個別形成在都是具有第二摻雜型態的井區104及井區106內。因此，高壓半導體裝置100的閘極結構128與汲極區136之間並未形成額外的漂移區(drift region)，因此可減小高壓半導體裝置100的尺寸，來增加單位面積內的元件的密度。

在一些實施例，在閘極結構的下方的高壓井區內，形成與源極區及汲極區具有相同導電型態的抗主體效應摻雜區，可抑制高壓半導體裝置的臨界電壓的提升。藉此，提升高壓半導體裝置的效能及可靠度。

以上敘述許多實施例的特徵，使所屬技術領域中具有通常知識者能夠清楚理解以下的說明。所屬技術領域中具有通常知識者能夠理解其可利用本發明揭示內容作為基礎，以設計或更動其他製程及結構而完成相同於上述實施例的目的及/或達到相同於上述實施例的優點。所屬技術領域中具有通常知識者亦能夠理解不脫離本發明之精神和範圍的等效構造可在不脫離本發明之精神和範圍內作任意之更動、替代與潤飾。

Claims

一種高壓半導體裝置，包括：一基底，具有一第一摻雜型態；一第一井區、一第二井區及一第三井區，設置於該基底內，且該第一井區與該第二井區藉由該第三井區隔開，其中該第一井區與該第二井區具有不同於該第一摻雜型態的一第二摻雜型態，且該第三井區具有該第一摻雜型態；一源極區及一汲極區，分別位於該第一井區及該第二井區內，其中該源極區及該汲極區具有該第二摻雜型態；一閘極結構，設置於該基底上，且位於該源極區及該汲極區之間，其中該閘極結構包括一閘極介電層及設置於該閘極介電層上方的閘極電極；以及一第一摻雜區，埋置於該第三井區內，其中該第一摻雜區具有該第二摻雜型態，且該第一摻雜區與該閘極介電層隔開。
如申請專利範圍第1項所述之高壓半導體裝置，其中該第一摻雜區與該第一井區及該第二井區隔開。
如申請專利範圍第1項所述之高壓半導體裝置，其中該第一摻雜區的一摻雜質包括磷。
如申請專利範圍第1項所述之高壓半導體裝置，其中該第一摻雜區的一摻雜濃度介於約10¹⁶atoms/cm³至約10¹⁷atoms/cm³的範圍間。
如申請專利範圍第1項所述之高壓半導體裝置，其中該第一摻雜區的一摻雜濃度大於該第一井區的一摻雜濃度。
如申請專利範圍第1項所述之高壓半導體裝置，其中該閘極介電層由該第一井區上方延伸至該第二井區上方。
如申請專利範圍第1項所述之高壓半導體裝置，其中該第一摻雜區的下表面比該第一井區的下表面高。
一種製造高壓半導體裝置的方法，包括：提供一基底，該基底具有一第一摻雜型態；形成一第一井區及一第二井區於該基底內，其中該第一井區與該第二井區分隔，且該第一井區與該第二井區具有不同於該第一摻雜型態的一第二摻雜型態；形成一第三井區於該第一井區與該第二井區之間，其中該第三井區具有該第一摻雜型態；執行一離子植入製程，形成一第一摻雜區於該基底內，其中該第一摻雜區埋置於該第三井區內，該第一摻雜區具有該第二摻雜型態，且該第一摻雜區的一摻雜濃度大於該第一井區的一摻雜濃度；形成一閘極結構於該基底上，該閘極結構覆蓋該第一摻雜區；以及形成一源極區於該第一井區內及一汲極區於該第二井區內，其中該源極區及該汲極區具有該第二摻雜型態。
如申請專利範圍第8項所述之方法，更包括：在形成該第三井區後，形成一遮罩層覆蓋該第一井區及該第二井區，使該第三井區露出；以及將一第一摻雜質植入該第三井區內，以形成該第一摻雜區。
如申請專利範圍第9項所述之方法，其中該第一摻雜質包括磷。
如申請專利範圍第10項所述之方法，其中執行該離子植入製程的期間，以介於約400kev至約600kev的範圍間的植入能量，將該第一摻雜質植入該第三井區內。
如申請專利範圍第9項所述之方法，其中該第一摻雜質的一摻雜劑量為介於約10¹²atoms/cm²至約10¹³atoms/cm²的範圍間。
如申請專利範圍第8項所述之方法，其中該遮罩層覆蓋一部分的該第三井區。
如申請專利範圍第8項所述之方法，其中該第一摻雜區與該第一井區及該第二井區隔開。
如申請專利範圍第8項所述之方法，其中該第一摻雜區的該摻雜濃度介於約10¹⁶atoms/cm³至約10¹⁷atoms/cm³的範圍間。