CN112289844A - 半导体装置结构 - Google Patents

半导体装置结构 Download PDF

Info

Publication number
CN112289844A
CN112289844A CN201910671073.6A CN201910671073A CN112289844A CN 112289844 A CN112289844 A CN 112289844A CN 201910671073 A CN201910671073 A CN 201910671073A CN 112289844 A CN112289844 A CN 112289844A
Authority
CN
China
Prior art keywords
well
doped region
semiconductor device
device structure
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910671073.6A
Other languages
English (en)
Other versions
CN112289844B (zh
Inventor
李建兴
黄晔仁
林文新
邱俊榕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN201910671073.6A priority Critical patent/CN112289844B/zh
Publication of CN112289844A publication Critical patent/CN112289844A/zh
Application granted granted Critical
Publication of CN112289844B publication Critical patent/CN112289844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例提供一种半导体装置结构。上述半导体装置结构包含半导体基底及设置于半导体基底内的第一阱，第一阱具有第一导电型态。上述半导体装置结构亦包含第一掺杂区，其镶入于第一阱内，具有与第一导电型态不同的第二导电型态。上述半导体装置结构更包含第二阱，其具有第二导电型态。此外，上述半导体装置结构包含第一金属电极及第二金属电极，第一金属电极设置于半导体基底的第一掺杂区上。第二金属电极设置于半导体基底的第二阱上。本发明提供了一种半导体装置结构，在电连接至高压端的区域设置阱取代浓度较大的掺杂区，能提升半导体装置结构作为静电保护装置的能力。

Description

半导体装置结构
技术领域
本发明是有关于半导体装置结构，且特别是有关于一种具有静电保护电路的半导体装置结构。
背景技术
传统的集成电路中，半导体装置易于受到高压静电放电损伤，主要是因为晶体管的栅极氧化层结构较靠近漏极端，且离源极/体扩散区较远，导致当静电放电(ElectricalStatic Discharge)电流自漏极端流入时，其能量倾向朝着栅极介电层分布，而非流向源极、漏极掺杂区，致使栅极介电层被永久性地击穿(Zapped)。
在传统的半导体装置中，往往利用其他额外的静电保护器件避免晶体管器件被击穿，然而，额外的ESD保护器件增加整体集成电路的占据空间，且增加工艺的复杂度，导致高的制造成本。有鉴于此，需要一种改良式的半导体装置结构，使其具良好的静电放电防护能力。
发明内容
本发明实施例提供一种半导体装置结构。上述半导体装置结构包含半导体基底及设置于半导体基底内的第一阱，第一阱具有第一导电型态。上述半导体装置结构亦包含栅极结构，其设置于半导体基底的第一阱上。上述半导体装置结构更包含第一掺杂区，其镶入于第一阱内，具有与第一导电型态不同的第二导电型态。此外，上述半导体装置结构包含第二阱，其具有第二导电型态。第二阱与第一掺杂区位于栅极结构的相对两侧。上述半导体装置结构亦包含多个第一金属电极，其设置于半导体基底的第一掺杂区上。上述半导体装置结构更包含多个第二金属电极，其中一部分的第二金属电极设置于半导体基底的第二阱上。
本发明的一些实施例提供一种半导体装置结构。上述半导体装置结构包含一半导体基底及设置于半导体基底内的第一阱，其具有第一导电型态。上述半导体装置结构亦包含栅极结构，其设置于半导体基底的第一阱上。上述半导体装置结构更包含第一掺杂区及第二掺杂区，其具有第二导电型态。第一掺杂区镶入于第一阱内，第二掺杂区与第一掺杂区位于栅极结构的相对两侧。此外，上述半导体装置结构包含第二阱，其具有第二导电型态，第二阱与第一掺杂区位于栅极结构的相对两侧。上述半导体装置结构亦包含第一金属电极，其设置于半导体基底的第一掺杂区上。上述半导体装置结构更包含第二金属电极，其设置于半导体基底的第二阱上。第一掺杂区、第一阱及第二掺杂区构成第一双极性结；第一阱、第二阱及第二金属电极构成第二双极性结。
本发明的一些实施例提供一种半导体装置结构。上述半导体装置结构包含半导体基底。上述半导体装置结构亦包含第一、第二、第三、第四栅极结构于半导体基底上。上述半导体装置结构更包含第一金属电极，其设置于第一与第二栅极结构之间。第一金属电极与半导体基底之间形成肖特基接触。此外，上述半导体装置结构包含第二金属电极，其设置于第三、第四栅极结构之间。第二金属电极与半导体基底之间形成欧姆接触。第一金属电极与第二金属电极电连接至一高压端。
本发明提供了一种半导体装置结构，在电连接至高压端的区域设置阱取代浓度较大的掺杂区，能提升半导体装置结构作为静电保护装置的能力。
为让本发明实施例的特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
附图说明
以下将配合所附图式详述本发明的实施例。应注意的是，依据产业上的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小器件的尺寸，以清楚地表现出本发明的特征。
图1为根据本发明的一些实施例的半导体装置结构的剖面示意图；
图2为根据本发明的一些实施例的半导体装置结构的布局的俯视图；
图3为图2所示的半导体装置结构中，沿A-A’线段的剖面示意图；
图4为根据本发明的一些实施例的半导体装置结构的布局的俯视图；
图5为图4所示的半导体装置结构中，沿B-B’线段的剖面示意图；
图6为根据本发明的一些实施例的半导体装置结构的布局的俯视图；
图7为图6所示的半导体装置结构中，沿C-C’线段的剖面示意图。
附图标记：
100A、100B、100C、100D 半导体装置结构
110 半导体基底
120 阱
130、130A、130B、130C、130D 栅极结构
132 栅极介电层
134 栅极电极
140 栅极间隙物
150 隔离区
161 掺杂区
162 掺杂区
163 掺杂区
164 掺杂区
170 掺杂区
180 阱
191 金属电极
192A 金属电极
192B 金属电极
193 金属电极
VB、VL、VH、VG 外加电压
具体实施方式
以下发明提供了许多的实施例或范例，用于实施所提供的半导体装置的不同器件。各器件和其配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以限定本发明实施例。举例而言，叙述中若提及第一器件形成在第二器件之上，可能包含第一和第二器件直接接触的实施例，也可能包含额外的器件形成在第一和第二器件之间，使得它们不直接接触的实施例。此外，本发明实施例可能在不同的范例中重复参考数字及/或字母。如此重复是为了简明和清楚，而非用以表示所讨论的不同实施例之间的关系。
以下描述实施例的一些变化。在不同图式和说明的实施例中，相似的器件符号被用来标明相似的器件。可以理解的是，半导体装置结构可以包含额外的器件，且一些叙述的器件可为了该结构的其他实施例被取代或删除。
本发明的实施例是发明半导体装置结构的实施例，且上述实施例可被包含于例如微处理器、记忆器件及/或其他器件的集成电路(integrated circuit,IC)中。上述集成电路也可包含不同的被动和主动微电子器件，例如薄膜电阻器(thin-film resistor)、其他类型电容器例如，金属-绝缘体-金属电容(metal-insulator-metal capacitor,MIMCAP)、电感、二极管、金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor field-effecttransistors,MOSFETs)、互补式MOS晶体管(Complementary Metal-Oxide-Semiconductor,CMOS)、双极结晶体管(bipolar junction transistors,BJTs)、横向扩散型MOS晶体管、高功率MOS晶体管或其他类型的晶体管。在本发明所属技术领域中技术人员可以了解也可将半导体装置使用于包含其他类型的半导体器件于集成电路之中。
参阅图1，图1为根据本发明的一些实施例的半导体装置结构100A的剖面示意图。如图1所示，半导体装置结构100A包含半导体基底110。半导体基底110可为块材(bulk)半导体、绝缘上覆半导体(semiconductor-on-insulation,SOI)基底。半导体基底110可以是晶片，例如为硅晶片。一般而言，绝缘上覆半导体基底包含形成在绝缘层上的一层半导体材料。绝缘层可例如为埋置氧化(buried oxide,BOX)层、氧化硅层或类似的材料，其提供绝缘层在硅或玻璃基底上。其他的基底则可使用例如为多重层或梯度(gradient)基底。
在一些实施例，半导体基底110可为半导体材料，其可包含硅、锗；半导体基底110亦可为化合物半导体，其包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；半导体基底110亦可为合金半导体，其包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP或上述组合。在一些实施例，半导体基底110具有第一导电形态，例如为P型。
另外，半导体装置结构100A可包含外延层(未绘示)，其可形成于半导体基底110上。上述外延层可包含硅、锗、硅与锗、III-V族化合物或上述的组合。上述外延层可通过外延生长(epitaxial growth)工艺形成，例如金属有机物化学气相沉积法(metal-organicchemical vapor deposition,MOCVD)、金属有机物化学气相外延法(metal-organic vaporphase epitaxy,MOVPE)、等离子体增强化学气相沉积法(plasma-enhanced chemicalvapor deposition,PECVD)、远场等离子体化学气相沉积法(remote plasma chemicalvapor deposition,RPCVD)、分子束外延法(molecular beam epitaxy,MBE)、氢化物气相外延法(hydride vapor phase Epitaxy,HVPE)、液相外延法(liquid phase epitaxy,LPE)、氯化物气相外延法(chloride vapor phase epitaxy,Cl-VPE)或类似的方法形成。在一些实施例，上述外延层可具有第一导电型态，例如为P型。
半导体装置结构100A包含阱120，其形成在半导体基底110内。或者，阱120可形成在上述外延层内。在一些实施例，阱120具有第一导电型态，例如为P型。在一些实施例，阱120的掺杂浓度可介于约1012atoms/cm3至约1017atoms/cm3的范围间。
半导体装置结构100A包含多个栅极结构130。栅极结构130设置于半导体基底110的阱120上。栅极结构130包含栅极介电层132及栅极电极134。栅极介电层132可为氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、或其它任何适合的介电材料、或上述的组合。此高介电常数介电材料的材料可为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如，此高介电常数(high-k)介电材料可为LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfO2、HfO3、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO3(BST)、Al2O3、其它适合的介电材料、或上述组合。
栅极介电层132可通过化学气相沉积法(CVD)或旋转涂布法形成，此化学气相沉积法例如可为低压化学气相沉积法(low pressure chemical vapor deposition，LPCVD)、低温化学气相沉积法(low temperature chemical vapor deposition，LTCVD)、快速升温化学气相沉积法(rapid thermal chemical vapor deposition，RTCVD)、等离子体增强化学气相沉积法(plasma enhanced chemical vapor deposition，PECVD)、原子层化学气相沉积法的原子层沉积法(atomic layer deposition，ALD)或其它常用的方法。
栅极电极134设置在栅极介电层132上。在一些实施例，栅极电极134可为多晶硅。在一些实施例，栅极电极134可为一或多种金属、金属氮化物、导电金属氧化物、或上述的组合。上述金属包含钼(molybdenum)、钨(tungsten)、钛(titanium)、钽(tantalum)、铂(platinum)或铪(hafnium)。上述金属氮化物可包含氮化钼(molybdenum nitride)、氮化钨(tungsten nitride)、氮化钛(titanium nitride)以及氮化钽(tantalum nitride)。上述导电金属氧化物可包含钌金属氧化物(ruthenium oxide)以及铟锡金属氧化物(indiumtin oxide)。栅极电极134可通过化学气相沉积法、溅射法、电阻加热蒸发法、电子束蒸发法、或其它任何适合的沉积方式形成。
半导体装置结构100A包含栅极间隙物140。栅极间隙物140设置于栅极结构130的相对两侧边，并且覆盖栅极介电层132及栅极电极134的侧表面。栅极间隙物140可为多层结构或单层结构。栅极间隙物140的材料例如为氮化物、氧化物或其他适合的材料。
半导体装置结构100A包含隔离区150(shallow trench isolation,STI)。在一些实施例，隔离区150可为浅沟槽隔离区。可通过光刻工艺及刻蚀工艺图案化半导体基底110，以形成多个开口，之后再通过沉积工艺将介电材料填入开口内，以形成隔离区150。在其他实施例，隔离区150可为通过硅氧化所形成的场氧化(field oxide)区。上述光刻工艺包含光刻胶涂布(例如，自旋涂布)、软烤、遮罩光刻、曝光、曝光后烤、光刻胶显影、清洗、干燥(例如，硬烤)、其他适合工艺或其组合来形成。光刻工艺也可通过无遮罩光刻、电子束写入、离子束写入或分子印迹(molecular imprint)替代。上述刻蚀工艺包含干法刻蚀、湿法刻蚀或其他刻蚀方法(例如，反应性离子刻蚀)。刻蚀工艺也可以是纯化学刻蚀(等离子体刻蚀)、纯物理刻蚀(离子研磨)或其组合。上述沉积工艺包含化学气相沉积、化学气相沉积、原子层沉积或其他沉积方法。
在一些实施例，半导体装置结构100A包含掺杂区161、掺杂区162及掺杂区163，其具有与第一掺杂型态不同的第二掺杂型态，例如为N型。掺杂区161、掺杂区162、掺杂区163的掺杂浓度介于约1019atoms/cm3至约1021atoms/cm3的范围间。掺杂区161镶入于阱120内，且设置于隔离区150及栅极结构130之间；掺杂区162与掺杂区161位于栅极结构130的相对两侧；掺杂区163与掺杂区161位于栅极结构130的相对两侧，且掺杂区161与掺杂区163通过阱180隔开。如图1所示，掺杂区162与阱120及阱180接触；掺杂区163与阱120及阱180接触。
半导体装置结构100A包含掺杂区170，其镶入于阱120内，且具有与第一掺杂型态，例如为P型。掺杂区170的掺杂浓度介于约1019atoms/cm3至约1021atoms/cm3的范围间。上述掺杂区161、162、163及/或掺杂区170可用如离子注入或扩散的方法来形成，并通过快速热退火(rapid thermal annealing,RTA)工艺来活化被注入的掺杂质。
在一些实施例，半导体装置结构100A包含阱180。阱180具有与第二掺杂型态，例如为N型。在一些实施例，阱180的掺杂浓度介于约1012atoms/cm3至约1019atoms/cm3的范围间。阱180被阱120环绕，且将掺杂区162与掺杂区163隔开。在一些实施例，阱180接触阱120与掺杂区162；阱180接触阱120与掺杂区163。在一些实施例，阱180的掺杂浓度小于掺杂区161、162及163的掺杂浓度。在一些实施例，阱180的掺杂深度大于掺杂区162及163的掺杂深度。
半导体装置结构100A包含金属电极191、金属电极192A及金属电极193。金属电极191、金属电极192A及金属电极193的材料可包含铜、钛、钴、钨、镍或其他适合的金属材料，并可通过使用PVD工艺(例如为溅射工艺)、CVD工艺、旋转涂布工艺，其他适合的工艺或上述组合形成。
此外，半导体装置结构100A可包含硅化物层(未绘示)，其设置于半导体基底110与金属电极191、金属电极192A及/或金属电极193之间。在一些实施例，可沉积金属材料于半导体基底110上方后，执行退火工艺。接下来，金属材料与半导体基底110表面反应，以形成硅化物层于半导体基底110的表面上。形成硅化物层后，移除金属材料剩下未与半导体基底110表面反应的部分。金属材料剩下未反应的部分可通过刻蚀工艺移除，例如湿法刻蚀工艺、干法刻蚀工艺、一或多个其他适合的工艺，或上述组合。此外，半导体装置结构100A亦可包含阻挡层(未绘示)，阻挡层设置于半导体基底110与金属电极191、金属电极192A及/或金属电极193之间。阻挡层可包含钛、氮化钛、钽、氮化钽或其他适合的材料。
在一些实施例，金属电极191设置于掺杂区161上；金属电极192A设置于阱180上；金属电极193设置于掺杂区170上。金属电极191、192A及193分别电连接至外接电压VL、VH及VB，栅极结构130电连接至外接电压VG。在一些实施例，VL为低压端，VH为高压端。值得注意的是，图1绘示半导体装置结构100A包含两个金属电极192A。在其他实施例，金属电极192A的数量可为1个或大于2个。掺杂区161可作为半导体装置结构100A的源极掺杂区，掺杂区163可作为半导体装置结构100A的漏极掺杂区。
在一些实施例，金属电极192A与阱180之间形成肖特基(schottky)接触，并形成一肖特基二极管；金属电极191与掺杂区161之间形成欧姆接触；金属电极193与掺杂区170之间形成欧姆接触。如图1所示，掺杂区161、阱120及掺杂区162构成一双极性结，例如为NPN结。在一些实施例，阱120、阱180及金属电极192A构成一双极性结，例如为PNP结。
在一些实施例，电连接至高压端的金属电极192A与掺杂浓度较低的阱180接触而形成肖特基结，借此产生额外的双极性结。因此，半导体装置结构100A整合了NPN结及PNP结而形成一CMOS。上述PNP结与NPN结形成一正反馈电路，提升了半导体装置结构100A作为静电放电(ElectroStatic Discharge,ESD)保护装置的能力。
参阅图2及图3，图2为根据本发明的一些实施例的半导体装置结构100B的布局的俯视图，图3为图2所示的半导体装置结构100B中，沿A-A’线段的剖面示意图。为了清楚绘示金属电极、掺杂区与栅极结构的布局，省略一些器件。
如图2及图3所示，半导体装置结构100B包含栅极结构130A及栅极结构130B。栅极结构130A及栅极结构130B的材料可与栅极结构130相同或相似，在此不再重复叙述。栅极结构130A及栅极结构130B可沿Y轴方向延伸。多个金属电极191沿Y方向排列，且设置在掺杂区161上。两栏金属电极192A设置在栅极结构130A及栅极结构130B之间，且设置在阱180上。每一栏的多个金属电极192A沿Y方向排列。
值得注意的是，图2绘示两栏金属电极192A，在其他实施例，半导体装置结构100B包含更多栏的金属电极192A。此外，半导体装置结构100B包含多个隔离区(未绘示)，其设置在Y轴上相邻的两个金属电极191之间，且设置在Y轴上相邻的两个金属电极192A之间。
半导体装置结构100B包含掺杂区164，其连接掺杂区162及掺杂区163。在此实施例，掺杂区162、掺杂区163是位于阱180的相对两侧的掺杂区。在一些实施例，掺杂区161、162、163及164可由单一工艺形成，且具有相似的掺杂浓度，以及相同的导电型态，例如为N型。在一些实施例，阱180被掺杂区162、163及164环绕。
如图3所示，金属电极192A与阱180之间形成肖特基(schottky)接触，并形成一肖特基二极管。金属电极191与掺杂区161之间形成欧姆接触。在一些实施例，半导体装置结构100B包含由掺杂区161、阱120及掺杂区162构成的第一双极性结，例如为NPN结；半导体装置结构100B亦包含由阱120、阱180及金属电极192A构成的第二双极性结，例如为PNP结。上述第一与第二双极性结形成一正反馈电路，提升了半导体装置结构100B作为静电放电保护装置的能力。
参阅图4及图5，图4为根据本发明的一些实施例的半导体装置结构100C的布局的俯视图，图5为图4所示的半导体装置结构100C中，沿B-B’线段的剖面示意图。为了清楚绘示金属电极、掺杂区与栅极结构的布局，省略一些器件。
在一些实施例，半导体装置结构100C可和半导体装置结构100B相同或相似，其中之一的不同在于：半导体装置结构100C包含金属电极192B。在此实施例，半导体装置结构100C中沿A-A’剖面的结构与沿B-B’剖面的结构不同。半导体装置结构100C中沿A-A’剖面的结构可与如图3所示的结构相同或相似，在此不再赘述。
在一些实施例，如图4所示，金属电极192A、金属电极192B设置于栅极结构130A及栅极结构130B之间。金属电极192A设置于阱180上，金属电极192B设置于掺杂区164上。
参阅图5，金属电极192B与掺杂浓度较高的掺杂区164之间形成欧姆接触。在一些实施例，掺杂区161、阱120及掺杂区164构成一双极性结，例如为NPN结。在此实施例，半导体装置结构100C之中连接至高压端的金属电极的一部分，例如金属电极192A，与阱180之间形成肖特基接触；且另一部分的金属电极，例如金属电极192B，与掺杂区164之间形成欧姆接触。
在一些实施例，半导体装置结构100C在A-A’的剖面上，包含由掺杂区161、阱120及掺杂区162构成的第一双极性结；以及由阱120、阱180及金属电极192A构成的第二双极性结，例如为PNP结。上述第一双极性结与第二双极性结形成一正反馈电路，提升了半导体装置结构100C作为静电放电保护装置的能力。在B-B’剖面上，包含由掺杂区161、阱120及掺杂区164构成的第三双极性结，例如为NPN结。在B-B’剖面上，并未形成肖特基接触及额外的PNP结。
参阅图6及图7，图6为根据本发明的一些实施例的半导体装置结构100D的布局的俯视图，图7为图6所示的半导体装置结构100D中，沿C-C’线段的剖面示意图。为了清楚绘示金属电极、掺杂区与栅极结构的布局，省略一些器件。
在一些实施例，半导体装置结构100C可和半导体装置结构100B相同或相似，其中之一的不同在于：金属电极192A及金属电极192B设置在不同的栅极结构之间。在一些实施例，半导体装置结构100D包含栅极结构130C及栅极结构130D，栅极结构130C及130D可与栅极结构130相同或相似，在此不再重复叙述。如图6所示，栅极结构130A、130B、130C及130D可沿X方向排列。在一些实施例，阱180形成在栅极结构130A及栅极结构130B之间，且并未形成在栅极结构130C及栅极结构130D之间。
如图6、图7所示，半导体装置结构100D包含金属电极192A及金属电极192B。金属电极192A设置在栅极结构130A及栅极结构130B之间；金属电极192B设置在栅极结构130C及栅极结构130D之间。金属电极192A及金属电极192B电连接至外接电压VH。在此实施例，金属电极192A与阱180之间形成肖特基接触；金属电极192B与掺杂区164之间形成欧姆接触。
在此实施例，半导体装置结构100D中电连接至高压端的金属电极192A及192B，分别形成在不同的栅极结构之间，且分别与半导体基底110之间形成肖特基接触及欧姆接触。在C-C’剖面，半导体装置结构100D包含由掺杂区161、阱120及掺杂区162构成的第一双极性结，例如为NPN结；且包含由阱120、阱180及金属电极192A构成的第二双极性结，例如为PNP结。上述第一与第二双极性结形成一正反馈电路，提升了半导体装置结构100D作为静电放电保护装置的能力。此外，半导体装置结构100D更包含由掺杂区161、阱120及掺杂区164构成的双极性结，例如为NPN结。在此实施例，在栅极结构130A及130B之间，通过形成阱180，而形成肖特基接触及额外的PNP结；在栅极结构130C及130D之间，并未形成肖特基接触及额外的PNP结。
可在本发明的实施例作各种变化及调整。在一些实施例，半导体装置结构的布局可具有其他态样。在如图6所示的结构中，栅极结构130A及栅极结构130B之间的掺杂区与金属电极的布局可与如图4所示的半导体装置结构100C相同。亦即，在半导体装置结构100D的栅极结构130A及栅极结构130B之间，有部分的金属电极192A设置在阱180上，与半导体基底110之间形成肖特基接触，有部分的金属电极192B设置在掺杂区164上，与半导体基底110之间形成欧姆接触。
在本发明一些实施例，在电连接至高压端的区域设置阱取代浓度较大的掺杂区，使得金属电极与阱形成肖特基二极管，能提升半导体装置结构作为静电保护装置的能力。
虽然本发明的实施例及其优点已发明如上，但应该了解的是，任何所属本技术领域中技术人员，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。此外，本发明的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何所属本技术领域中技术人员可从本发明一些实施例的揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明一些实施例使用。因此，本发明的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一申请专利范围构成个别的实施例，且本发明的保护范围也包括各个申请专利范围及实施例的组合。

Claims (19)

1.一种半导体装置结构，其特征在于，包括：
一半导体基底；
一第一阱，设置于该半导体基底内，具有一第一导电型态；
一栅极结构，设置于该半导体基底的该第一阱上；
一第一掺杂区，镶入于该第一阱内，具有与该第一导电型态不同的一第二导电型态；
一第二阱，具有该第二导电型态，其中该第二阱与该第一掺杂区位于该栅极结构的相对两侧；
多个第一金属电极，设置于该半导体基底的该第一掺杂区上；以及
多个第二金属电极，其中一部分的所述多个第二金属电极设置于该半导体基底的该第二阱上。
2.如权利要求1所述的半导体装置结构，其特征在于，该部分的所述多个第二金属电极与该第二阱之间形成肖特基接触。
3.如权利要求1所述的半导体装置结构，其特征在于，所述多个第一金属电极与该第一掺杂区之间形成欧姆接触。
4.如权利要求1所述的半导体装置结构，其特征在于，更包括：
一第二掺杂区，具有该第二导电型态，该第二掺杂区与该第一掺杂区位于该栅极结构的相对两侧，且该第二掺杂区接触该第一阱及该第二阱。
5.如权利要求4所述的半导体装置结构，其特征在于，更包括：
一第三掺杂区，具有该第二导电型态，该第三掺杂区与该第一掺杂区位于该栅极结构的相对两侧，且该第三掺杂区与该第二掺杂区通过该第二阱隔开。
6.如权利要求4所述的半导体装置结构，其特征在于，该第一掺杂区、该第一阱及该第二掺杂区构成一第一双极性结，该第一阱、该第二阱及该部分的所述多个第二金属电极构成一第二双极性结。
7.如权利要求6所述的半导体装置结构，其特征在于，该第一双极性结为NPN结，该第二双极性结为PNP结。
8.如权利要求1所述的半导体装置结构，其特征在于，更包括：
一第四掺杂区，具有该第二导电型态，该第四掺杂区与该第一掺杂区位于该栅极结构的相对两侧，其中另一部分的所述多个第二金属电极设置于该半导体基底的该第四掺杂区上。
9.如权利要求8所述的半导体装置结构，其特征在于，该另一部分的所述多个第二金属电极与该第四掺杂区之间形成欧姆接触。
10.如权利要求1所述的半导体装置结构，其特征在于，所述多个第一金属电极电连接至一低压端，所述多个第二金属电极电连接至一高压端。
11.一种半导体装置结构，其特征在于，包括：
一半导体基底；
一第一阱，设置于该半导体基底内，具有一第一导电型态；
一栅极结构，设置于该半导体基底的该第一阱上；
一第一掺杂区，镶入于该第一阱内，具有与该第一导电型态不同的一第二导电型态；
一第二掺杂区，具有该第二导电型态，该第二掺杂区与该第一掺杂区位于该栅极结构的相对两侧；
一第二阱，具有该第二导电型态，其中该第二阱与该第一阱及该第二掺杂区接触；
一第一金属电极，设置于该半导体基底的该第一掺杂区上；以及
一第二金属电极，设置于该半导体基底的该第二阱上；
其中，该第一掺杂区、该第一阱及该第二掺杂区形成一第一双极性结，该第一阱、该第二阱及该第二金属电极形成一第二双极性结。
12.如权利要求11所述的半导体装置结构，其特征在于，该第一双极性结为NPN结，该第二双极性结为PNP结。
13.如权利要求11所述的半导体装置结构，其特征在于，更包括：
一第三掺杂区，具有该第二导电型态，该第三掺杂区与该第二掺杂区通过该第二阱隔开。
14.如权利要求11所述的半导体装置结构，其特征在于，该第一金属电极与该第一掺杂区之间形成欧姆接触，该第二金属电极与该第二阱之间形成肖特基接触。
15.如权利要求11所述的半导体装置结构，其特征在于，该第一金属电极电连接至一低压端，该第二金属电极电连接至一高压端。
16.一种半导体装置结构，其特征在于，包括：
一半导体基底；
一第一栅极结构、一第二栅极结构、一第三栅极结构、一第四栅极结构，设置于该半导体基底上；
一第一金属电极，设置于该第一栅极结构与该第二栅极结构之间，该第一金属电极与该半导体基底之间形成肖特基接触；以及
一第二金属电极，设置于该第三栅极结构与该第四栅极结构之间，该第二金属电极与该半导体基底之间形成欧姆接触；
其中，该第一金属电极与该第二金属电极电连接至一高压端。
17.如权利要求16所述的半导体装置结构，其特征在于，更包括：
一第三金属电极，设置于该第二栅极结构与该第三栅极结构之间，该第三金属电极与该半导体基底之间形成欧姆接触，且电极电连接至一低压端。
18.如权利要求16所述的半导体装置结构，其特征在于，更包括：
一第一阱，设置于该半导体基底内，具有一第一导电型态；
一第二阱，被该第一阱围绕，具有与该第一导电型态不同的一第二导电型态，且位于该第一栅极结构与该第二栅极结构之间。
19.如权利要求18所述的半导体装置结构，其特征在于，该第二阱并未设置在该第三栅极结构与该第四栅极结构之间。
CN201910671073.6A 2019-07-24 2019-07-24 半导体装置结构 Active CN112289844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910671073.6A CN112289844B (zh) 2019-07-24 2019-07-24 半导体装置结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910671073.6A CN112289844B (zh) 2019-07-24 2019-07-24 半导体装置结构

Publications (2)

Publication Number Publication Date
CN112289844A true CN112289844A (zh) 2021-01-29
CN112289844B CN112289844B (zh) 2024-06-11

Family

ID=74418788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910671073.6A Active CN112289844B (zh) 2019-07-24 2019-07-24 半导体装置结构

Country Status (1)

Country Link
CN (1) CN112289844B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223016A (ja) * 2004-02-03 2005-08-18 Fuji Electric Device Technology Co Ltd 半導体装置
US20080006899A1 (en) * 2006-07-05 2008-01-10 Samsung Electronics Co., Ltd. Schottky diode and method of fabricating the same
US20180097103A1 (en) * 2015-04-22 2018-04-05 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
CN108695395A (zh) * 2017-04-11 2018-10-23 三星电子株式会社 肖特基二极管和包括其的集成电路
US20180308836A1 (en) * 2017-04-24 2018-10-25 Macronix International Co., Ltd. Electrostatic discharge protection device and method for electrostatic discharge
CN109037203A (zh) * 2018-07-13 2018-12-18 上海华力微电子有限公司 硅控整流器型esd保护结构及实现方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223016A (ja) * 2004-02-03 2005-08-18 Fuji Electric Device Technology Co Ltd 半導体装置
US20080006899A1 (en) * 2006-07-05 2008-01-10 Samsung Electronics Co., Ltd. Schottky diode and method of fabricating the same
US20180097103A1 (en) * 2015-04-22 2018-04-05 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
CN108695395A (zh) * 2017-04-11 2018-10-23 三星电子株式会社 肖特基二极管和包括其的集成电路
US20180308836A1 (en) * 2017-04-24 2018-10-25 Macronix International Co., Ltd. Electrostatic discharge protection device and method for electrostatic discharge
CN109037203A (zh) * 2018-07-13 2018-12-18 上海华力微电子有限公司 硅控整流器型esd保护结构及实现方法

Also Published As

Publication number Publication date
CN112289844B (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
KR101710763B1 (ko) 터널 전계효과 트랜지스터 및 이를 제조하는 방법
US10153201B2 (en) Method for making a dipole-based contact structure to reduce the metal-semiconductor contact resistance in MOSFETs
CN106711143B (zh) 鳍式场效晶体管结构及其制造方法
CN108269842B (zh) 高压半导体装置
US11810872B2 (en) Semiconductor device structure comprising source and drain protective circuits against electrostatic discharge (ESD)
TWI837322B (zh) 半導體裝置和製造半導體裝置的方法
US10354999B2 (en) Structure and method to suppress work function effect by patterning boundary proximity in replacement metal gate
US9793161B2 (en) Methods for contact formation for 10 nanometers and beyond with minimal mask counts
US10886395B2 (en) Method for fabricating tunneling field effect transistor having interfacial layer containing nitrogen
TWI706536B (zh) 半導體裝置結構
US20190393339A1 (en) High-voltage semiconductor devices and methods for manufacturing the same
CN111211171A (zh) 横向扩散金属氧化物半导体装置
CN112289844B (zh) 半导体装置结构
TWI716865B (zh) 半導體裝置結構
US11715770B2 (en) Forming semiconductor structures with semimetal features
TWI658590B (zh) 高壓半導體裝置及其形成方法
US11201146B2 (en) Semiconductor device structures
TWI703703B (zh) 靜電放電保護裝置
CN110021561B (zh) 半导体装置及其形成方法
CN110444582B (zh) 高压半导体装置及其形成方法
US20200176600A1 (en) High-voltage semiconductor devices and methods for manufacturing the same
CN111987090A (zh) 半导体装置结构
TWI682540B (zh) 半導體裝置及其形成方法
CN118825050A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant