CN103390645B - 横向扩散金属氧化物半导体晶体管及其制作方法 - Google Patents

Abstract

本发明公开了一种LDMOS，包括：一P型衬底、一N型外延层；位于该N型外延层中的一P阱；位于该P阱中的一第一N型掺杂区域；穿过该第一N型掺杂区域、该P阱、该N型外延层且直至该P型衬底的一沟槽，该沟槽的侧壁上具有第一氧化层，该沟槽中填充有P型掺杂的第一多晶硅，该第一多晶硅的上表面位于该P阱内且低于该第一N型掺杂区域；一第一金属层，该第一金属层覆盖于该第一多晶硅的上表面上以及覆盖于该第一N型掺杂区域上；和位于该P型衬底背面上的一源极金属层。本发明还公开了一种LDMOS的制作方法。本发明将原本正面引出的源极从衬底背面引出，有效减小原源极区在正面的设计面积，增大栅极区沟道的设计宽度，降低了导通电阻。

Description

横向扩散金属氧化物半导体晶体管及其制作方法

技术领域

本发明涉及一种LDMOS及其制作方法，特别是涉及一种将源极从晶片的背面引出且与现有CMOS工艺完美兼容的LDMOS及其制作方法。

背景技术

LDMOS(LateralDoubleDiffusedMetalOxideSemiconductor，横向扩散金属氧化物半导体晶体管)以其开关速度快、能够满足高击穿电压的应用场合、比双极型晶体管能承受更大功率、工作频率更高、更容易与Bi-CMOS(BipolarComplementaryMetalOxideSemiconductor，双极型及互补金属氧化物半导体)集成电路工艺兼容且能组成BCD(BipolarCMOSDMOS，双CMOS集成电路技术)电路作为其高压单元等优点而被广泛地采用，DCMOS电路大量使用在驱动器、高频功率放大器等场合。

使用平面工艺制造的LDNMOS(N型LDMOS)，传统的工艺方法是：LDNMOS的三个电极都从硅芯片的正面引出，以便与CMOS集成电路工艺整合。为了兼容CMOS的整个工艺步骤，如果从正面引出源极，由于LDNMOS的源极区域是由源极电极和P阱电极共同组成(P阱需要与源极一起接地，以防器件的寄生效应引起漏电)，该区域就需要占用较大的芯片表面，这样的话，LDMOS的栅极区面积在设计上受到了限制，栅极宽度不能做的更宽，由于LDMOS导通电阻与栅极宽度成正比，受栅极宽度的限制，LDMOS的导通电阻无法做得更小，同时也就限制了LDNMOS的导通电阻；另一种方案是使用普通VDNMOS(N型VDMOS，垂直双扩散金属-氧化物半导体场效应晶体管)，VDNMOS纵向的电流走向能够降低芯片面积，但是VDNMOS的芯片背面是漏极(N型)，而CMOS集成电路工艺的背面是P型，由此VDNMOS不能与CMOS集成电路工艺完美兼容。

下面，介绍一下常规的LDMOS的结构和制作方法。常规的LDMOS管，在应用上一般都与互补金属氧化物半导体集成电路整合在一起，作为集成电路里的功率输出单元，因此，在设计和制造工艺上也与要CMOS电路部分相匹配，其三个电极栅极、源极和漏极一般都从晶片正面引出，常规的LDMOS结构如图1所示(图1所示的LDMOS的结构左右对称，为了描述上的简洁清楚，对称的结构仅以一个附图标记表示)，其中，LDMOS的栅氧化层105与多晶硅108构成LDMOS的栅极，并由栅极金属通过栅极接触孔(图1中未示出)从硅片正面引出；LDMOS的源极区104与P阱引出区103共接以组成LDMOS的源极，并由源极金属通过分别源极接触孔和P阱接触孔(图1中未示出)从硅片正面引出；LDMOS的漏极区(N型掺杂区)111由一漏极金属110通过漏极接触孔109从硅片正面引出。

图1所示的LDMOS主要制作步骤如下：

在一P+型衬底100上形成N型101外延层；在源区位置(图1中以附图标记104表示)同时进行两次离子注入，一次注入扩散系数较小、但浓度较高的N型杂质(如砷离子)，另一次注入扩散系数较大、但浓度较低的P型杂质(如硼离子)，完成离子注入之后再进行高温推进过程，分别形成N型扩散区104和P阱102。由于P型杂质离子(例如硼)的扩散比N型杂质离子(例如砷)的扩散快，硼扩散区的横向扩展比砷扩散区大，因此，在P阱102内，接近N型扩散区104边界处形成了有浓度梯度的沟道区L，该沟道L位于栅极氧化层105的下方，并与多晶硅108一起构成LDMOS的栅极；通过栅极接触孔和栅极金属(图1中未标示出)从晶片的正面引出。LDMOS的源极为高浓度掺杂的N型扩散区104，由源极金属(图1中未标示出)引出；P型引出区103位于P阱102内连接到源极金属层(图1中未标示出)，该P型引出区103保证了P阱102与源极金属形成良好的接触；LDMOS的漏极由外延层101形成，并通过高浓度掺杂的一N型掺杂区111由漏极接触孔109引出。其中附图标记107表示一场氧化层，其作用是减少LDMOS的栅漏电容，提高漏源击穿电压，附图标记110则表示该LDMOS的漏极金属。

如上所述，为了解决现有技术中由于源漏栅三电极均从晶片正面引出，而使得栅极面积受限，沟道宽度不能设计更长而造成导通电阻受限制的缺陷，介绍现有的两种工艺，其试图将源极从晶片的背面引出力求解决栅电极面积受限的问题，具体如下：

方案1：在图1所示的结构上进行改进，使得该LDMOS的该P阱102向下扩展到硅片下部并与P型高掺杂的该衬底100接触，在该硅片上部，该LDNMOS的P型引出区103通过一金属层116与N型扩散区104连接后，再通过P阱102引向晶片底部，实现将源极从晶片的底部引出目的。

具体来说，参考图2，P阱102和N型扩散区104在完成离子注入后有个高温推进，通过提高温度和延长推进时间，能使形成的P阱102在晶片的纵向上一直扩展并与该P型衬底100相接触，这种方式可以实现源极经过P阱102而引入晶片底部的目的。在热推进过程中，纵向扩展的同时，P阱102在横向也有扩展，其扩散速度比N型杂质(例如砷)的扩散速度快，由此，更长的热推进时间会导致P阱102和N型扩散区104的距离L会因两种杂质的扩散速度不同而变长，引起栅极沟道变长，从而影响到沟道长度的合理控制。如果P阱102扩展至场氧化层107下部，由于场氧化层远比栅氧化层厚，因此场氧化层下不易产生反型层，会引起反型层断裂，不能形成连续沟道，从而造成MOS管失效，另外，P阱102扩展到晶片底部与P型衬底100接触处，P型杂质的掺杂浓度因扩散深度增加而大大降低，引起源极电阻增大，另外该处的低掺杂也会导致源极电阻变更大，由此器件将变得不稳定。

方案2：参考图3，在方案1的基础上，将图2中的N型外延层101改成P型外延层101’，除此之外，还在该场氧化层107的下方形成另一N型扩散区112作为该LDMOS的漏极，也作为漏极耗尽区的扩展区。在图3所示的这种结构中，LDMOS的栅极沟道由作为源极的N型扩散区104和作为漏极的该N型扩散区112之间的距离确定，不会受到如方案1中所描述的P阱102的横向扩展的影响。但是，在该方案中，需要增加一道作为漏极的N型扩散区112的光刻步骤，由此就增加了制作成本；另外，从设计上来说，P阱102纵向上要扩展至晶片底部，因此工艺上较长的热推进过程决定了该P阱102在横向上扩展也很大，由于LDMOS管的漏区掺杂浓度设计的较低，当P阱102横向扩展至漏极处时，P型杂质原子会对N型掺杂的漏极产生补偿作用，造成漏极N型杂质浓度的降低，甚至造成反型，由此导致漏极(N型扩散区112)面积在P阱102的杂质补偿作用下缩小。由于漏极处的掺杂浓度将直接影响漏源电压，P阱102对漏极的补偿将引起的漏极N型掺杂离子浓度变低，由此造成使漏源电压变大。另外，如方案1所描述的，因P阱102扩展至底部的P型衬底100引起的漏源电阻增大的问题仍然存在。

由此，期望找到一种既能解决由于栅电极面积受限造成的导通电阻较大的问题，又不增加制作成本、同时避免增加漏源电阻且所得器件性能稳定的制作方法以及LDMOS。

发明内容

本发明要解决的技术问题是为了克服现有技术中源极、漏极和栅极均从晶片正面被引出、栅电极面积在设计上受限从而无法降低导通电阻的缺陷，以及为了降低导通电阻而造成源极电阻变大、器件性能不稳定的缺陷，以及为了降低导通电阻而增加光刻工序致使成本提高、同时也造成源极电阻变大、器件性能不稳定的缺陷，提供一种在不增加光刻工序的前提下降低导通电阻、同时又不会造成源极电阻变大、漏源电压变大且能够与现有的CMOS工艺完美兼容的LDMOS制作方法以及LDMOS。

本发明是通过下述技术方案来解决上述技术问题的：

一种LDMOS，其特点在于，其包括：

一P型衬底以及位于该P型衬底表面上的一N型外延层；

位于该N型外延层中的一P阱；

位于该P阱中的一第一N型掺杂区域；

穿过该第一N型掺杂区域、该P阱、该N型外延层并且直至该P型衬底的一沟槽，该沟槽的侧壁上具有第一氧化层，该沟槽中填充有P型掺杂的第一多晶硅，该第一多晶硅的上表面位于该P阱内且低于该第一N型掺杂区域；

一第一金属层，该第一金属层覆盖于该第一多晶硅的上表面上以及覆盖于该第一N型掺杂区域上；以及，

位于该P型衬底背面上的一源极金属层。

可以看出，本发明的LDMOS着重于源极的改进，即在P阱内引入导电的沟槽结构，形成自位于上部(N型外延层的表面)的该第一N型掺杂区域(作为源极)至下部(P型衬底中)P型衬底的纵向沟槽，并在沟槽内填入掺杂导电材料(例如P型掺杂的第一多晶硅)，实现了将源极从该P型衬底(晶片)底部引出，由此解决了栅极的面积在设计上受限从而无法进一步降低导通电阻的问题。

另外，将上述结构对比现有技术中的方案1和方案2，在将源极从P型衬底引出的同时，本发明所述的结构无需使得P阱扩展至P型衬底，这样也就完全避免了P型杂质的掺杂浓度因扩散深度的增加而大大降低从而引起的源极电阻增大的问题。

并且，沟槽内的第一多晶硅经过N型外延层(作为LDMOS的漏区)时，在沟槽侧壁上有第一氧化层作为阻挡，防止高掺杂的第一多晶硅内P型杂质向低掺杂的N型外延层扩散，从而影响LDMOS的电性能。

优选地，该沟槽的下部宽度大于上部宽度。之所以采用上窄下宽的沟槽，是因为，上部开口尺寸小，有利于减少上部源极区设计面积，增大栅极区沟道宽度，降低LDMOS的导通电阻；沟槽下部开口尺寸大，有利于减少由沟槽长度引起的第一多晶硅电阻，该尺寸越小，电阻越大，反之电阻就越小。另外，该上部开口小、下部开口大的沟槽结构，能使垂直经过沟漕的源极电流流向呈发射状，更均匀，有利于减少沟槽电阻。

优选地，该沟槽的上部宽度为0.3μm-1μm，该沟槽的下部宽度为0.8μm-1.5μm。由于沟槽上部尺寸受制于整个LDMOS器件设计面积限制，开口不能做得太大太宽，否则不利于减小导通电阻。而采用上述这一优选的沟槽尺寸，既保证了整个LDMOS器件的设计面积不被影响，又减小了电阻，由此实现了工艺上设计面积的要求和电阻大小之间的平衡。

优选地，该沟槽深入至该P型衬底的深度为0.5μm-1.0μm。这样，沟槽内填充的P型掺杂的第一多晶硅就能通过该P型衬底与该P型衬底背面的源极金属相连接了。

优选地，该第一多晶硅的掺杂浓度为2e19cm^-3-6e19cm^-3。

优选地，该第一多晶硅的上表面与该第一N型掺杂区域的最小距离为0.5μm-1.5μm。

优选地，该P阱的掺杂浓度为1e16cm^-3-1e17cm^-3。该P阱的掺杂浓度影响LDMOS的开启电压，本领域技术人员还能根据器件的实际需要合理调整该P阱的掺杂浓度。

优选地，该P阱中还包括一沟道区域，该沟道区域自该第一N型掺杂区域的边界处起在该P型衬底的长度方向上延伸，该沟道区域的长度为0.5μm-1.5μm。该沟道区域的长度为在该P型衬底的长度方向上的、自该第一N型掺杂区域的边界处起至P阱的离该第一N型掺杂区域最远端的距离，其中，这里所述的第一N型掺杂区域的边界为该第一N型掺杂区域的、离该P阱较近的边界。

优选地，该第一N型掺杂区域的掺杂浓度为1e18cm^-3-5e20cm^-3。

优选地，其特征在于，该第一氧化层的厚度为

优选地，该第一金属层依次包括金属硅化物、钛及氮化钛。其中，该金属硅化物能使后续淀积的钛及氮化钛与硅材料接触良好，从而减小接触电阻。

优选地，该钛的厚度为和/或，该氮化钛的厚度为

本发明的LDMOS着重于改进源极，具体来说，着力于将源极从P型衬底的背面引出以减小导通电阻，因而上述的描述仅仅提及了源极，栅极和漏极结构可以采用现有的结构实现。

优选地，除了上述改进的源极结构外，该LDMOS还包括：

位于该P型衬底中的一第二N型掺杂区域；

位于该第二N型掺杂区域上的一场氧化层；

位于该P型衬底表面上的一栅氧化层；以及，

位于该栅氧化层和该场氧化层上的第二多晶硅，该第二多晶硅为N型掺杂，

其中，该栅氧化层和该第二多晶硅均与该场氧化层相接触，在该P型衬底的长度方向上，该栅氧化层和该第二多晶硅覆盖于该P阱之上并且与该第一N型掺杂区域交叠。

优选地，该栅氧化层和该第二多晶硅与该第一N型掺杂区域交叠的长度为0.5μm-1μm。交叠距离设计过小，有可能因工艺过程偏差，导致该栅氧化层和该第二多晶硅在该P型衬底的长度方向上不与该第一N型掺杂区域交叠，从而造成未交叠跌区域的沟道位置无反型层，开启时形成的反型层与源极不连通；反之，交叠太大，器件设计尺寸变大，没有必要。出于上述考虑，选择上述优选的范围。

优选地，该第二N型掺杂区域的掺杂浓度为5e19cm^-3-5e20cm^-3，和/或，该第二多晶硅的掺杂浓度为2e19cm^-3-6e19cm^-3。

优选地，该场氧化层的厚度为和/或，该栅氧化层的厚度为和/或，该第二多晶硅的厚度为其中该栅氧化层的厚度影响LDMOS开启电压，开启电压的设计范围为3V-20V。当然，本领域技术人员还可根据实际需要对该栅氧化层的厚度作适应性的调节。

优选地，该LDMOS还包括：覆盖于该第一金属层、该第一N型掺杂区域、该第二多晶硅之上的一第二氧化层，该第二氧化层和该场氧化层中与该第二N型掺杂区域相对应的位置具有一漏极接触孔；

位于该第二氧化层上的一漏极金属层，该漏极金属层通过该漏极接触孔中的填充金属与该第二N型掺杂区域接触。

其中，之所以采用上述的掺杂浓度，是为了使该第二N型掺杂区域的掺杂浓度能满足漏极接触孔的金属与LDMOS的漏区之间形成良好的欧姆接触的需要。

优选地，该漏极金属层为铝，和/或，该源极金属层包括钛和银，和/或，该第二氧化层的厚度为

优选地，该P型衬底的电阻率为0.001ohm·cm-0.01ohm·cm，和/或，该N型外延层的电阻率为0.3ohm·cm-1.0ohm·cm，和/或，该N型外延层的厚度为3μm-7μm。

如上所述，一种上部开口大，下部开口小的沟槽结构替代了图1中P型高掺杂区103，沟槽内填充高掺杂的P型第一多晶硅材料，该第一多晶硅顶部通过钛和氮化钛连接LDMOS的源极区域以及P阱，该第一多晶硅的底部向下延伸，经过P阱及N型外延层并且直至P型衬底中与P型衬底相接触，最后通过P型衬底的背部金属从硅片背部引出。通过这种方式，将位于上部LDMOS源极连接到高浓度掺杂的P型衬底，该P型掺杂的第一多晶硅经过N型外延层区域时，由于沟槽侧壁的第一氧化层，使得该第一多晶硅与该N型外延层得以相互隔离，防止不同类型的杂质相互扩散。

本发明还提供一种LDMOS的制作方法，其特点在于，其包括以下步骤：

步骤S₁、在一P型衬底表面上形成一N型外延层；

步骤S₂、在该N型外延层中形成一P阱以及在该P阱中形成一第一N型掺杂区域；

步骤S₃、形成一沟槽，该沟槽穿过该第一N型掺杂区域、该P阱、该N型外延层并且直至该P型衬底，在该沟槽的侧壁上形成第一氧化层，在该沟槽中填充P型掺杂的第一多晶硅，并且使得该第一多晶硅的上表面位于该P阱内且低于该第一N型掺杂区域；

步骤S₄、形成一第一金属层，该第一金属层覆盖于该第一多晶硅的上表面上以及覆盖于该第一N型掺杂区域上；

步骤S₅、在该P型衬底背面上形成一源极金属层。

优选地，步骤S₂包括以下步骤：

步骤S₂₁、在该N型外延层上形成一P阱窗口；

步骤S₂₂、对该P阱窗口进行P型离子注入以在该N型外延层中形成一P型掺杂区域；

步骤S₂₃、对该P阱窗口进行N型离子注入以在该P型掺杂区域中形成一第一N型掺杂区域，其中该P型掺杂区域的深度大于该第一N型掺杂区域的深度；

步骤S₂₄、对该P型掺杂区域和该第一N型掺杂区域进行热推进使得该P型掺杂区域在该P型衬底的长度方向上扩展形成该P阱。本领域技术人员可以理解的是，在热推进的过程中，该P型掺杂区域和该第一N型掺杂区域在该P型衬底的长度方向上和该P型衬底的宽度方向上均会产生一定的扩散，但是在本发明中主要涉及该P阱的形貌，因此仅仅描述该P型掺杂区域在该P型衬底的长度方向上扩展形成该P阱的步骤，而未对该P型衬底的宽度方向上的扩展展开描述。

优选地，步骤S₂₂中P型离子注入的能量为100keV-200keV，掺杂剂量为1e13cm^-2-1e14cm^-2，和/或，

步骤S₂₃中N型离子注入的能量为30keV-100keV，掺杂剂量为1e15cm^-2-1e16cm^-2，和/或，

步骤S₂₄中热推进温度为1000℃-1150℃，时间为60分钟-150分钟，热推进过程中在该P阱中形成一沟道区域，该沟道区域自该第一N型掺杂区域的边界处起在该P型衬底的长度方向上延伸，该沟道区域的长度为0.5um-1.5um。

优选地，步骤S₃包括以下步骤：

步骤S₃₁、采用等离子干法刻蚀形成该沟槽；

步骤S₃₂、采用热生长工艺在该沟槽的侧壁上和该沟槽的底部均匀生长该第一氧化层；

步骤S₃₃、采用等离子干法刻蚀以及利用各向异性的刻蚀方法去除该沟槽底部的该第一氧化层，并继续刻蚀该沟槽的底部以使该沟槽深入至P型衬底中；

步骤S₃₄、采用低压化学气相方法在该沟槽中淀积该第一多晶硅；

步骤S₃₅、对该第一多晶硅进行P型离子注入以及热推进使得该第一多晶硅形成P型掺杂；

步骤S₃₆、采用干法刻蚀该第一多晶硅以使得该第一多晶硅的上表面位于该P阱内且低于该第一N型掺杂区域，保证后续提到的金属硅化物、钛及氮化钛能与P阱区接触，以及采用湿法刻蚀去除该沟槽侧壁上的、该第一多晶硅的上表面以上的该第一氧化层。

优选地，步骤S₃₁中该沟槽的下部宽度大于上部宽度，且该沟槽的上部宽度为0.3μm-1μm，该沟槽的下部宽度为0.8μm-1.5μm，和/或，

步骤S₃₂中该第一氧化层的厚度为和/或，

步骤S₃₃中该沟槽深入至该P型衬底的深度为0.5μm-1.0μm，和/或，

步骤S₃₄中采用的气体为硅烷，淀积的该第一多晶硅的厚度1μm-1.4μm，淀积温度为620℃，淀积时间为30分钟-60分钟，和/或，

步骤S₃₅中P型离子注入的能量为100keV-150keV，掺杂剂量为3e14cm^-2-6e14cm^-2；热推进温度为1000℃-1150℃，时间为60分钟-150分钟，和/或，

步骤S₃₆中该第一多晶硅的上表面与该第一N型掺杂区域的最小距离为0.5μm-1.5μm。

优选地，步骤S₄中该第一金属层依次包括金属硅化物、钛及氮化钛，其中采用金属硅化物自对准工艺淀积该金属硅化物，和/或，该钛的厚度为和/或，该氮化钛的厚度为

优选地，步骤S₁中采用硅烷热分解法气相外延形成该N型外延层，其中反应剂为硅烷，N型掺杂剂为磷化氢，外延温度为1100℃-1200℃，时间为20分钟-45分钟，

其中，该P型衬底的电阻率为0.001ohm·cm-0.01ohm·cm，和/或，该N型外延层的电阻率为0.3ohm·cm-1.0ohm·cm，和/或，该N型外延层的厚度为3μm-7μm。

优选地，步骤S₁与步骤S₂之间还包括以下步骤：

步骤S_T1、通过热氧化工艺在该N型外延层上生长厚度为的衬氧化层；

步骤S_T2、通过低压化学气相淀积工艺在该衬氧化层上淀积氮化硅，其中该氮化硅的厚度为

步骤S_T3、光刻形成一场区窗口，采用热氧化工艺在该场区窗口上生长一场氧化层，其中该场氧化层的厚度为该场氧化层的生长位置与现有相同，为此不再特别描述。

优选地，步骤S₂与步骤S₃之间还包括以下步骤：

步骤S_P1、采用热工艺在该N型外延层上生长一栅氧化层；

步骤S_P2、采用低压化学气相淀积工艺在该栅氧化层和该场氧化层上淀积第二多晶硅，并且在淀积过程中同时对该第二多晶硅进行N型掺杂，

其中，该栅氧化层和该第二多晶硅均与该场氧化层相接触，在该P型衬底的长度方向上，该栅氧化层和该第二多晶硅覆盖于该P阱之上并且与该第一N型掺杂区域交叠。

优选地，步骤S_P1中该栅氧化层的厚度为和/或，

步骤S_P2中该第二多晶硅的厚度为和/或，该第二多晶硅的掺杂浓度为2e19cm^-3-6e19cm^-3，和/或，该第二多晶硅淀积温度为620℃，时间为45分钟-120分钟，和/或，

该栅氧化层和该第二多晶硅与该第一N型掺杂区域交叠的长度为0.5μm-1μm。

优选地，步骤S₄与步骤S₅之间还包括以下步骤：

步骤S_R1、形成一第二氧化层，其中该第二氧化层覆盖于该第一金属层、该第一N型掺杂区域、该第二多晶硅之上；

步骤S_R2、在该第二氧化层和该场氧化层中形成一漏极接触孔；

步骤S_R3、通过该漏极接触孔进行N型离子注入以在该N型外延层中与该漏极接触孔相应的位置形成一第二N型掺杂区域。

优选地，该第二N型掺杂区域的掺杂浓度为5e19cm^-3-5e20cm^-3。

优选地，步骤S₅中还包括以下步骤：在该第二氧化层上形成一漏极金属层，该漏极金属层通过该漏极接触孔中的填充金属与该第二N型掺杂区域接触。

优选地，该漏极金属层为铝，和/或，该源极金属层包括钛和银，和/或，该第二氧化层的厚度为

其中，上述提及的各种氧化层可以采用现有材料实现，例如二氧化硅。该金属硅化物例如硅化钛。

本发明的积极进步效果在于：

1、与现有的源极、漏极、栅极均位于晶片正面的LDMOS相比，本发明所述的LDMOS的源极从衬底背面引出，减小了正面的源极面积，扩大栅极面积，增大栅极区的沟道宽度，降低了导通电阻。

2、在本发明的LDMOS中，无需使得该P阱在衬底的宽度方向上扩展并与该衬底接触，由此在将源极从衬底背面引出的同时，避免了杂质的掺杂浓度因扩散深度的增加而大大降低从而引起的源极电阻增大的问题。

3、在本发明的源极结构中，采用了上窄下宽的沟槽结构，在减小了沟槽导电通道的电阻的同时，也使得垂直经过沟漕的源极电流流向更均匀。这种结构也能减小上部源极区的设计面积，扩大栅区设计面积，增加沟道宽度，降低导通电阻。

4、本发明的LDMOS的制作方法在不增加光刻工序、不增加源极电阻的情况下，将该LDMOS的源极从衬底背面引出，既解决了导通电阻受到栅极面积的限制而无法降低的问题，又不会提高制作成本，经济简单。

5、本发明的LDMOS及LDMOS的制作方法可以采用P型衬底，以便与现有的CMOS制程完美地匹配，制造方无需引入新的生产线即可实现，由此可见，LDMOS及其制作方法与现有工艺、现有设备有着良好的适应性。

附图说明

图1为现有技术中源极、漏极和栅极均从晶片正面引出的LDMOS的截面示意图。

图2为背景技术中方案1所述的LDMOS的截面示意图。

图3为背景技术中方案2所述的LDMOS的截面示意图。

图4-图23为本发明的实施例1-3所述的LDMOS制作方法的分解步骤示意图。

具体实施方式

下面结合附图给出本发明较佳实施例，以一P型衬底为例，通过以截面示意图的形式呈现的图4-图23详细说明本发明的技术方案。

实施例1

参考图4，在首先在一P型衬底200的表面上通过外延工艺形成一N型外延层201。其中，该P型衬底200为高浓度掺杂外购原始硅片，该P型衬底的电阻率为0.001ohm·cm，该N型外延层201通过外延工艺形成，并且该N型外延层201作为LDMOS的漏极，其将承受较高的源漏电压，本实施例中该N型外延层的电阻率为0.3ohm·cm，厚度为3μm。具体的外延生长工艺条件为：采用硅烷热分解法气相外延实现，反应剂为硅烷，N型掺杂剂磷化氢，外延温度1100℃，时间为20分钟。外延厚度根据LDMOS工作电压，即源漏电压来决定，电压越高，厚度增加。

参考图5，形成场氧化层207，具体工艺步骤如下：先通过热氧化工艺生长厚度为的衬氧化层，再通过低压化学气相淀积工艺淀积氮化硅，其中氮化硅的厚度为然后进行场区光刻，形成一场区窗口用于形成场区，再进行热氧化工艺在场区窗口位置生长一场氧化层207，该场氧化层207的厚度为

参考图6，涂覆光刻胶213，光刻用于形成P阱的P阱区，再将掺杂剂量为1e13cm^-2的硼离子加速至100keV进行P型离子注入以在该N型外延层中形成一P型掺杂区域202。

参考图7，进行砷离子注入以在该P型掺杂区域202中形成一第一N型掺杂区域204，其中砷离子的离子注入条件为：能量：30keV；掺杂剂量：1e15cm^-2。可以看出，该P型掺杂区域202的深度大于该第一N型掺杂区域204的深度。

参考图8，去除光刻胶213，再对该P型掺杂区域202和该第一N型掺杂区域204进行热推进使得该P型掺杂区域在该P型衬底的长度方向上扩展形成该P阱。其中，热推进温度为1000℃，热推进时间为60分钟。由于P型杂质(本实施例中为硼)和N型杂质(本实施例中为砷)扩散系数不同，推进后两个掺杂区域纵向(P型衬底的宽度方向)扩展深度和横向(P型衬底的长度方向)延伸距离不同，硼离子比砷离子热扩散速度快，最后形成沟道，沟道长度L为1μm。当然，沟道长度L根据实际器件要求调整。最终形成的P阱的掺杂浓度为1e16cm^-3。其中，由于P阱是该P型掺杂区域热推进后形成的，因此仍然以附图标记202表示该P阱，该P阱202的掺杂浓度会影响LDMOS的开启电压，因此离子注入条件根据开启电压要求作调整。

参考图9，在该N型外延层的表面上热工艺生长厚度为栅氧化层205，该栅氧化层的厚度影响LDMOS开启电压，在本实施例中，该开启电压的设计范围为3V-20V。然后采用低压化学气相淀积工艺淀积厚度为 的多晶硅208(第二多晶硅)，其中多晶硅208的淀积温度为620℃，时间为45分钟，并且在该多晶硅208的淀积过程中同时进行N型杂质掺杂，N型离子的掺杂浓度为2e19cm^-3。

参考图10，光刻多晶硅208以及该栅氧化层205，并且保证该多晶硅208和该栅氧化层205覆盖于该P阱中的该沟道上，从该P型衬底的长度方向上看，该多晶硅208以及该栅氧化层205与LDMOS的源极(该第一N型掺杂区域204)交叠，交叠距离为0.5μm。

参考图11，采用等离子增强化学气相沉积工艺淀积一厚度为的氧化层206，然后进行源极沟槽区域光刻，再使用等离子干法工艺除去沟槽区域开口处的氧化层，形成源极沟槽孔窗口，即图11中的缺口。

参考图12，采用等离子干法刻蚀工艺刻蚀硅片(该N型外延层201和该P型衬底200)，并且形成一上部宽度较窄、下部宽度较宽的沟槽203，在本实施例中，该沟槽203的上部宽度为0.3，该沟槽203的下部宽度为0.8μm，并且该沟槽203深入硅材料内，即穿过该N型源区204、该P阱202及N型外延层201区，直至沟槽底部抵达高掺杂的P型衬底，并深入该P型衬底0.5μm。在这样的沟槽结构中，电流通过沟槽内掺杂的多晶硅自较窄的沟槽上部流向较宽的沟槽底部，电流呈发散分布，更有利于电流流动，减少电阻。沟槽尺寸影响源极电阻参数，该尺寸越小，电阻越大，反之电阻就越小，由于沟槽上部尺寸受制于器件设计面积限制，不能做得太大太宽，不利于电阻做小，但是，根据图示结构，底部可以做的尺寸更大些，有利于减小电阻。

参考图13，采用热生长工艺在该沟槽203的侧壁和底部均匀生长一层厚度为第一氧化层214，该第一氧化层214为二氧化硅。

参考图14，采用等离子干法刻蚀工艺，并利用各向异性的刻蚀工艺具有选择性的特点(各向异性工艺为半导体制造业常用工艺方案，非本专利特殊使用)去除沟槽203底部的第一氧化层，使得沟槽203的底部与高掺杂的P型衬底200接触后，然后再继续刻蚀沟槽底部的硅材料，使沟槽向下深入到P型衬底200内部约0.5μm，刻蚀过程中，沟槽203的侧壁上的第一氧化层保留。

参考图15，采用低压化学气相工艺淀积多晶硅218(第一多晶硅)，该多晶硅218的厚度为1μm，淀积温度为620℃，淀积所采用的气体为硅烷，淀积时间为30分钟，保证该沟槽203内多晶硅218填充良好且无空洞。

参考图16，沿箭头方向进行P型离子(本实施例采用硼离子)注入，离子注入的条件为：能量为100keV，掺杂剂量为3e14cm^-2，离子注入完成后再进行高温热推进，热推进条件为：温度1000℃，时间为60分钟，由此多晶硅218形成P型掺杂。

参考图17，使用干法刻蚀多晶硅218，具体来说，去除硅片表面的多晶硅，以及部分沟槽内的多晶硅，使得沟槽203内多晶硅的上部表面水平位于该P阱区域202之内，并且与该第一N型掺杂区域204的距离(即图17中的d)为0.5μm，以此保证后续提到的钛硅化物、钛及氮化钛能与该P阱202相接触。

参考图18，在图17所示的整个结构的表面上淀积二氧化硅(作为第二氧化层)(附图标记206表示之前步骤中所淀积的氧化层，该步骤在之前的氧化层的基础上再次淀积氧化层，由此将两次淀积的氧化层重新标记成215)，该氧化层215的厚度为在该氧化层215的表面上涂敷光刻胶220，并且光刻开出窗口，该窗口的位置对应于该沟槽203。

参考图19，采用干法刻蚀，去除上述光刻步骤所形成的该窗口下面的氧化层215以及该沟槽203中的第一氧化层，直至该沟槽内露出多晶硅的表面，同时再采用湿法工艺去除该沟槽203的侧壁上的、该第一多晶硅的上表面以上的该第一氧化层。从图19中可以看出，在该沟槽203中，自该第一多晶硅的上表面以上的沟槽的侧壁上无氧化层残留。

参考图20，使用常规的金属硅化物自对准工艺(silicide工艺)，在该N型掺杂区域204、该第一多晶硅的表面及该P阱202上形成金属硅化物，根据该硅化物的化学特性，在该氧化层215上不会形成该金属硅化物，然后再在整个结构的表面上依次淀积钛及氮化钛，其中钛的厚度为氮化钛的厚度为其中，金属硅化物能使后续淀积的钛及氮化钛金属与下面的硅材料接触良好，具有很小的接触电阻。在图20中，以附图标记216a来表示形成于该N型掺杂区域204、该第一多晶硅的表面及该P阱202上的金属硅化物、钛及氮化钛复合层以及以附图标记216b来表示形成于该第二氧化层215表面上的钛及氮化钛复合层。其中，该金属硅化物例如为硅化钛，则金属硅化物、钛及氮化钛复合层216a是在有源区域，即在没有场氧化层的地方，不会接触到场氧化层；同样也不会与栅极多晶硅208碰触，216a只连接mos的源极和沟槽内P型掺杂的多晶硅。

具体来说，可以采用这样的自对准金属硅化物工艺：

先使用物理气相沉积PVD工艺淀积一层钛金属，在有氧化层的表面(如氧化层215)和该N型掺杂区域表面204，及沟槽内第一多晶硅表面都形成的钛金属覆盖；

接着，在氮气气氛中进行第一次快速热退火，温度约为700℃；这一过程退火时间为5-10分钟；

然后，使用腐蚀液去除钛金属，(由于氧化层215上的二氧化硅与钛不能形成TiSi₂，而其他区域硅与钛则能形成TiSi₂硅化物，然后进行第二次快速热退火，温度约为900℃，这一过程退火时间约为10-15分钟；

最后，依次使用PVD工艺淀积厚度的钛金属、的氮化钛作为源极和第一多晶硅218之间的连接金属。

参考图21，通过光刻和干法刻蚀工艺，除去淀积在氧化层215表面上的钛和氮化钛216b。最终，由该金属硅化物、钛和氮化钛组成的导电层216a使得该N型掺杂区域204、沟槽203内的第一多晶硅和该P阱202这三个区域形成良好的连接。

参考图22，在图21所示的整体结构的表面上再次淀积氧化层作为层间ILD(绝缘氧化层)，这里仍然以附图标记215来表示，通过光刻与刻蚀步骤形成一漏区接触孔210a，该漏区接触孔210a穿过层间ILD215以及场氧化层直达N型外延层之后再通过该漏区接触孔210a对该接触孔对应的N型外延层进行N型离子注入及后续热退火过程，由此形成一第二N型掺杂区域211，其中，N型离子的掺杂剂量为5e19cm^-2。本领域技术人员可以合理调节该掺杂剂量只要能满足漏极接触孔中的填充金属210(见图23)能与该LDMOS的漏区(N型外延层201)之间形成良好的欧姆接触。

参考图23，采用PVD(物理气相沉积)工艺淀积漏极金属层219(例如铝)，再进行铝的光刻以形成LDNMOS的漏极金属及栅极金属(图中未标示出)，栅极金属连接作为栅极的第二多晶硅208；该P型衬底的背部采用蒸发工艺淀积钛银金属作为源极金属层212，由此形成LDMOS管的源极。

实施例2

实施例2的原理与实施例1相同，其主要步骤也相同，不同之处仅在于以下工艺参数的选择：

该P型衬底的电阻率为0.01ohm·cm，该N型外延层的电阻率为1.0ohm·cm，厚度为5μm，并且形成该N型外延层的外延温度1200℃，时间为40分钟。

先通过热氧化工艺生长厚度为的衬氧化层，再通过低压化学气相淀积工艺淀积氮化硅，其中氮化硅的厚度为热氧化工艺生长的场氧化层207的厚度为

P型掺杂区域202的形成条件为：将掺杂剂量为1e14cm^-2的硼离子加速至200keV进行P型离子注入以在该N型外延层中形成一P型掺杂区域202。

砷离子的离子注入条件为：能量：100keV；掺杂剂量：1e16cm^-2。

形成P阱的热推进条件为：热推进温度为1150℃，热推进时间为150分钟，并且沟道长度L为2μm。

热工艺生长的栅氧化层的厚度为多晶硅208的淀积时间为100分钟，并且该多晶硅208中的N型离子的掺杂浓度为6e19cm^-3。

从该P型衬底的长度方向上看，该多晶硅208以及该栅氧化层205与LDMOS的源极(该第一N型掺杂区域204)交叠，交叠距离为1μm。

该沟槽203的上部宽度为1.0μm，该沟槽203的下部宽度为1.5μm，并且该沟槽203深入硅材料内，即穿过该N型源区204、该P阱202及N型外延层201区，直至沟槽底部抵达高掺杂的P型衬底，并深入至该P型衬底的深度为1.0μm。

该沟槽203的侧壁上生长的第一氧化层214的厚度为

第一多晶硅218的P型掺杂的硼离子注入的条件为：能量为150keV，掺杂剂量为6e14cm^-2。

沟槽203内多晶硅的上部表面水平位于该P阱区域202之内，并且与该第一N型掺杂区域204的距离(即图17中的d)为1.0μm。

淀积的钛的厚度为氮化钛的厚度为

第二N型掺杂区域211中的N型离子的掺杂剂量为5e20cm^-3。

其余未提及之处均与实施例1相同。

实施例3

实施例3的原理与实施例1相同，其主要步骤也相同，不同之处仅在于以下工艺参数的选择：

该P型衬底的电阻率为0.005ohm·cm，该N型外延层的电阻率为0.8ohm·cm，厚度为7μm，并且形成该N型外延层的外延温度1150℃，时间为45分钟。

P型掺杂区域202的形成条件为：将掺杂剂量为5e14cm^-2的硼离子加速至150keV进行P型离子注入以在该N型外延层中形成一P型掺杂区域202。

砷离子的离子注入条件为：能量：50keV；掺杂剂量：5e16cm^-2。

形成P阱的热推进条件为：热推进温度为1050℃，热推进时间为100分钟，并且沟道长度L为1.5μm。

热工艺生长的栅氧化层的厚度为多晶硅208的淀积时间为120分钟，并且该多晶硅208中的N型离子的掺杂浓度为4e19cm^-3。

从该P型衬底的长度方向上看，该多晶硅208以及该栅氧化层205与LDMOS的源极(该第一N型掺杂区域204)交叠，交叠距离为0.8μm。

该沟槽203的上部宽度为0.8μm，该沟槽203的下部宽度为1.3μm，并且该沟槽203深入硅材料内，即穿过该N型源区204、该P阱202及N型外延层201区，直至沟槽底部抵达高掺杂的P型衬底，并深入至该P型衬底的深度为0.8μm。

该沟槽203的侧壁上生长的第一氧化层214的厚度为

第一多晶硅218的P型掺杂的硼离子注入的条件为：能量为120keV，掺杂剂量为5e14cm^-2。

沟槽203内多晶硅的上部表面水平位于该P阱区域202之内，并且与该第一N型掺杂区域204的距离(即图17中的d)为1.5μm。

淀积的钛的厚度为氮化钛的厚度为

第二N型掺杂区域211中的N型离子的掺杂剂量为7e20cm^-2。

其余未提及之处均与实施例1相同。

如上所述的N型LDMOS的结构中，该沟槽203的内部填充P型掺杂的第一多晶硅218，穿过P阱202及外延层201连接到底部N型高掺杂的衬底区域200，再通过衬底连接到背部金属212。在沟槽上部，沟槽内多晶硅材料通过金属硅化物，钛和氮化钛分别与源极区204，P阱区202相互连接，在其下部，沟槽内多晶硅通过衬底200与硅片背面的金属电极连接，这种结构，实现了将LDNMOS的源极从其结构的上部引入硅片背部，达到从硅片背部金属电极引出源极的目的。沟槽内的多晶硅经过N型外延层(即LDNMOS的漏区)时，其沟槽侧壁上有氧化层作为阻挡，防止高掺杂多晶硅内P型杂质向低掺杂的N型外延层扩散，影响LDNMOS的电性能。沟槽结构呈上部开口小，下部开口大结构，有利于缩减上部源极区设计面积，增大栅极区沟道设计宽度，减小LDMOS管的导通电阻，同时，也减小了沟槽内多晶硅导电通道的电阻，也有利于垂直经过沟道的源极电流流向更均匀。

为了清楚地显示各个掺杂区域、各种氧化层、多晶硅等结构，附图中的上述各个部分的大小并非按比例描绘，本领域技术人员应当理解附图中的比例并非对本发明的限制。另外，上述的表面和背面也都是相对而言的，而表面、背面这样的表述是为了描述的方便，也不应当理解为对本发明的限制，另外，之所以对与源极相关的结构冠以“第一”的描述以及对与栅极、漏极相关的结构冠以“第二”的描述也只是为了便于理解和描述上的区分，也不应当理解为对本发明的限制，并且本领域技术人员结合说明书和附图的描述能够清楚理解本发明的原理。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (32)

1.一种横向扩散金属氧化物半导体晶体管，其特征在于，其包括：

一P型衬底以及位于该P型衬底表面上的一N型外延层；

位于该N型外延层中的一P阱；

位于该P阱中的一第一N型掺杂区域；

穿过该第一N型掺杂区域、该P阱、该N型外延层并且直至该P型衬底的一沟槽，该沟槽的侧壁上具有第一氧化层，该沟槽中填充有P型掺杂的第一多晶硅，该第一多晶硅的上表面位于该P阱内且低于该第一N型掺杂区域；

一第一金属层，该第一金属层覆盖于该第一多晶硅的上表面上以及覆盖于该第一N型掺杂区域上；以及，

位于该P型衬底背面上的一源极金属层；

该沟槽的下部宽度大于上部宽度。

2.如权利要求1所述的横向扩散金属氧化物半导体晶体管，其特征在于，该沟槽的上部宽度为0.3μm-1μm，该沟槽的下部宽度为0.8μm-1.5μm。

3.如权利要求1所述的横向扩散金属氧化物半导体晶体管，其特征在于，该沟槽深入至该P型衬底的深度为0.5μm-1.0μm。

4.如权利要求1所述的横向扩散金属氧化物半导体晶体管，其特征在于，该第一多晶硅的掺杂浓度为2e19cm^-3–6e19cm^-3。

5.如权利要求1所述的横向扩散金属氧化物半导体晶体管，其特征在于，该第一多晶硅的上表面与该第一N型掺杂区域的最小距离为0.5μm-1.5μm。

6.如权利要求1所述的横向扩散金属氧化物半导体晶体管，其特征在于，该P阱的掺杂浓度为1e16cm^-3-1e17cm^-3。

7.如权利要求1所述的横向扩散金属氧化物半导体晶体管，其特征在于，该P阱中还包括一沟道区域，该沟道区域自该第一N型掺杂区域的边界处起在该P型衬底的长度方向上延伸，该沟道区域的长度为0.5μm-1.5μm。

8.如权利要求1所述的横向扩散金属氧化物半导体晶体管，其特征在于，该第一N型掺杂区域的掺杂浓度为1e18cm^-3-5e20cm^-3。

9.如权利要求1所述的横向扩散金属氧化物半导体晶体管，其特征在于，该第一氧化层的厚度为

10.如权利要求1所述的横向扩散金属氧化物半导体晶体管，其特征在于，该第一金属层采用自对准工艺形成依次包括金属硅化物、金属钛及氮化钛。

11.如权利要求10所述的横向扩散金属氧化物半导体晶体管，其特征在于，该金属钛的厚度为和/或，该氮化钛的厚度为

12.如权利要求1-11中任意一项所述的横向扩散金属氧化物半导体晶体管，其特征在于，该横向扩散金属氧化物半导体晶体管还包括：

位于该N型外延层中的一第二N型掺杂区域；

位于该第二N型掺杂区域上的一场氧化层；

位于该N型外延层表面上的一栅氧化层；以及，

位于该栅氧化层和该场氧化层上的第二多晶硅，该第二多晶硅为N型掺杂，

其中，该栅氧化层和该第二多晶硅均与该场氧化层相接触，在该P型衬底的长度方向上，该栅氧化层和该第二多晶硅覆盖于该P阱之上并且与该第一N型掺杂区域交叠。

13.如权利要求12所述的横向扩散金属氧化物半导体晶体管，其特征在于，该栅氧化层和该第二多晶硅与该第一N型掺杂区域交叠的长度为0.5μm-1μm。

14.如权利要求12所述的横向扩散金属氧化物半导体晶体管，其特征在于，该第二N型掺杂区域的掺杂浓度为5e19cm^-3-5e20cm^-3，和/或，该第二多晶硅的掺杂浓度为2e19cm^-3-6e19cm^-3。

15.如权利要求12所述的横向扩散金属氧化物半导体晶体管，其特征在于，该场氧化层的厚度为和/或，该栅氧化层的厚度为和/或，该第二多晶硅的厚度为

16.如权利要求12所述的横向扩散金属氧化物半导体晶体管，其特征在于，该横向扩散金属氧化物半导体晶体管还包括：

覆盖于该第一金属层、该第一N型掺杂区域、该第二多晶硅之上的一第二氧化层，该第二氧化层和该场氧化层中与该第二N型掺杂区域相对应的位置具有一漏极接触孔；

位于该第二氧化层上的一漏极金属层，该漏极金属层通过该漏极接触孔中的填充金属与该第二N型掺杂区域接触。

17.如权利要求16所述的横向扩散金属氧化物半导体晶体管，其特征在于，该漏极金属层为铝，和/或，该源极金属层包括金属钛和银，和/或，该第二氧化层的厚度为

18.如权利要求12所述的横向扩散金属氧化物半导体晶体管，其特征在于，该P型衬底的电阻率为0.001ohm·cm-0.01ohm·cm，和/或，该N型外延层的电阻率为0.3ohm·cm-1.0ohm·cm，和/或，该N型外延层的厚度为3μm-7μm。

19.一种横向扩散金属氧化物半导体晶体管的制作方法，其特征在于，其包括以下步骤：

步骤S₁、在一P型衬底表面上形成一N型外延层；

步骤S₂、在该N型外延层中形成一P阱以及在该P阱中形成一第一N型掺杂区域；

步骤S₃、形成一沟槽，该沟槽穿过该第一N型掺杂区域、该P阱、该N型外延层并且直至该P型衬底，在该沟槽的侧壁上形成第一氧化层，在该沟槽中填充P型掺杂的第一多晶硅，并且使得该第一多晶硅的上表面位于该P阱内且低于该第一N型掺杂区域；

步骤S₄、形成一第一金属层，该第一金属层覆盖于该第一多晶硅的上表面上以及覆盖于该第一N型掺杂区域上；

步骤S₅、在该P型衬底背面上形成一源极金属层；

该沟槽的下部宽度大于上部宽度，且该沟槽的上部宽度为0.3μm-1μm，该沟槽的下部宽度为0.8μm-1.5μm。

20.如权利要求19所述的横向扩散金属氧化物半导体晶体管的制作方法，其特征在于，步骤S₂包括以下步骤：

步骤S₂₁、在该N型外延层上形成一P阱窗口；

步骤S₂₂、对该P阱窗口进行P型离子注入以在该N型外延层中形成一P型掺杂区域；

步骤S₂₃、对该P阱窗口进行N型离子注入以在该P型掺杂区域中形成该第一N型掺杂区域，其中该P型掺杂区域的深度大于该第一N型掺杂区域的深度；

步骤S₂₄、对该P型掺杂区域和该第一N型掺杂区域进行热推进使得该P型掺杂区域在该P型衬底的长度方向上扩展形成该P阱。

21.如权利要求20所述的横向扩散金属氧化物半导体晶体管的制作方法，其特征在于，

步骤S₂₂中P型离子注入的能量为100keV-200keV，掺杂剂量为1e13cm^-2-1e14cm^-2，和/或，

步骤S₂₃中N型离子注入的能量为30keV-100keV，掺杂剂量为1e15cm^-2-1e16cm^-2，和/或，

步骤S₂₄中热推进温度为1000℃-1150℃，时间为60分钟-150分钟，热推进过程中在该P阱中形成一沟道区域，该沟道区域自该第一N型掺杂区域的边界处起在该P型衬底的长度方向上延伸，该沟道区域的长度为0.5μm-1.5μm。

22.如权利要求19所述的横向扩散金属氧化物半导体晶体管的制作方法，其特征在于，步骤S₃包括以下步骤：

步骤S₃₁、采用等离子干法刻蚀形成该沟槽；

步骤S₃₂、采用热生长工艺在该沟槽的侧壁上和该沟槽的底部均匀生长该第一氧化层；

步骤S₃₃、采用等离子干法刻蚀以及利用各向异性的刻蚀方法去除该沟槽底部的该第一氧化层，并继续刻蚀该沟槽的底部以使该沟槽深入至P型衬底中；

步骤S₃₄、采用低压化学气相方法在该沟槽中淀积该第一多晶硅；

步骤S₃₅、对该第一多晶硅进行P型离子注入以及热推进使得该第一多晶硅形成P型掺杂；

步骤S₃₆、采用干法刻蚀该第一多晶硅以使得该第一多晶硅的上表面位于该P阱内且低于该第一N型掺杂区域，以及采用湿法刻蚀去除该沟槽侧壁上的、该第一多晶硅的上表面以上的该第一氧化层。

23.如权利要求22所述的横向扩散金属氧化物半导体晶体管的制作方法，其特征在于，

步骤S₃₂中该第一氧化层的厚度为和/或，

步骤S₃₃中该沟槽深入至该P型衬底的深度为0.5μm-1.0μm，和/或，

步骤S₃₄中采用的气体为硅烷，淀积的该第一多晶硅的厚度为1μm-1.4μm，淀积温度为620℃，淀积时间为30分钟-60分钟，和/或，

步骤S₃₅中P型离子注入的能量为100keV-150keV，掺杂剂量为3e14cm^-2-6e14cm^-2；热推进温度为1000℃-1150℃，时间为60分钟-150分钟，和/或，

步骤S₃₆中该第一多晶硅的上表面与该第一N型掺杂区域的最小距离为0.5μm-1.5μm。

24.如权利要求19所述的横向扩散金属氧化物半导体晶体管的制作方法，其特征在于，步骤S₄中该第一金属层依次包括金属硅化物、金属钛及氮化钛，其中采用金属硅化物自对准工艺淀积该金属硅化物，和/或，该金属钛的厚度为和/或，该氮化钛的厚度为

25.如权利要求19-24中任意一项所述的横向扩散金属氧化物半导体晶体管的制作方法，其特征在于，步骤S₁中采用硅烷热分解法气相外延形成该N型外延层，其中反应剂为硅烷，N型掺杂剂为磷化氢，外延温度为1100℃-1200℃，时间为20分钟-45分钟，

其中，该P型衬底的电阻率为0.001ohm·cm-0.01ohm·cm，和/或，该N型外延层的电阻率为0.3ohm·cm-1.0ohm·cm，和/或，该N型外延层的厚度为3μm-7μm。

26.如权利要求19-24中任意一项所述的横向扩散金属氧化物半导体晶体管的制作方法，其特征在于，步骤S₁与步骤S₂之间还包括以下步骤：

步骤S_T1、通过热氧化工艺在该N型外延层上生长厚度为的衬氧化层；

步骤S_T2、通过低压化学气相淀积工艺在该衬氧化层上淀积氮化硅，其中该氮化硅的厚度为

步骤S_T3、光刻形成一场区窗口，采用热氧化工艺在该场区窗口上生长一场氧化层，其中该场氧化层的厚度为

27.如权利要求26所述的横向扩散金属氧化物半导体晶体管的制作方法，其特征在于，步骤S₂与步骤S₃之间还包括以下步骤：

步骤S_P1、采用热工艺在该N型外延层上生长一栅氧化层；

步骤S_P2、采用低压化学气相淀积工艺在该栅氧化层和该场氧化层上淀积第二多晶硅，并且在淀积过程中同时对该第二多晶硅进行N型掺杂，

其中，该栅氧化层和该第二多晶硅均与该场氧化层相接触，在该P型衬底的长度方向上，该栅氧化层和该第二多晶硅覆盖于该P阱之上并且与该第一N型掺杂区域交叠。

28.如权利要求27所述的横向扩散金属氧化物半导体晶体管的制作方法，其特征在于，

步骤S_P1中该栅氧化层的厚度为和/或，

步骤S_P2中该第二多晶硅的厚度为和/或，该第二多晶硅的掺杂浓度为2e19cm^-3-6e19cm^-3，和/或，该第二多晶硅淀积温度为620℃，时间为45分钟-120分钟，和/或，

该栅氧化层和该第二多晶硅与该第一N型掺杂区域交叠的长度为0.5μm-1μm。

29.如权利要求27所述的横向扩散金属氧化物半导体晶体管的制作方法，其特征在于，步骤S₄与步骤S₅之间还包括以下步骤：

步骤S_R1、形成一第二氧化层，其中该第二氧化层覆盖于该第一金属层、该第一N型掺杂区域和该第二多晶硅之上；

步骤S_R2、在该第二氧化层和该场氧化层中形成一漏极接触孔；

步骤S_R3、通过该漏极接触孔进行N型离子注入以在该N型外延层中与该漏极接触孔相应的位置形成一第二N型掺杂区域。

30.如权利要求29所述的横向扩散金属氧化物半导体晶体管的制作方法，其特征在于，该第二N型掺杂区域的掺杂浓度为5e19cm^-3-5e20cm^-3。

31.如权利要求29所述的横向扩散金属氧化物半导体晶体管的制作方法，其特征在于，步骤S₅中还包括以下步骤：在该第二氧化层上形成一漏极金属层，该漏极金属层通过该漏极接触孔中的填充金属与该第二N型掺杂区域接触。

32.如权利要求31所述的横向扩散金属氧化物半导体晶体管的制作方法，其特征在于，该漏极金属层为铝，和/或，该源极金属层包括钛和银，和/或，该第二氧化层的厚度为