CN109713035B - 一种平面栅双极型晶体管及其制作方法 - Google Patents

Abstract

本发明涉及一种平面栅双极型晶体管，包括具有第一掺杂类型的半导体衬底、形成于半导体衬底表面的JFET区及基区、形成于基区表面的发射区、位于半导体衬底上方的栅极，基区具有第二掺杂类型，发射区具有第一掺杂类型，半导体衬底的上方设置有栅氧化层，栅极包括位于JFET区的左右两侧且间隔一定距离的栅极左部和栅极右部，本发明平面栅双极型晶体管还包括二氧化硅膜形成的FOX区。本发明采用FOX区来分隔栅极，减小无效栅极面积，使得本发明的平面栅双极型晶体管能实现更低的栅源电容、栅漏电容和器件开关损耗，具有更高的器件性能。

Description

一种平面栅双极型晶体管及其制作方法

技术领域

本发明涉及一种晶体管，尤其涉及一种平面栅双极型晶体管，此外本发明还涉及该平面栅双极型晶体管的制作方法。

背景技术

绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，以下简称IGBT）是一种把金属氧化物半导体场效应晶体管（MOSFET）和双极结型晶体管（BJT）结合起来的达灵顿结构的半导体功率器件。在现有平面栅双极型晶体管中，JFET区和表面MOS区上方共有平面（多晶硅）栅，为了确保开启时，电子电流不被夹断，需要JFET区引导电子和空穴电流导通。为了达到充分降低通态电压的目的，JFET区长度需要大于表面MOS结构的导电沟道长度，这就使得现有平面栅双极型晶体管的平面栅极宽度较大，这样不可避免的造成栅极和集电极之间的电容偏大、栅极和发射极之间的电容偏大，从而增大了栅源电容和栅漏电容（米勒电容），增加了器件的开通和关断损耗。

鉴于上述的缺陷，本设计人，积极加以研究创新，以期创设一种平面栅双极型晶体管，使其更具有产业上的利用价值。

发明内容

为解决上述技术问题，本发明的目的是提供一种栅源电容、栅漏电容和器件开关损耗较低的平面栅双极型晶体管。

本发明的平面栅双极型晶体管，包括具有第一掺杂类型的半导体衬底、形成于半导体衬底表面的JFET区及基区、形成于基区表面的发射区、位于半导体衬底上方的栅极，所述基区具有第二掺杂类型，所述发射区具有第一掺杂类型，其特征在于：所述半导体衬底的上方设置有栅氧化层，所述栅极包括位于所述JFET区的左右两侧且间隔一定距离的栅极左部和栅极右部。

由于栅极左部和栅极右部之间距离一定间隔，相较于现有的平面型整体式栅极，本发明中平面栅双极型晶体管的无效栅极面积大大减小，具体实施时，位于JFET区上方大约一半面积的栅极通过刻蚀工艺被去除掉，平面栅双极型晶体管通过减少JFET区上方的无效栅极面积，达到大幅度减少栅源电容、栅漏电容的目的。

进一步的，本发明中平面栅双极型晶体管的单个元胞内，所述栅氧化层与半导体衬底表面之间设有至少两个FOX区，所述FOX区为二氧化硅绝缘膜。

平面栅双极型晶体管的有源区由多个元胞组成且多个元胞并联，具体实施时，栅氧化层和半导体衬底之间的区域，通过成膜工艺形成厚度为1-2 um的二氧化硅绝缘膜，然后刻蚀形成FOX区。通过增加栅极和半导体衬底之间的二氧化硅绝缘膜的厚度，达到进一步减少栅源电容和米勒电容的目的。此外，FOX层和栅氧化层是通过不同的高温氧化工艺步骤形成的，FOX层是由湿法氧化形成的二氧化硅，FOX层一般用作隔离。栅氧化层是栅极下面的氧化层，栅氧化层是由干法氧化形成的二氧化硅，其致密性更好。栅极、栅氧化层和半导体衬底一起构成器件的表面MOS结构。

进一步的，本发明的平面栅双极型晶体管，所述FOX区为上窄下宽的梯形结构，所述栅极左部和栅极右部均为与所述FOX区适配的Z型结构。

进一步的，本发明的平面栅双极型晶体管，所述栅极左部在JFET区表面的投影面积和栅极右部在JFET区表面的投影面积均为栅氧化层在JFET区表面投影面积的四分之一。

进一步的，本发明的平面栅双极型晶体管，所述栅极左部和栅极右部之间的距离大于位于JFET区两侧的FOX区之间的距离。

进一步的，本发明的平面栅双极型晶体管，所述半导体衬底的上方设置有覆盖栅极、栅氧化层和FOX区的绝缘介质层。

进一步的，本发明的平面栅双极型晶体管，基区内相邻的两个发射区之间设置有深阱区，所述深阱区具有第二掺杂类型。

进一步的，本发明的平面栅双极型晶体管，所述第一掺杂类型为P型掺杂和N型掺杂中的一种，所述第二掺杂类型为P型掺杂和N型掺杂中的另一种。

一种平面栅双极型晶体管的制作方法，包括以下步骤：

S1、在该半导体衬底表面通过离子注入和高温推阱工艺形成JFET区；

S2、在JFET区上方形成两个FOX区；

S3、在该半导体衬底的器件有源区内生长致密性较高的二氧化硅作为MOS结构的栅氧化层；

S4、在该半导体衬底的器件有源区内形成栅极，栅极包括栅极左部和栅极右部；

S5、在该半导体衬底的器件有源区内形成P型基区作为MOS结构的阱区；

S6、在P型基区顶部靠近栅极处形成N+发射区；

S7、在N+发射区之间形成P+深阱区；

S8、淀积正面发射极金属，形成发射极电极。

进一步的，本发明的平面栅双极型晶体管的制作方法，

步骤S1的具体步骤为：通过高温氧化在该半导体衬底表面生长厚度为1-2um的二氧化硅绝缘膜；在该二氧化硅绝缘膜上面涂布光刻胶，经过曝光和显影，打开JFET区刻蚀窗口；湿法腐蚀去除暴露的二氧化硅绝缘膜；进行磷离子注入，其中注入能量为50-120kev、剂量为5E11-5E13cm^-2；湿法腐蚀光刻胶；进行高温推阱，其中，温度为1000-1150℃之间，时间为50-300min，形成JFET区，所述JFET区的结深为3-7um，掺杂浓度为1E14-1E16cm^-3；

步骤S2的具体步骤为：在该二氧化硅绝缘膜表面涂布光刻胶，经过曝光和显影，打开FOX区刻蚀窗口；湿法腐蚀去除暴露的二氧化硅绝缘膜，在JFET区上方形成两个分隔的FOX区；

步骤S3的具体步骤为：先通过高温氧化在该半导体衬底表面和FOX区表面生长一层牺牲氧化层，再利用湿法腐蚀掉该牺牲氧化层；通过高温氧化在该半导体衬底表面和FOX区表面生长MOS结构的栅氧化层，所述栅氧化层的厚度为1000-2000Å；

步骤S4的具体步骤为：先在栅氧化层表面淀积导电介质，所述导电介质为多晶硅，多晶硅的厚度为0.8-1um；在多晶硅层表面涂布光刻胶层，采用多晶硅版图进行光刻，曝光和显影，形成光刻胶层图形；使用该光刻胶层图形作为掩模对栅氧化层表面的多晶硅进行反应离子刻蚀，通过干法刻蚀工艺同时把JFET区中间部分区域和台面区域的多晶硅刻蚀掉；刻蚀厚度为0.8-1um，从而形成栅极；采用等离子体刻蚀去除表面的光刻胶；其中，栅极包括栅极左部和栅极右部；

步骤S5的具体步骤为：在器件上表面涂布光刻胶，经过曝光和显影，打开P型基区离子注入窗口，进行硼离子注入，注入能量为50-100kev、剂量为1E13-1E14cm^-2；湿法腐蚀去除表面的光刻胶；进行高温推阱，温度为1000-1150℃之间，时间为50-200min，在半导体衬底的器件有源区内形成P型基区；所述P型基区的结深为2-4um，掺杂浓度为1E16-9E17cm^-3；

步骤S6的具体步骤为：在器件上表面涂布光刻胶，经过曝光和显影，打开N+发射区离子注入窗口；进行磷离子注入，注入能量为50-120kev、剂量大于1E15cm^-2；湿法腐蚀去除表面的光刻胶；进行高温推阱，从而在半导体衬底的器件有源区内形成N+发射区；所述N+发射区的掺杂浓度为1E19-5E20cm^-3，结深为0.2-1um；

步骤S7的具体步骤为：通过高温氧化工艺在所述栅极、栅氧化层以及P型基区表面生长二氧化硅绝缘介质层；然后在所述二氧化硅绝缘介质层表面涂布光刻胶，进行曝光和显影，形成光刻胶层图形；使用该光刻胶层图形作为掩模，在绝缘介质层上进行刻蚀，形成接触孔；以光刻胶层图形作为阻挡层，通过接触孔向N+发射区的高掺杂硅中注入硼离子，形成P+高掺杂区，即P+深阱区；湿法腐蚀去除光刻胶；其中，所述二氧化硅绝缘介质层的厚度可以为1-2um；注入能量在50kev以上、剂量大于1E15cm^-2的硼离子，形成所述P+深阱区，所述P+深阱区的掺杂浓度为1E19-5E20cm^-3，结深为0.5-1um，N+发射区和P+深阱区交叠设置，共同构成IGBT发射极的接触区；

步骤S8的具体步骤为：在该器件表面淀积一层厚度为1-5um的金属膜；然后在所述金属膜上涂布光刻胶，采用金属层版图进行光刻，曝光和显影；采用湿法或干法腐蚀金属；湿法腐蚀去除光刻胶；该器件的有源区中接触孔中淀积有金属并和表面的金属相连，形成发射极电极，金属为铝/硅合金或铝/硅/铜合金，厚度为1-5um。

借由上述方案，本发明至少具有以下优点：本发明的平面栅双极型晶体管通过刻蚀工艺去除JFET区上方的部分栅极多晶硅，从而形成具有一定间隔的栅极左部和栅极右部，减少了JFET区上面的无效栅极面积，从而减小了栅极和集电极，以及栅极和发射极之间的交叠面积。同时，通过FOX工艺，增加了较厚的二氧化硅绝缘膜。FOX区越厚，栅电容越小。因此大幅度减少了栅源电容和栅漏电容，改善了平面栅IGBT的开关特性，降低了开关损耗，同时并不影响本发明中IGBT器件的耐受电压。

综上所述，本发明的平面栅双极型晶体管栅源电容、栅漏电容和器件开关损耗较低。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

图1是本发明的平面栅双极型晶体管的剖面结构示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

参见图1，本发明的平面栅双极型晶体管，包括半导体衬底230、栅氧化层293、栅极292、发射极电极280、FOX区291、JFET区290、二氧化硅绝缘介质层（ILD）270、N+发射区250、P型基区240、P+深阱区260、P型集电极区220以及集电极210；其中，栅极包括栅极左部2921和栅极右部2922，它是以现有的平面栅IGBT结构为基础，保持原有的P型基区、JFET区、发射极电极、N+发射区、P+深阱区、P型集电极区、集电极及衬底不变，在多晶硅栅极正下方、JFET区上方设置了两个FOX区，通过两个FOX区将栅极分隔成两个部分。且FOX区宽度小于JFET区宽度；两个FOX区之间的间距小于多晶硅栅极左右部分之间的间距；FOX区的形状可以设置成上窄下宽的梯形。其他结构参数与现有的平面栅IGBT结构完全相同，因而沟道区、器件击穿电压以及导通压降也与现有的IGBT结构完全相同。

以下是本发明的平面栅双极型晶体管的制作方法，包括以下步骤：

1、在该半导体衬底230表面通过离子注入和高温推阱工艺形成JFET区290。具体地，通过高温湿法氧化在该半导体衬底230表面生长厚度为1-2um的二氧化硅绝缘膜；在该二氧化硅绝缘膜上面涂布光刻胶，经过曝光和显影，打开JFET区刻蚀窗口；湿法腐蚀去除暴露的二氧化硅绝缘膜；进行磷离子注入，其中注入能量为50-120kev、剂量为5E11-5E13cm^-2；湿法腐蚀光刻胶；进行高温推阱，其中，温度为1000-1150℃之间，时间为50-300min，形成JFET区290，所述JFET区290的结深为3-7um，掺杂浓度为1E14-1E16cm^-3；

2、在JFET区290上方形成两个FOX区（二氧化硅绝缘膜）291。具体地，在该二氧化硅绝缘膜表面涂布光刻胶，经过曝光和显影，打开FOX区刻蚀窗口；湿法腐蚀去除暴露的二氧化硅绝缘膜，于是在JFET区290上方形成两个分隔的FOX区291，其厚度为1-2um。

3、在该半导体衬底230的器件有源区内生长致密性较高的二氧化硅作为MOS结构的栅氧化层293。具体地，先通过高温氧化在该半导体衬底230表面和FOX区291表面生长一层牺牲氧化层；再利用湿法腐蚀掉该牺牲氧化层，以确保栅氧化层的光滑平整；通过高温氧化在该半导体衬底230表面和FOX区291表面生长MOS结构的栅氧化层293。其中所述栅氧化层293的厚度为1000-2000Å；上述操作步骤是为了减少晶体缺陷和杂质，从而生长出致密性较好的栅氧化层293。

4、在该半导体衬底230的器件有源区内形成栅极292。具体地，先在栅氧化层291表面淀积导电介质（如多晶硅），其具有第一掺杂类型，多晶硅的厚度为0.8-1um；在多晶硅层表面涂布光刻胶层，采用多晶硅版图进行光刻，曝光和显影，形成光刻胶层图形；使用该光刻胶层图形作为掩模对栅氧化层293表面的多晶硅进行反应离子刻蚀，通过干法刻蚀工艺同时把JFET中间部分区域和台面（MESA）区域的多晶硅刻蚀掉；刻蚀厚度为0.8-1um，从而形成栅极292；采用等离子体刻蚀去除表面的光刻胶。其中，栅极292包括栅极左部2921和栅极右部2922。

5、在该半导体衬底230的器件有源区内形成P型基区240作为MOS结构的阱区。具体地，在器件上表面涂布光刻胶，经过曝光和显影，打开P型基区离子注入窗口；进行硼离子注入，注入能量为50-100kev、剂量为1E13-1E14cm^-2；湿法腐蚀去除表面的光刻胶；进行高温推阱，温度为1000-1150℃之间，时间为50-200min，在半导体衬底230的器件有源区内形成P型基区240；其中，所述P型基区240的结深为2-4um，掺杂浓度为1E16-9E17cm^-3。该浓度设置结合栅氧化层293的厚度，确保IGBT阈值电压在5V以上，有足够的安全余量。

6、在P型基区240顶部靠近平面栅电极292处形成N+高掺杂区，即N+发射区250；具体地，在器件上表面涂布光刻胶，经过曝光和显影，打开N+发射区离子注入窗口；进行磷离子注入，注入能量为50-120kev、剂量大于1E15cm^-2；湿法腐蚀去除表面的光刻胶；进行高温推阱，从而在半导体衬底230的器件有源区内形成N+发射区250；其中，所述N+发射区250的掺杂浓度为1E19-5E20cm^-3，结深为0.2-1um。

7、在N+发射区250之间形成P+深阱区260。具体地，通过高温氧化工艺在所述栅极292、栅氧化层293以及P型基区240表面生长二氧化硅绝缘介质层270；然后在所述二氧化硅绝缘介质层270表面涂布光刻胶，进行曝光和显影，形成光刻胶层图形；使用该光刻胶层图形作为掩模，在N+发射区上方的绝缘介质层270上进行刻蚀形成接触孔；以光刻胶层图形作为阻挡层，通过N+发射区之间的接触孔向N+发射区高掺杂硅中注入硼离子，形成P+高掺杂区，即P+深阱区260；湿法腐蚀去除光刻胶；其中，所述二氧化硅绝缘介质层270的厚度可以为1um-2um；注入能量在50kev以上、剂量大于1E15cm^-2的硼离子，形成所述P+深阱区260。所述P+深阱区260的掺杂浓度为1E19-5E20cm^-3，结深为0.5-1um。所述由于高掺杂的N+发射区和P+深阱区交叠设置，共同构成IGBT发射极的接触区确保接触电阻足够小。

8、淀积正面发射极金属，形成发射极电极280。具体地，在该器件表面淀积一层厚度为1-5um的金属膜；然后在所述金属膜上涂布光刻胶，采用金属层版图进行光刻，曝光和显影；采用湿法或干法腐蚀金属；湿法腐蚀去除光刻胶；在该器件的有源区中接触孔中淀积有金属并和表面的金属相连，形成发射极电极280。金属为铝/硅合金或铝/硅/铜合金或其它材料，厚度为1-5um，并通过400℃左右的加热合金化，使得发射区高掺杂硅与金属之间形成欧姆接触，减小接触电阻。

以上所述仅是本发明的优选实施方式，并不用于限制本发明，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。

Claims (8)

1.一种平面栅双极型晶体管，包括具有第一掺杂类型的半导体衬底、形成于半导体衬底表面的JFET区及基区、形成于基区表面的发射区、位于半导体衬底上方的栅极，所述基区具有第二掺杂类型，所述发射区具有第一掺杂类型，其特征在于：所述半导体衬底的上方设置有栅氧化层，所述栅极包括位于所述JFET区的左右两侧且间隔一定距离的栅极左部和栅极右部，单个元胞内，所述栅氧化层与半导体衬底表面之间设有至少两个FOX区，所述FOX区为二氧化硅绝缘膜，所述FOX区为上窄下宽的梯形结构，所述栅极左部和栅极右部均为与所述FOX区适配的Z型结构。

2.根据权利要求1所述的平面栅双极型晶体管，其特征在于：所述栅极左部在JFET区表面的投影面积和栅极右部在JFET区表面的投影面积均为栅氧化层在JFET区表面投影面积的四分之一。

3.根据权利要求2所述的平面栅双极型晶体管，其特征在于：所述栅极左部和栅极右部之间的距离大于位于JFET区两侧的FOX区之间的距离。

4.根据权利要求3所述的平面栅双极型晶体管，其特征在于：所述半导体衬底的上方设置有覆盖栅极、栅氧化层和FOX区的绝缘介质层。

5.根据权利要求1所述的平面栅双极型晶体管，其特征在于：基区内相邻的两个发射区之间设置有深阱区，所述深阱区具有第二掺杂类型。

6.根据权利要求1所述的平面栅双极型晶体管，其特征在于：所述第一掺杂类型为P型掺杂和N型掺杂中的一种，所述第二掺杂类型为P型掺杂和N型掺杂中的另一种。

7.一种平面栅双极型晶体管的制作方法，其特征在于：包括以下步骤：

S1、在半导体衬底(230)表面通过离子注入和高温推阱工艺形成JFET区(290)；

S2、在JFET区(290)上方形成两个FOX区(291)；

S3、在该半导体衬底(230)的器件有源区内生长致密性较高的二氧化硅作为MOS结构的栅氧化层(293)；

S4、在该半导体衬底(230)的器件有源区内形成栅极(292)，栅极包括栅极左部和栅极右部；

S5、在该半导体衬底(230)的器件有源区内形成P型基区(240)作为MOS结构的阱区；

S6、在P型基区(240)顶部靠近栅极(292)处形成N+发射区(250)；

S7、在N+发射区(250)之间形成P+深阱区(260)；

S8、淀积正面发射极金属，形成发射极电极(280)。

8.根据权利要求7所述平面栅双极型晶体管的制作方法，其特征在于：

步骤S1的具体步骤为：通过高温氧化在该半导体衬底(230)表面生长厚度为1-2um的二氧化硅绝缘膜；在该二氧化硅绝缘膜上面涂布光刻胶，经过曝光和显影，打开JFET区刻蚀窗口；湿法腐蚀去除暴露的二氧化硅绝缘膜；进行磷离子注入，其中注入能量为50-120kev、剂量为5E11-5E13cm^-2；湿法腐蚀光刻胶；进行高温推阱，其中，温度为1000-1150℃之间，时间为50-300min，形成JFET区(290)，所述JFET区(290)的结深为3-7um，掺杂浓度为1E14-1E16cm^-3；

步骤S2的具体步骤为：在该二氧化硅绝缘膜表面涂布光刻胶，经过曝光和显影，打开FOX区刻蚀窗口；湿法腐蚀去除暴露的二氧化硅绝缘膜，于是在JFET区(290)上方形成两个分隔的FOX区(291)，其厚度为1-2um；

步骤S3的具体步骤为：先通过高温氧化在该半导体衬底(230)表面和FOX区(291)表面生长一层牺牲氧化层，再利用湿法腐蚀掉该牺牲氧化层；通过高温氧化在该半导体衬底(230)表面和FOX区(291)表面生长MOS结构的栅氧化层(293)，所述栅氧化层(293)的厚度为

步骤S4的具体步骤为：先在栅氧化层(293)表面淀积导电介质，所述导电介质为多晶硅，多晶硅的厚度为0.8-1um；在多晶硅层表面涂布光刻胶层，采用多晶硅版图进行光刻，曝光和显影，形成光刻胶层图形；使用该光刻胶层图形作为掩模对栅氧化层(293)表面的多晶硅进行反应离子刻蚀，通过干法刻蚀工艺同时把JFET层中间部分区域和台面区域的多晶硅刻蚀掉；刻蚀厚度为0.8-1um，从而形成栅极(292)；采用等离子体刻蚀去除表面的光刻胶；其中，栅极(292)包括栅极左部(2921)和栅极右部(2922)；

步骤S5的具体步骤为：在器件上表面涂布光刻胶，经过曝光和显影，打开P型基区离子注入窗口，进行硼离子注入，注入能量为50-100kev、剂量为1E13-1E14cm^-2；湿法腐蚀去除表面的光刻胶；进行高温推阱，温度为1000-1150℃之间，时间为50-200min，在半导体衬底(230)的器件有源区内形成P型基区(240)；所述P型基区(240)的结深为2-4um，掺杂浓度为1E16-9E17cm^-3；

步骤S6的具体步骤为：在器件上表面涂布光刻胶，经过曝光和显影，打开N+发射区离子注入窗口；进行磷离子注入，注入能量为50-120kev、剂量大于1E15cm^-2；湿法腐蚀去除表面的光刻胶；进行高温推阱，从而在半导体衬底(230)的器件有源区内形成N+发射区(250)；所述N+发射区(250)的掺杂浓度为1E19-5E20cm^-3，结深为0.2-1um；

步骤S7的具体步骤为：通过高温氧化工艺在所述栅极(292)、栅氧化层(293)以及P型基区(240)表面生长二氧化硅绝缘介质层(270)；然后在所述二氧化硅绝缘介质层(270)表面涂布光刻胶，进行曝光和显影，形成光刻胶层图形；使用该光刻胶层图形作为掩模，在绝缘介质层(270)上进行刻蚀，形成接触孔；以光刻胶层图形作为阻挡层，通过接触孔向N+发射区的高掺杂硅中注入硼离子，形成P+高掺杂区，即P+深阱区(252)；湿法腐蚀去除光刻胶；其中，所述二氧化硅绝缘介质层(270)的厚度可以为1um-2um；注入能量在50kev以上、剂量大于1E15cm^-2的硼离子，形成所述P+深阱区(260)，所述P+深阱区的掺杂浓度为1E19-5E20cm^-3，结深为0.5-1um，N+发射区和P+深阱区交叠设置，共同构成IGBT发射极的接触区；

步骤S8的具体步骤为：在该器件表面淀积一层厚度为1-5um的金属膜；然后在所述金属膜上涂布光刻胶，采用金属层版图进行光刻，曝光和显影；采用湿法或干法腐蚀金属；湿法腐蚀去除光刻胶；该器件的有源区中接触孔中淀积有金属并和表面的金属相连，形成发射极电极(280)，金属为铝/硅合金或铝/硅/铜合金，厚度为1-5um。

Images