CN117936570A - 局部加厚栅介质的平面型分裂栅SiC MOSFET器件及其制造方法 - Google Patents
局部加厚栅介质的平面型分裂栅SiC MOSFET器件及其制造方法 Download PDFInfo
- Publication number
- CN117936570A CN117936570A CN202410321254.7A CN202410321254A CN117936570A CN 117936570 A CN117936570 A CN 117936570A CN 202410321254 A CN202410321254 A CN 202410321254A CN 117936570 A CN117936570 A CN 117936570A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- region
- silicon
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 64
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 32
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 230000003213 activating effect Effects 0.000 claims abstract description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims abstract description 4
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 24
- 229910010271 silicon carbide Inorganic materials 0.000 description 24
- 238000010586 diagram Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了局部加厚栅介质的平面型分裂栅SiC MOSFET器件及其制造方法，包括：通过淀积掩膜层并通过光刻‑刻蚀工艺转移mask图形至晶圆，用高能离子注入形成P‑base区、N+区和P+区，用高温退火激活掺杂离子；通过淀积二氧化硅或硅，并通过光刻‑刻蚀工艺转移mask图形至晶圆，形成二氧化硅层或硅层；通过对二氧化硅层或硅层进行热氧化处理，形成一层栅氧层，并在该栅氧层上通过淀积多晶硅层，刻蚀形成一对栅极结构；通过淀积USG和BPSG绝缘层，刻蚀源孔与栅孔；通过淀积接触金属，并使源极、漏极的接触图形化，并使SiC表面各电极形成欧姆接触；在电极金属表面沉积并形成表面保护层。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种局部加厚栅介质的平面型分裂栅SiC MOSFET器件及其制造方法。
背景技术
相比于传统硅材料，碳化硅因其更宽的禁带宽度、更高的热导率和更高的临界击穿场强，在大功率开关电路和电力系统应用领域得到了广泛的关注。碳化硅功率器件最突出的性能优势在于其高压、高频和高温工作特性，可以有效地降低电力电子系统的功率损耗。为了提高功率器件的开关频率和降低开关损耗，器件栅-漏之间的反馈电容和电荷是一个研究重点。现做如下分析：
其一、如图1（a）所示：在传统的SiC MOSFET结构中，JFET宽度是一个关键参数。如果宽度太窄，则JFET电阻过大，导致器件整体的导通电阻增大；如果宽度变宽，其JFET区上方的栅氧介质中场强增大，进而也会进一步影响耐压和栅氧可靠性。
对于上述问题，如图1（b）所示：在传统的SiC MOSFET结构中增加了P+注入区的设计，这种设计会增大正向导通电阻，且在P+注入区晶格结构会受到破坏，进而也会影响栅氧的质量，故很少被采用。
其二：如图1（a）所示：传统平面栅SiC MOSFET结构，栅极叠压在整个JFET区域上方，在器件截止态时，其JFET区上方的栅氧介质需要承受较大的场强，对栅氧寿命与可靠性造成极大影响。同时，也增大了器件的反向传输电容。
对于上述问题，如图1（c）所示：可以采用分裂栅结构，这种器件JFET区域上方的栅极面积减小，进而降低了栅漏电容与电荷，提高了器件的开关频率，降低了开关损耗。由此可知，虽然在JFET区上方栅氧承受场强有所降低，不仅在器件开通时不受栅源电压的电应力，而且还能减少反向传输电容，但是，在栅介质的边缘处会出现局部场强过大的情况，容易造成栅氧破坏，栅氧可靠性变差，导致器件失效概率增加。再进一步优化改进中，发现因为其需要进行其他措施改良配合，导致工艺复杂程度很高。
如图1（d）所示：分裂栅结构中增加P+注入区，该设计的缺点和(图1(b))、(图1(c))有类似情况，但图1(d)又比图1(b)的设计也有所优化。但是，其工艺过程更加复杂。
基于上述情况，亟待需要在原分裂栅结构基础上作出进一步优化来发挥SiCMOSFET芯片的优异性能。
发明内容
针对上述问题，本发明提供了一种工艺过程简单、局部加厚栅介质的平面型分裂栅SiC MOSFET器件及其制造方法。
为了解决上述技术问题，一方面，本发明的技术方案是：一种局部加厚栅介质的平面型分裂栅SiC MOSFET制造方法，包括以下步骤：
步骤1：准备N-Wafer晶圆，并对晶圆进行检查、清洗、干燥；
步骤2：通过淀积掩膜层并通过光刻-刻蚀工艺转移mask图形至N-Wafer晶圆，使用高能离子注入形成高掺杂的P-base区、N+区和P+区，利用高温退火激活掺杂离子；
步骤3：通过淀积二氧化硅或硅，并通过光刻-刻蚀工艺转移mask图形至N-Wafer晶圆，利用刻蚀的各向异性或其他现有方法，形成二氧化硅层或硅层，该二氧化硅层或硅层的左、右两侧呈斜坡状的边缘结构；
步骤4：通过对二氧化硅层或硅层进行热氧化处理，均匀形成一层栅氧层，并在该栅氧层上均匀淀积一层多晶硅层，通过刻蚀去除掉位于所述二氧化硅层或硅层的左、右两侧边缘结构之间的二氧化硅层或硅层部分、栅氧层部分以及多晶硅层部分，以形成一对栅极结构；
步骤5：通过淀积工艺，淀积USG和BPSG绝缘层，刻蚀源孔与栅孔；
步骤6：通过淀积接触金属，并使源极、漏极的接触图形化，并在高温退火条件下使SiC表面各电极形成良好的欧姆接触；
步骤7：在电极金属表面沉积无机钝化层（二氧化硅或氮化硅）与PI胶，进行表面保护，并形成表面保护层。
在进一步的技术方案中，在步骤3中，所述边缘结构的斜坡长度为500-1000nm，斜坡仰角为10°～70°。
在进一步的技术方案中，在步骤4中，所述栅氧层的厚度为300Å～600Å，所述多晶硅层的厚度为3000Å～6000Å。
在进一步的技术方案中，在步骤4中，两个所述栅极结构相互独立对称布置，其之间的间距为500-1500nm。
为了解决上述技术问题，另一方面，本发明的技术方案是：一种局部加厚栅介质的平面型分裂栅SiC MOSFET器件，所述平面型分裂栅SiC MOSFET器件包括漏极金属、N+基材和N-漂移区，
所述N-漂移区的顶部左、右两侧分别对称设有高掺杂的P-base区，所述P-base区的顶面与所述N-漂移区的顶面齐平；
两所述P-base区中均设有一个N+区和一个P+区；
所述N-漂移区的顶面设有一对栅极结构，所述栅极结构包括二氧化硅层或硅层、通过对二氧化硅层或硅层热氧化形成的栅氧层和在栅氧层上淀积的多晶硅层。
在进一步的技术方案中，一个所述P-base区中的N+区和P+区分别对应与另一个所述P-base区中的N+区和P+区相互对称，且两个N+区位于两个P+区之间。
在进一步的技术方案中，所述二氧化硅层或硅层的左、右两侧呈斜坡状的边缘结构,所述边缘结构的斜坡长度为500-1000nm，斜坡仰角为10°～70°。
在进一步的技术方案中，所述栅氧层的厚度为300Å～600Å,所述多晶硅层的厚度为3000Å～6000Å。
在进一步的技术方案中，两个所述栅极结构相互独立对称布置，其之间的间距为500-1500nm。
本发明的有益效果是：
1、局部加厚的栅介质能够改善其承受电应力的能力，同时，保证了这部分加厚栅介质与沟道反型层运作无关，不影响阈值电压大小；
2、加厚的介质能够降低边缘电场强度与栅漏电容，增加栅氧的可靠性，并提高了器件的开关频率和降低了开关损耗。
附图说明
图1（a）是传统的SiC MOSFET结构的示意图。
图1（b）是传统的SiC MOSFET结构中增加了P+注入区的示意图。
图1（c）是传统的分裂栅结构的示意图。
图1（d）是传统的分裂栅结构中增加P+注入区的示意图。
图2是本发明实施例1所述的局部加厚栅介质的平面型分裂栅SiC MOSFE制造方法的流程示意图。
图3是本发明实施例2所述的局部加厚栅介质的平面型分裂栅SiC MOSFET器件的结构示意图。
图4是本发明实施例2所述的局部加厚栅介质的平面型分裂栅SiC MOSFET器件的电流流向示意图。
具体实施方式
下面结合附图对本发明的实施例作进一步说明。
实施例1：
如图2所示，本发明的技术方案是：一种局部加厚栅介质的平面型分裂栅SiCMOSFET制造方法，包括以下步骤：
步骤1：准备N-Wafer晶圆，并对晶圆进行检查、清洗、干燥；
步骤2：通过淀积掩膜层并通过光刻-刻蚀工艺转移mask图形至N-Wafer晶圆，使用高能离子注入形成高掺杂的P-base区、N+区和P+区，利用高温退火激活掺杂离子；
步骤3：通过淀积二氧化硅或硅，并通过光刻-刻蚀工艺转移mask图形至N-Wafer晶圆，利用刻蚀的各向异性或其他现有方法，形成二氧化硅层或硅层，该二氧化硅层或硅层的左、右两侧呈斜坡状的边缘结构；
步骤4：通过对二氧化硅层或硅层进行热氧化处理，均匀形成一层栅氧层，并在该栅氧层上均匀淀积一层多晶硅层，通过刻蚀去除掉位于所述二氧化硅层或硅层的左、右两侧边缘结构之间的二氧化硅层或硅层部分、栅氧层部分以及多晶硅层部分，以形成一对栅极结构；
步骤5：通过淀积工艺，淀积USG和BPSG绝缘层，刻蚀源孔与栅孔；
步骤6：通过淀积接触金属，并使源极、漏极的接触图形化，并在高温退火条件下使SiC表面各电极形成良好的欧姆接触；
步骤7：在电极金属表面沉积无机钝化层（二氧化硅或氮化硅）与PI胶，进行表面保护，并形成表面保护层。
在另外一个实施例中，如图2所示，在步骤3中，所述边缘结构的斜坡长度为500-1000nm，斜坡仰角为10°～70°。例如，在步骤3中，所述边缘结构的斜坡长度为600nm，斜坡仰角为20°；在步骤3中，所述边缘结构的斜坡长度为800nm，斜坡仰角为45°；或者在步骤3中，所述边缘结构的斜坡长度为1000nm，斜坡仰角为60°。
在另外一个实施例中，如图2所示，在步骤4中，所述栅氧层的厚度为300Å～600Å，所述多晶硅层的厚度为3000Å～6000Å。例如，在步骤4中，所述栅氧层的厚度为400Å，所述多晶硅层的厚度为5000Å；在步骤4中，所述栅氧层的厚度为500Å，所述多晶硅层的厚度为3000Å；或者在步骤4中，所述栅氧层的厚度为600Å，所述多晶硅层的厚度为6000Å。
在另外一个实施例中，如图2所示，在步骤4中，两个所述栅极结构相互独立对称布置，其之间的间距为500-1500nm。例如，在步骤4中，两个所述栅极结构相互独立对称布置，其之间的间距为500nm；在步骤4中，两个所述栅极结构相互独立对称布置，其之间的间距为800nm；或者在步骤4中，两个所述栅极结构相互独立对称布置，其之间的间距为1200nm。
局部加厚的栅介质能够改善其承受电应力的能力，同时，保证了这部分加厚栅介质与沟道反型层运作无关，不影响阈值电压大小。加厚的介质能够降低边缘电场强度与栅漏电容，增加栅氧的可靠性，并提高了器件的开关频率和降低了开关损耗。
实施例2：
如图3-4所示，本实施例2的器件基于实施例1的制造方法，具体本发明的技术方案是：一种局部加厚栅介质的平面型分裂栅SiC MOSFET器件，所述平面型分裂栅SiC MOSFET器件包括漏极金属、N+基材和N-漂移区，
所述N-漂移区的顶部左、右两侧分别对称设有高掺杂的P-base区，所述P-base区的顶面与所述N-漂移区的顶面齐平；
两所述P-base区中均设有一个N+区和一个P+区；
所述N-漂移区的顶面设有一对栅极结构，所述栅极结构包括二氧化硅层或硅层、通过对二氧化硅层或硅层热氧化形成的栅氧层和在栅氧层上淀积的多晶硅层。
在进一步的技术方案中，一个所述P-base区中的N+区和P+区分别对应与另一个所述P-base区中的N+区和P+区相互对称，且两个N+区位于两个P+区之间。
在进一步的技术方案中，所述二氧化硅层或硅层的左、右两侧呈斜坡状的边缘结构,所述边缘结构的斜坡长度为500-1000nm，斜坡仰角为10°～70°。例如，在步骤3中，所述边缘结构的斜坡长度为600nm，斜坡仰角为20°；在步骤3中，所述边缘结构的斜坡长度为800nm，斜坡仰角为45°；或者在步骤3中，所述边缘结构的斜坡长度为1000nm，斜坡仰角为60°。
在进一步的技术方案中，所述栅氧层的厚度为300Å～600Å,所述多晶硅层的厚度为3000Å～6000Å。例如，在步骤4中，所述栅氧层的厚度为400Å，所述多晶硅层的厚度为5000Å；在步骤4中，所述栅氧层的厚度为500Å，所述多晶硅层的厚度为3000Å；或者在步骤4中，所述栅氧层的厚度为600Å，所述多晶硅层的厚度为6000Å。
在进一步的技术方案中，两个所述栅极结构相互独立对称布置，其之间的间距为500-1500nm。例如，在步骤4中，两个所述栅极结构相互独立对称布置，其之间的间距为500nm；在步骤4中，两个所述栅极结构相互独立对称布置，其之间的间距为800nm；或者在步骤4中，两个所述栅极结构相互独立对称布置，其之间的间距为1200nm。
局部加厚的栅介质能够改善其承受电应力的能力，同时，保证了这部分加厚栅介质与沟道反型层运作无关，不影响阈值电压大小。加厚的介质能够降低边缘电场强度与栅漏电容，增加栅氧的可靠性，并提高了器件的开关频率和降低了开关损耗。
如图4所示，是局部加厚栅介质的平面型分裂栅SiC MOSFET器件的电流流向示意图，其电流流向为现有技术。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本发明的方法及其核心思想。以上所述仅是本发明的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合；这些改进润饰、变化或组合，或未经改进将发明的构思和技术方案直接应用于其它场合的，均应视为本发明的保护范围。
上述实施例仅是本发明的较优实施方式，凡是依据本发明的技术实质对以上实施例所做的任何简单修饰、修改及替代变化，均属于本发明技术方案的范围内。
Claims (9)
1.一种局部加厚栅介质的平面型分裂栅SiC MOSFET制造方法，其特征在于，包括以下步骤：
步骤1：准备N-Wafer晶圆；
步骤2：通过淀积掩膜层并通过光刻-刻蚀工艺转移mask图形至N-Wafer晶圆，使用高能离子注入形成高掺杂的P-base区、N+区和P+区，利用高温退火激活掺杂离子；
步骤3：通过淀积二氧化硅或硅，并通过光刻-刻蚀工艺转移mask图形至N-Wafer晶圆，形成二氧化硅层或硅层，该二氧化硅层或硅层的左、右两侧呈斜坡状的边缘结构；
步骤4：通过对二氧化硅层或硅层进行热氧化处理，均匀形成一层栅氧层，并在该栅氧层上均匀淀积一层多晶硅层，通过刻蚀去除掉位于所述二氧化硅层或硅层的左、右两侧边缘结构之间的二氧化硅层或硅层部分、栅氧层部分以及多晶硅层部分，以形成一对栅极结构；
步骤5：通过淀积USG和BPSG绝缘层，刻蚀源孔与栅孔；
步骤6：通过淀积接触金属，并使源极、漏极的接触图形化，并使SiC表面各电极形成良好的欧姆接触；
步骤7：在电极金属表面沉积并形成表面保护层。
2.根据权利要求1所述的一种局部加厚栅介质的平面型分裂栅SiC MOSFET制造方法，其特征在于，在步骤3中，所述边缘结构的斜坡长度为300-1000 nm，斜坡仰角为10°～70°。
3.根据权利要求1所述的一种局部加厚栅介质的平面型分裂栅SiC MOSFET制造方法，其特征在于，在步骤4中，所述栅氧层的厚度为300Å～600Å，所述多晶硅层的厚度为3000Å～6000Å。
4.根据权利要求1所述的一种局部加厚栅介质的平面型分裂栅SiC MOSFET制造方法，其特征在于，在步骤4中，两个所述栅极结构相互独立对称布置，其之间的间距为500-1500nm。
5.一种局部加厚栅介质的平面型分裂栅SiC MOSFET器件，所述平面型分裂栅SiCMOSFET器件包括漏极金属、N+基材和N-漂移区，其特征在于，
所述N-漂移区的顶部左、右两侧分别对称设有高掺杂的P-base区，所述P-base区的顶面与所述N-漂移区的顶面齐平；
两所述P-base区中均设有一个N+区和一个P+区；
所述N-漂移区的顶面设有一对栅极结构，所述栅极结构包括二氧化硅层或硅层、通过对二氧化硅层或硅层热氧化形成的栅氧层和在栅氧层上淀积的多晶硅层。
6.根据权利要求5所述的一种局部加厚栅介质的平面型分裂栅SiC MOSFET器件，其特征在于，一个所述P-base区中的N+区和P+区分别对应与另一个所述P-base区中的N+区和P+区相互对称，且两个N+区位于两个P+区之间。
7.根据权利要求5所述的一种局部加厚栅介质的平面型分裂栅SiC MOSFET器件，其特征在于，所述二氧化硅层或硅层的左、右两侧呈斜坡状的边缘结构,所述边缘结构的斜坡长度为300-1000nm，斜坡仰角为10°～70°。
8.根据权利要求5所述的一种局部加厚栅介质的平面型分裂栅SiC MOSFET器件，其特征在于，所述栅氧层的厚度为300Å～600Å,所述多晶硅层的厚度为3000Å～6000Å。
9.根据权利要求5所述的一种局部加厚栅介质的平面型分裂栅SiC MOSFET器件，其特征在于，两个所述栅极结构相互独立对称布置，其之间的间距为500-1500nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410321254.7A CN117936570A (zh) | 2024-03-20 | 2024-03-20 | 局部加厚栅介质的平面型分裂栅SiC MOSFET器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410321254.7A CN117936570A (zh) | 2024-03-20 | 2024-03-20 | 局部加厚栅介质的平面型分裂栅SiC MOSFET器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117936570A true CN117936570A (zh) | 2024-04-26 |
Family
ID=90752407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410321254.7A Pending CN117936570A (zh) | 2024-03-20 | 2024-03-20 | 局部加厚栅介质的平面型分裂栅SiC MOSFET器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117936570A (zh) |
Citations (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048759A (en) * | 1998-02-11 | 2000-04-11 | Magepower Semiconductor Corporation | Gate/drain capacitance reduction for double gate-oxide DMOS without degrading avalanche breakdown |
| US20060043479A1 (en) * | 2004-09-02 | 2006-03-02 | Patrice Parris | Metal oxide semiconductor device including a shielding structure for low gate-drain capacitance |
| JP2010045084A (ja) * | 2008-08-11 | 2010-02-25 | Sharp Corp | 不揮発性半導体記憶装置 |
| US20100117164A1 (en) * | 2008-11-13 | 2010-05-13 | Wei-Chieh Lin | Semiconductor device with a low jfet region resistance |
| CN102029571A (zh) * | 2009-09-24 | 2011-04-27 | 贝达先进材料股份有限公司 | 研磨垫与其应用和其制造方法 |
| US20110237048A1 (en) * | 2009-12-02 | 2011-09-29 | Huajie Zhou | Method for manufacturing a full silicidation metal gate |
| CN202259306U (zh) * | 2011-08-06 | 2012-05-30 | 深圳市稳先微电子有限公司 | 一种低栅电容tgbt功率器件 |
| US20130200451A1 (en) * | 2012-02-02 | 2013-08-08 | Hamza Yilmaz | Nano mosfet with trench bottom oxide shielded and third dimensional p-body contact |
| CN103390645A (zh) * | 2012-05-08 | 2013-11-13 | 上海韦尔半导体股份有限公司 | 横向扩散金属氧化物半导体晶体管及其制作方法 |
| US20150162430A1 (en) * | 2013-12-09 | 2015-06-11 | Micrel, Inc | Planar vertical dmos transistor with a conductive spacer structure as gate |
| CN106711048A (zh) * | 2016-12-15 | 2017-05-24 | 北京时代民芯科技有限公司 | 一种小电容抗辐照vdmos芯片的制造方法 |
| CN108172622A (zh) * | 2018-01-30 | 2018-06-15 | 电子科技大学 | 功率半导体器件 |
| WO2018133224A1 (zh) * | 2017-01-19 | 2018-07-26 | 北京世纪金光半导体有限公司 | 一种斜面沟道的SiC MOSFET器件及其制备方法 |
| CN108598166A (zh) * | 2018-04-27 | 2018-09-28 | 电子科技大学 | 基于超结自隔离的耗尽型增强型集成功率器件及制造方法 |
| CN109037333A (zh) * | 2017-06-12 | 2018-12-18 | 中兴通讯股份有限公司 | 碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
| CN109713035A (zh) * | 2018-12-29 | 2019-05-03 | 上海擎茂微电子科技有限公司 | 一种平面栅双极型晶体管及其制作方法 |
| US20200259012A1 (en) * | 2019-02-13 | 2020-08-13 | LogiSIC Device Inc. | Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same |
| CN112802906A (zh) * | 2021-04-15 | 2021-05-14 | 成都蓉矽半导体有限公司 | 带浮栅的分离栅平面型mosfet器件 |
| CN114256355A (zh) * | 2021-12-31 | 2022-03-29 | 湖南大学 | 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 |
| CN114361242A (zh) * | 2022-03-14 | 2022-04-15 | 芯众享(成都)微电子有限公司 | 一种可调节阈值电压的平面型碳化硅mosfet及其制备方法 |
| CN114429908A (zh) * | 2022-01-28 | 2022-05-03 | 上海华虹宏力半导体制造有限公司 | 一种rfldmos器件及其制造方法 |
| CN115831751A (zh) * | 2022-11-25 | 2023-03-21 | 绍兴中芯集成电路制造股份有限公司 | 一种vdmos器件及其制造方法 |
| CN116053139A (zh) * | 2023-01-09 | 2023-05-02 | 深圳吉华微特电子有限公司 | 一种沟槽型双栅结构半导体器件制造方法 |
-
2024
- 2024-03-20 CN CN202410321254.7A patent/CN117936570A/zh active Pending
Patent Citations (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048759A (en) * | 1998-02-11 | 2000-04-11 | Magepower Semiconductor Corporation | Gate/drain capacitance reduction for double gate-oxide DMOS without degrading avalanche breakdown |
| US20060043479A1 (en) * | 2004-09-02 | 2006-03-02 | Patrice Parris | Metal oxide semiconductor device including a shielding structure for low gate-drain capacitance |
| JP2010045084A (ja) * | 2008-08-11 | 2010-02-25 | Sharp Corp | 不揮発性半導体記憶装置 |
| US20100117164A1 (en) * | 2008-11-13 | 2010-05-13 | Wei-Chieh Lin | Semiconductor device with a low jfet region resistance |
| CN102029571A (zh) * | 2009-09-24 | 2011-04-27 | 贝达先进材料股份有限公司 | 研磨垫与其应用和其制造方法 |
| US20110237048A1 (en) * | 2009-12-02 | 2011-09-29 | Huajie Zhou | Method for manufacturing a full silicidation metal gate |
| CN202259306U (zh) * | 2011-08-06 | 2012-05-30 | 深圳市稳先微电子有限公司 | 一种低栅电容tgbt功率器件 |
| US20130200451A1 (en) * | 2012-02-02 | 2013-08-08 | Hamza Yilmaz | Nano mosfet with trench bottom oxide shielded and third dimensional p-body contact |
| CN103390645A (zh) * | 2012-05-08 | 2013-11-13 | 上海韦尔半导体股份有限公司 | 横向扩散金属氧化物半导体晶体管及其制作方法 |
| US20150162430A1 (en) * | 2013-12-09 | 2015-06-11 | Micrel, Inc | Planar vertical dmos transistor with a conductive spacer structure as gate |
| CN106711048A (zh) * | 2016-12-15 | 2017-05-24 | 北京时代民芯科技有限公司 | 一种小电容抗辐照vdmos芯片的制造方法 |
| WO2018133224A1 (zh) * | 2017-01-19 | 2018-07-26 | 北京世纪金光半导体有限公司 | 一种斜面沟道的SiC MOSFET器件及其制备方法 |
| CN109037333A (zh) * | 2017-06-12 | 2018-12-18 | 中兴通讯股份有限公司 | 碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
| CN108172622A (zh) * | 2018-01-30 | 2018-06-15 | 电子科技大学 | 功率半导体器件 |
| CN108598166A (zh) * | 2018-04-27 | 2018-09-28 | 电子科技大学 | 基于超结自隔离的耗尽型增强型集成功率器件及制造方法 |
| CN109713035A (zh) * | 2018-12-29 | 2019-05-03 | 上海擎茂微电子科技有限公司 | 一种平面栅双极型晶体管及其制作方法 |
| US20200259012A1 (en) * | 2019-02-13 | 2020-08-13 | LogiSIC Device Inc. | Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same |
| CN112802906A (zh) * | 2021-04-15 | 2021-05-14 | 成都蓉矽半导体有限公司 | 带浮栅的分离栅平面型mosfet器件 |
| CN114256355A (zh) * | 2021-12-31 | 2022-03-29 | 湖南大学 | 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 |
| CN114429908A (zh) * | 2022-01-28 | 2022-05-03 | 上海华虹宏力半导体制造有限公司 | 一种rfldmos器件及其制造方法 |
| CN114361242A (zh) * | 2022-03-14 | 2022-04-15 | 芯众享(成都)微电子有限公司 | 一种可调节阈值电压的平面型碳化硅mosfet及其制备方法 |
| CN115831751A (zh) * | 2022-11-25 | 2023-03-21 | 绍兴中芯集成电路制造股份有限公司 | 一种vdmos器件及其制造方法 |
| CN116053139A (zh) * | 2023-01-09 | 2023-05-02 | 深圳吉华微特电子有限公司 | 一种沟槽型双栅结构半导体器件制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190027568A1 (en) | Silicon carbide mosfet device and method for manufacturing the same | |
| CN110473916B (zh) | 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法 | |
| US11342433B2 (en) | Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices | |
| CN106783851A (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| CN114744023A (zh) | 一种U型栅沟槽型SiC MOSFET的制造方法 | |
| CN110634950A (zh) | 氧化镓垂直结构半导体电子器件及其制作方法 | |
| CN115528117A (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN111129163A (zh) | 肖特基二极管及其制备方法 | |
| CN111986991B (zh) | 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件 | |
| CN117253917A (zh) | 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 | |
| CN114530504B (zh) | 一种高阈值电压SiC MOSFET器件及其制造方法 | |
| CN114628525B (zh) | 一种沟槽型SiC MOSFET器件及其制造方法 | |
| CN117936570A (zh) | 局部加厚栅介质的平面型分裂栅SiC MOSFET器件及其制造方法 | |
| CN113241381B (zh) | 一种高压槽栅mos器件及其制备方法 | |
| CN114256355A (zh) | 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 | |
| CN115376923A (zh) | 一种非对称沟槽型碳化硅mosfet的制造方法 | |
| RU2702405C1 (ru) | Полупроводниковое устройство | |
| CN106601795A (zh) | 一种沟槽式场效应晶体管及其制造方法 | |
| WO2021216408A1 (en) | Semiconductor power devices having gate dielectric layers with improved breakdown characteristics and methods of forming such devices | |
| CN111969055A (zh) | 一种GaN高电子迁移率晶体管结构及其制作方法 | |
| JP3916874B2 (ja) | 半導体装置 | |
| CN114093950B (zh) | 一种阶梯型sti辅助式场板的ldmos器件及其制造方法 | |
| US20240055475A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN115000016B (zh) | 一种提高电流能力的碳化硅mosfet的制造方法 | |
| CN218274606U (zh) | 一种提高电流能力的碳化硅mosfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |