CN110473916B - 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法 - Google Patents
一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法 Download PDFInfo
- Publication number
- CN110473916B CN110473916B CN201910879295.7A CN201910879295A CN110473916B CN 110473916 B CN110473916 B CN 110473916B CN 201910879295 A CN201910879295 A CN 201910879295A CN 110473916 B CN110473916 B CN 110473916B
- Authority
- CN
- China
- Prior art keywords
- region
- ion implantation
- silicon carbide
- mask layer
- mosfet device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 53
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000005468 ion implantation Methods 0.000 claims abstract description 104
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000001259 photo etching Methods 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005275 alloying Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000007774 longterm Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法。本发明通过先光刻p阱的第一离子注入掩膜层，并且进行p阱的离子注入形成p阱区，p阱的离子注入后，淀积源极接触n+区域的第二离子注入掩膜层并不经过光刻，直接回刻刻蚀掩膜，形成n+离子注入区域，离子注入形成源极接触n+区域，源极接触n+区域形成后再淀积源极接触p+区域的第三离子注入掩膜层，不经过光刻，直接回刻刻蚀掩膜，形成p+离子注入区域，离子注入形成源极接触p+区域，不仅实现了沟道区域的自对准工艺，同时也实现了P+区域的自对准工艺，减少了一次光刻，简化工艺，节约制造成本，同时提高了碳化硅MOSFET器件导通电阻的均匀性与长期可靠性。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法。
背景技术
碳化硅材料具有优良的物理和电学特性，以其宽的禁带宽度、高的热导率、大的饱和漂移速度和高的临界击穿电场等独特优点，成为制作高功率、高频、高压、耐高温、抗辐射器件的理想半导体材料，在军事和民事方面具有广阔的应用前景。碳化硅MOSFET器件则具有开关速度快、导通电阻小等优势，且在较小的漂移层厚度可以实现较高的击穿电压水平，减小功率开关模块的体积，降低能耗，在功率开关、转换器等应用领域中优势明显。
减小器件的沟道长度可以很好的提高碳化硅MOSFET器件的电流控制能力。光刻过程中的环境和人为因素对于形成比较短的沟道时的影响比较大，因此沟道长度在0.5μm以下时一般采用沟道自对准工艺。在碳化硅MOSFET器件制造过程中，一般利用多晶硅热氧化过程中侧面移动，实现源区自对准注入，形成自对准沟道，如图1所示。
然而多晶硅热氧化过程中侧面移动，实现源区自对准注入，形成自对准沟道，此法对多晶硅的热氧化工艺要求严格，且形成的沟道尺寸不能做到精确控制，同时没有考虑到p+区域的对准偏差问题。
发明内容
本发明的目的在于提供一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法，本发明通过先光刻p阱的第一离子注入掩膜层，并且进行p阱的离子注入形成p阱区，p阱的离子注入后，淀积源极接触n+区域的第二离子注入掩膜层并不经过光刻，直接回刻刻蚀掩膜，形成n+离子注入区域，离子注入形成源极接触n+区域，源极接触n+区域形成后再淀积源极接触p+区域的第三离子注入掩膜层，不经过光刻，直接回刻刻蚀掩膜，形成p+离子注入区域，离子注入形成源极接触p+区域，不仅实现了沟道区域的自对准工艺，同时也实现了P+区域的自对准工艺，减少了一次光刻，简化工艺，节约制造成本，同时提高了碳化硅MOSFET器件导通电阻的均匀性与长期可靠性，以解决上述背景技术中提出的问题。
为实现上述目的，本发明采用了如下技术方案：
一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法，包括如下步骤：
S1、选取碳化硅衬底和碳化硅外延层，对碳化硅衬底和碳化硅外延层进行清洗并且干燥；
S2、在碳化硅外延层表面上淀积一层第一离子注入掩膜层，并且光刻刻蚀出第一掩膜区域以及p阱注入区域；
S3、对p阱注入区域进行Al离子注入，形成p阱；
S4、淀积第二离子注入掩膜层，并且各向异性回刻形成第二离子注入区域，将第二离子注入区域中的第二离子注入掩膜层刻蚀干净，漏出碳化硅外延层的上表面，仅保留第一掩膜区域的侧壁部分形成第二掩膜区域；
S5、在第二离子注入区域进行N离子注入，形成源极接触n+区域；
S6、淀积第三离子注入掩膜层，并且各向异性回刻形成第三离子注入区域，将第三离子注入区域中的第三离子注入掩膜层刻蚀干净，漏出碳化硅外延层的上表面，仅保留第二掩膜区域的侧壁部分形成第三掩膜区域；
S7、在第三离子注入区域进行Al离子注入，形成源极接触p+区域；
S8、刻蚀去除碳化硅外延层上的第一掩膜区域、第二掩膜区域和第三掩膜区域；
S9、进行第一绝缘栅介质层和栅电极的沉积；
S10、对第一绝缘栅介质层和栅电极光刻刻蚀，形成开孔；
S11、进行第二绝缘栅介质层的沉积以及光刻、刻蚀，形成源极接触孔；
S12、进行源极金属的沉积、光刻刻蚀以及高温合金化，与源极接触n+区域和源极接触p+区域形成良好欧姆接触；
S13、进行背面漏极金属的沉积以及高温合金化，形成良好欧姆接触。
优选的，所述步骤S2中的第一离子注入掩膜层的材料是氧化硅、多晶硅、氮化硅中的一种或任意几种的组合，所述第一离子注入掩膜层的厚度为500-1500nm。
优选的，所述步骤S4中的第二离子注入掩膜层的厚度等于所需碳化硅MOSFET器件的沟道长度。
优选的，所述步骤S4中的第二离子注入掩膜层的材料是氧化硅、多晶硅、氮化硅中的一种或任意几种的组合，所述第二离子注入掩膜层的厚度为300-800nm。
优选的，所述步骤S6中的第三离子注入掩膜层的材料是氧化硅、多晶硅、氮化硅中的一种或任意几种的组合，所述第三离子注入掩膜层的厚度为500-1200nm。
优选的，所述步骤S7中的源极接触p+区域的注入深度高于源极接触n+区域而低于p阱。
优选的，所述步骤S9中的第一绝缘栅介质层是由热氧化工艺得到的氧化硅，并经过含氮气氛中的高温热处理，所述栅电极的材料是多晶硅。
优选的，所述步骤S9中的栅电极的材料是多晶硅。
优选的，所述步骤S11中的源极接触孔与步骤S10中的开孔共中心线。
优选的，所述步骤S13中的背面漏极金属的总厚度大于1μm，且所述背面漏极金属的金属材料为TiNiAg、VNiAg、TiNiAu、VNiAu中的一种或任意几种组合。
本发明的技术效果和优点：
本发明的碳化硅MOSFET器件的p+区域自对准工艺是通过先光刻p阱的第一离子注入掩膜层，并且进行p阱的离子注入形成p阱区，p阱的离子注入后，淀积源极接触n+区域的第二离子注入掩膜层并不经过光刻，直接回刻刻蚀掩膜，形成n+离子注入区域，离子注入形成源极接触n+区域，源极接触n+区域形成后再淀积源极接触p+区域的第三离子注入掩膜层，不经过光刻，直接回刻刻蚀掩膜，形成p+离子注入区域，离子注入形成源极接触p+区域，该制备方法不仅实现了沟道区域的自对准工艺，同时也实现了P+区域的自对准工艺，减少了一次光刻，简化工艺，节约制造成本，同时提高了碳化硅MOSFET器件导通电阻的均匀性与长期可靠性。
附图说明
图1为现有技术中碳化硅MOSFET器件沟道自对准工艺图；
图2-17为本发明的一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法的工艺过程的截面结构示意图。
图中：1、碳化硅衬底；2、碳化硅外延层；3、第一离子注入掩膜层；31、第一掩膜区域；32、p阱注入区域；4、第二离子注入掩膜层；41、第二掩膜区域；42、第二离子注入区域；5、第三离子注入掩膜层；51、第三掩膜区域；52、第三离子注入区域；6、p阱；7、源极接触n+区域；8、源极接触p+区域；9、第一绝缘栅介质层；90、开孔；10、栅电极；11、第二绝缘栅介质层；110、源极接触孔；12、源极金属；13、背面漏极金属。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了如图2-17所示的一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法，包括如下步骤：
一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法，包括如下步骤：
S1、如图2所示，选取碳化硅衬底1和碳化硅外延层2，对碳化硅衬底1和碳化硅外延层2进行清洗并且干燥；
S2、如图3所示，在碳化硅外延层2表面上淀积一层第一离子注入掩膜层3，第一离子注入掩膜层3的材料是氧化硅、多晶硅、氮化硅中的一种或任意几种的组合，第一离子注入掩膜层3的厚度为500-1500nm，并且光刻刻蚀出第一掩膜区域31以及p阱注入区域32；
S3、如图4所示，对p阱注入区域32进行Al离子注入，形成p阱6；
S4、如图5所示，淀积第二离子注入掩膜层4，第二离子注入掩膜层4的厚度等于所需碳化硅MOSFET器件的沟道长度，第二离子注入掩膜层4的材料是氧化硅、多晶硅、氮化硅中的一种或任意几种的组合，第二离子注入掩膜层4的厚度为300-800nm，并且各向异性回刻形成第二离子注入区域42，如图6所示，将第二离子注入区域42中的第二离子注入掩膜层4刻蚀干净，漏出碳化硅外延层2的上表面，仅保留第一掩膜区域31的侧壁部分形成第二掩膜区域41；
S5、如图7所示，在第二离子注入区域42进行N离子注入，形成源极接触n+区域7；
S6、如图8所示，淀积第三离子注入掩膜层5，第三离子注入掩膜层5的材料是氧化硅、多晶硅、氮化硅中的一种或任意几种的组合，第三离子注入掩膜层5的厚度为500-1200nm，并且各向异性回刻形成第三离子注入区域52，如图9所示，将第三离子注入区域52中的第三离子注入掩膜层5刻蚀干净，漏出碳化硅外延层2的上表面，仅保留第二掩膜区域41的侧壁部分形成第三掩膜区域51；
S7、如图10所示，在第三离子注入区域52进行Al离子注入，形成源极接触p+区域8，源极接触p+区域8的注入深度高于源极接触n+区域7而低于p阱6；
S8、如图11所示，刻蚀去除碳化硅外延层2上的第一掩膜区域31、第二掩膜区域41和第三掩膜区域51；
S9、如图12所示，进行第一绝缘栅介质层9和栅电极10的沉积，第一绝缘栅介质层9是由热氧化工艺得到的氧化硅，并经过含氮气氛中的高温热处理，栅电极10的材料是多晶硅；
S10、如图13所示，对第一绝缘栅介质层9和栅电极10光刻刻蚀，形成开孔90；
S11、如图14所示，进行第二绝缘栅介质层11的沉积以及光刻、刻蚀，如图15所示，形成源极接触孔110，源极接触孔110与开孔90共中心线；
S12、如图16所示，进行源极金属12的沉积、光刻刻蚀以及高温合金化，与源极接触n+区域7和源极接触p+区域8形成良好欧姆接触；
S13、如图17所示，进行背面漏极金属13的沉积以及高温合金化，背面漏极金属的总厚度大于1μm，且背面漏极金属的金属材料为TiNiAg、VNiAg、TiNiAu、VNiAu中的一种或任意几种组合，形成良好欧姆接触。
综上所述，本发明的碳化硅MOSFET器件的p+区域自对准工艺是通过先光刻p阱6的第一离子注入掩膜层3，并且进行p阱6的离子注入形成p阱区，p阱6的离子注入后，淀积源极接触n+区域7的第二离子注入掩膜层4并不经过光刻，直接回刻刻蚀掩膜，形成n+离子注入区域，离子注入形成源极接触n+区域7，源极接触n+区域7形成后再淀积源极接触p+区域8的第三离子注入掩膜层5，不经过光刻，直接回刻刻蚀掩膜，形成p+离子注入区域，离子注入形成源极接触p+区域8，该制备方法不仅实现了沟道区域的自对准工艺，同时也实现了P+区域的自对准工艺，减少了一次光刻，简化工艺，节约制造成本，同时提高了碳化硅MOSFET器件导通电阻的均匀性与长期可靠性。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法，其特征在于，包括如下步骤：
S1、选取碳化硅衬底和碳化硅外延层，对碳化硅衬底和碳化硅外延层进行清洗并且干燥；
S2、在碳化硅外延层表面上淀积一层第一离子注入掩膜层，并且光刻刻蚀出第一掩膜区域以及p阱注入区域；
S3、对p阱注入区域进行Al离子注入，形成p阱；
S4、淀积第二离子注入掩膜层，并且各向异性回刻形成第二离子注入区域，将第二离子注入区域中的第二离子注入掩膜层刻蚀干净，漏出碳化硅外延层的上表面，仅保留第一掩膜区域的侧壁部分形成第二掩膜区域；
S5、在第二离子注入区域进行N离子注入，形成源极接触n+区域；
S6、淀积第三离子注入掩膜层，并且各向异性回刻形成第三离子注入区域，将第三离子注入区域中的第三离子注入掩膜层刻蚀干净，漏出碳化硅外延层的上表面，仅保留第二掩膜区域的侧壁部分形成第三掩膜区域；
S7、在第三离子注入区域进行Al离子注入，形成源极接触p+区域；
S8、刻蚀去除碳化硅外延层上的第一掩膜区域、第二掩膜区域和第三掩膜区域；
S9、进行第一绝缘栅介质层和栅电极的沉积；
S10、对第一绝缘栅介质层和栅电极光刻刻蚀，形成开孔；
S11、进行第二绝缘栅介质层的沉积以及光刻、刻蚀，形成源极接触孔；
S12、进行源极金属的沉积、光刻刻蚀以及高温合金化，与源极接触n+区域和源极接触p+区域形成良好欧姆接触；
S13、进行背面漏极金属的沉积以及高温合金化，形成良好欧姆接触；
所述步骤S2中的第一离子注入掩膜层的材料是氧化硅、多晶硅、氮化硅中的一种或任意几种的组合，所述第一离子注入掩膜层的厚度为500-1500nm；
所述步骤S4中的第二离子注入掩膜层的厚度等于所需碳化硅MOSFET器件的沟道长度；
所述步骤S4中的第二离子注入掩膜层的材料是氧化硅、多晶硅、氮化硅中的一种或任意几种的组合，所述第二离子注入掩膜层的厚度为300-800nm。
2.根据权利要求1所述的一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法，其特征在于：所述步骤S6中的第三离子注入掩膜层的材料是氧化硅、多晶硅、氮化硅中的一种或任意几种的组合，所述第三离子注入掩膜层的厚度为500-1200nm。
3.根据权利要求1所述的一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法，其特征在于：所述步骤S7中的源极接触p+区域的注入深度高于源极接触n+区域而低于p阱。
4.根据权利要求1所述的一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法，其特征在于：所述步骤S9中的第一绝缘栅介质层是由热氧化工艺得到的氧化硅，并经过含氮气氛中的高温热处理。
5.根据权利要求1所述的一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法，其特征在于：所述步骤S9中的栅电极的材料是多晶硅。
6.根据权利要求1所述的一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法，其特征在于：所述步骤S11中的源极接触孔与步骤S10中的开孔共中心线。
7.根据权利要求1所述的一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法，其特征在于：所述步骤S13中的背面漏极金属的总厚度大于1μm，且所述背面漏极金属的金属材料为TiNiAg、VNiAg、TiNiAu、VNiAu中的一种或任意几种组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910879295.7A CN110473916B (zh) | 2019-09-18 | 2019-09-18 | 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910879295.7A CN110473916B (zh) | 2019-09-18 | 2019-09-18 | 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110473916A CN110473916A (zh) | 2019-11-19 |
| CN110473916B true CN110473916B (zh) | 2024-04-02 |
Family
ID=68516176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910879295.7A Active CN110473916B (zh) | 2019-09-18 | 2019-09-18 | 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110473916B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128745B (zh) * | 2019-12-04 | 2022-10-18 | 深圳第三代半导体研究院 | 一种SiC基MOS器件的制作方法 |
| CN111211172A (zh) * | 2020-01-03 | 2020-05-29 | 苏州锴威特半导体股份有限公司 | 一种短沟道碳化硅mosfet器件及其制造方法 |
| CN111653484B (zh) * | 2020-06-03 | 2023-12-15 | 深圳基本半导体有限公司 | 一种优化碳化硅mosfet自对准工艺的方法 |
| CN112563140B (zh) * | 2020-11-29 | 2022-08-16 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅mosfet器件jfet区自对准掺杂工艺 |
| CN113270482A (zh) * | 2021-05-20 | 2021-08-17 | 厦门市三安集成电路有限公司 | Mosfet器件的制备方法 |
| CN113284954B (zh) * | 2021-07-22 | 2021-09-24 | 成都蓉矽半导体有限公司 | 一种高沟道密度的碳化硅mosfet及其制备方法 |
| CN115101405A (zh) * | 2022-05-30 | 2022-09-23 | 深圳芯能半导体技术有限公司 | 一种具有自对准沟道的碳化硅mosfet器件制备方法 |
| CN115207129B (zh) * | 2022-09-09 | 2022-12-06 | 深圳芯能半导体技术有限公司 | 一种侧壁栅抗负压的双沟槽碳化硅mosfet及其制备方法 |
| CN117393438A (zh) * | 2023-12-11 | 2024-01-12 | 深圳市森国科科技股份有限公司 | 一种碳化硅半导体器件及制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427665A (zh) * | 2017-08-25 | 2019-03-05 | 比亚迪股份有限公司 | 半导体器件及其制备方法 |
| CN210778610U (zh) * | 2019-09-18 | 2020-06-16 | 深圳爱仕特科技有限公司 | 一种具有p+区域自对准工艺的碳化硅MOSFET器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3911585B2 (ja) * | 1999-05-18 | 2007-05-09 | 富士通株式会社 | 半導体装置およびその製造方法 |
| CN103151269B (zh) * | 2013-03-28 | 2015-08-12 | 北京大学 | 制备源漏准soi多栅结构器件的方法 |
| US10680067B2 (en) * | 2015-09-10 | 2020-06-09 | Institute of Microelectronics, Chinese Academy of Sciences | Silicon carbide MOSFET device and method for manufacturing the same |
-
2019
- 2019-09-18 CN CN201910879295.7A patent/CN110473916B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427665A (zh) * | 2017-08-25 | 2019-03-05 | 比亚迪股份有限公司 | 半导体器件及其制备方法 |
| CN210778610U (zh) * | 2019-09-18 | 2020-06-16 | 深圳爱仕特科技有限公司 | 一种具有p+区域自对准工艺的碳化硅MOSFET器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110473916A (zh) | 2019-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110473916B (zh) | 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法 | |
| JP5323359B2 (ja) | パワーｍｏｓデバイス | |
| US10680067B2 (en) | Silicon carbide MOSFET device and method for manufacturing the same | |
| TW200929379A (en) | MOS device with integrated schottky diode in active region contact trench | |
| US20190027568A1 (en) | Silicon carbide mosfet device and method for manufacturing the same | |
| CN105161539A (zh) | 碳化硅mosfet器件及其制作方法 | |
| CN103477439A (zh) | 半导体装置及其制造方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN105185831A (zh) | 一种沟道自对准的碳化硅mosfet结构及其制造方法 | |
| CN114496784B (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| CN114496783A (zh) | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 | |
| CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| CN210778610U (zh) | 一种具有p+区域自对准工艺的碳化硅MOSFET器件 | |
| CN103745996A (zh) | 带有部分绝缘埋层的横向功率器件及制作方法 | |
| EP4139966A1 (en) | Semiconductor power devices having gate dielectric layers with improved breakdown characteristics and methods of forming such devices | |
| CN117012836A (zh) | 一种纵向氧化镓mosfet器件及其制备方法 | |
| CN112713195B (zh) | 一种高压vdmos器件及其制备方法 | |
| CN114256355A (zh) | 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 | |
| CN116072712A (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN113628973A (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN113066866A (zh) | 碳化硅mosfet器件及其工艺方法 | |
| CN102339868B (zh) | 带反型隔离层结构的金属半导体场效应晶体管及制作方法 | |
| CN111755520B (zh) | 一种集成jbs的碳化硅umosfet器件 | |
| CN115188803B (zh) | 一种沟槽侧壁栅碳化硅mosfet及其制备方法 | |
| CN111755522B (zh) | 一种集成tjbs的碳化硅umosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |