CN114256355A - 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 - Google Patents
一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 Download PDFInfo
- Publication number
- CN114256355A CN114256355A CN202111674256.7A CN202111674256A CN114256355A CN 114256355 A CN114256355 A CN 114256355A CN 202111674256 A CN202111674256 A CN 202111674256A CN 114256355 A CN114256355 A CN 114256355A
- Authority
- CN
- China
- Prior art keywords
- region
- gate
- layer
- field plate
- sic mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title description 4
- 239000002184 metal Substances 0.000 claims abstract description 39
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 238000011049 filling Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 16
- 230000005684 electric field Effects 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 210000003850 cellular structure Anatomy 0.000 abstract description 3
- 230000003313 weakening effect Effects 0.000 abstract 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 26
- 229910010271 silicon carbide Inorganic materials 0.000 description 26
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体技术领域，具体涉及一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，元胞结构包括：漏极金属、N+衬底、N‑漂移区，N‑漂移区的顶部设有电流扩散层；N‑漂移区顶部设有P‑base区，P‑base区内还设有N+区和P+区，N+区以及P+区与源极金属相连；栅极结构包括多晶硅栅极与栅极氧化物、隔离填充层、绝缘层，所述栅极氧化物位于所述多晶硅栅极与源极金属、P‑base区、N+区、P+区和电流扩散层之间；电流扩散层通过栅极氧化物与源极金属相连；本发明在不削弱传统平面栅SiC MOSFET性能的情况下，改善了器件的高频品质优值(HF‑FOMs,High‑Frequency Figure‑of‑Merits)和动态工作性能。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法。
背景技术
SiC在禁带宽度、击穿电压、电子饱和漂移速度以及电子迁移率等方面具有显著性能优势，其中SiC MOSFET是目前发展最迅速的功率半导体器件之一，由于其优良的导电和开关特性，在中压和高压电力电子应用中正迅速取代硅IGBT。商用SiC MOSFET的发展趋势继续以提高功率密度和开关频率为目标。为了进一步提高开关频率和开关损耗，需要更小的反向传输电容和栅漏电荷，因为开关速度由栅极电容的充电和放电速度决定。
传统平面栅SiC MOSFET结构如图1所示，元胞中的栅极(7)为一个整体。当SiCMOSFET正向关断时，栅极附近电荷均匀分布，因此不会产生集中电场。但由于器件的JFET区域被栅极完全覆盖，导致栅漏之间会产生大量电荷，增大了器件的电容，特别是反向传输电容。为了解决上述问题，可以采用平面型分裂栅结构的SiC MOSFET，如图2所示。平面型分裂栅结构的SiC MOSFET正向关断时，电荷被吸引到两端负偏的栅极，电场集中在栅极底部终端，产生很高的集中电场。器件JFET区域上方的栅极面积大幅减小，栅漏之间电荷减小，器件的开关频率提高，开关损耗减小。同时由于栅极面积减小，正向导通时的积累区电阻会有所上升，并且栅极底部的强电场会导致器件的阻断电压下降，栅氧可靠性大大降低。
如何在不改变器件本身性能的同时提高器件的开关频率和降低开关损耗已成为行业内亟待解决的重大难题。
发明内容
本发明目的在于克服现有技术的不足解决上述问题，提供一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，能够改善器件的高频特性和开关特性，同时保证栅氧峰值电场降低，以及保证栅氧的长期可靠性。
为达到上述目的，本发明采用的技术方案如下：
一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，所述SiC MOSFET器件的元胞结构包括：漏极金属、N+衬底、N-漂移区，所述N-漂移区的顶部设有电流扩散层；
所述N-漂移区顶部设有P-base区，P-base区内还设有N+区和P+区，N+区以及P+区与源极金属相连；
所述栅极结构包括多晶硅栅极与栅极氧化物、隔离填充层、绝缘层，所述栅极氧化物位于所述多晶硅栅极与源极金属、P-base区、N+区、P+区和电流扩散层之间；
所述电流扩散层通过栅极氧化物与源极金属相连；
所述源极金属会调制电流扩散层顶部的电场，降低多晶硅栅极底部终端的峰值电场，位于P-base区之间的电流扩散层保证器件的导通电阻不增大。
进一步地，所述N-漂移区顶部两侧对称设有对称的P-base区，所述P-base区包括两个相互对称设有的N+区和P+区。
进一步地，所述N-漂移区上方具有栅极氧化物与两个对称设置的多晶硅栅极、隔离填充层和绝缘层，所述隔离填充层的中间由源极金属填充。
进一步地，所述隔离填充层为二氧化硅或氮化硅等致密的电气隔离层，隔离填充层单独形成，具有良好的致密性和绝缘性，保证源极金属场板绝缘的可靠性。
进一步地，所述多晶硅栅极采用与源极金属、电流扩散层不同的隔离填充层厚度以及与覆盖JFET区的长度改变多晶硅栅极终端的峰值电场。
基于一个总的发明构思，本发明的另一个目的在于提供上述具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件的制备方法，包括以下步骤：
步骤一、掩模光刻形成电流扩展层注入窗口；
步骤二、离子注入形成CSL层；
步骤三、掩模光刻形成P-base注入窗口；
步骤四、离子注入形成P-base层；
步骤五、掩模光刻形成N+注入窗口；
步骤六、离子注入形成N+层；
步骤七、掩模光刻形成P+注入窗口；
步骤八、离子注入形成P+层；
步骤九、利用高温退火激活注入离子形成高掺杂的电流扩散层、P-base区、N+区和P+区；
步骤十、通过热氧化形成栅氧，淀积多晶硅，刻蚀形成栅极结构；
步骤十一、通过淀积绝缘物，使绝缘层包住栅极多晶硅，并在N+区和P+区(7)上方的区域露出SiC表面；
步骤十二、采用高温退火形成欧姆接触；
步骤十三、通过淀积绝缘物，覆盖欧姆接触区域，并露出电流扩散层上方的SiC表面和多晶硅栅极内侧的Ploy Si表面；
步骤十四、通过单独工艺形成隔离填充层，欧姆接触区域开孔；
步骤十五、金属化，形成电极。
优选地，通过单独工艺在电流扩散层、多晶硅栅极与源极金属场板之间形成高可靠性的隔离填充层。
优选地，采用高温退火在SiC表面电极位置形成欧姆接触之前进行如下操作：图形化各个电极的接触，剥离光刻胶去除多余金属。
与现有技术相比，本发明通过分裂栅极的结构，使得器件栅极电荷和反向传输电容下降，大幅地改善开关特性，同时在JFET区域上方采用源极作为场板，避免栅极底部终端出现集中的强电场，再通过隔离填充物，保证源极金属场板绝缘的可靠性。同时引入高掺杂浓度的电流扩散层，优化器件的导通电阻。在不影响器件其他性能的情况下，提高了器件的高频特性和动态工作性能。
附图说明
图1为传统平面栅MOSFET的结构示意图；
图2为平面分裂栅MOSFET的结构示意图；
图3为具有源极场板的平面型分裂栅SiC MOSFET的结构示意图；
图4为栅极底部电场以及导通电流密度对比图；
图5为电荷特性对比图；
图6为电容特性对比图；
图7为开关波形图；
图8为工艺流程图。
具体实施方式
为了使本领域技术人员更好地理解本发明的技术方案，下面结合附图对本发明进行详细描述，本部分的描述仅是示范性和解释性，不应对本发明的保护范围有任何的限制作用。
本实施例的半导体器件以碳化硅MOSFET为例进行描述，但是本发明技术方案也同样适用于其他宽禁带半导体器件。
如图3所示，本实施例提供的一种具有源极场板的高可靠性平面型分裂栅SiCMOSFET器件，包括自下而上依次设置的漏极金属(1)、N+衬底(2)、N-漂移区(3)；所述N-漂移区(3)顶部设有电流扩散层(4)；所述电流扩散层(4)的两侧各设置一个P-base区(5)；所述P-base区(5)的表面设置有金属源极(12)；所述N-漂移区(3)与金属源极(12)之间设置有栅极结构；所述元胞结构两侧的P-base区(5)中具有N+区(6)；所述元胞结构栅极区(8)下方的P-base区(5)中有N+区(6)的外侧还具有P+区(7)；所述P+区(7)和N+区(6)的引出端均与金属源极(12)相连；
所述栅极结构包括多晶硅栅极(8)、栅氧(9)、隔离填充层(10)和绝缘层(11)，所述多晶硅栅极(8)与金属源极(12)、P-base区(5)、N+区(6)、电流扩散层(4)之间设置有栅氧(9)。所述隔离填充层(10)中间由源极金属(12)填充作为场板，所述源极金属(12)与电流扩散层(4)之间设置有隔离填充层(10)；
其中，所述隔离填充层(10)通过单独工艺形成，具有良好的致密性和绝缘性，保证源极金属(12)场板绝缘的可靠性；所述多晶硅栅极(8)覆盖JFET区域的长度以及与源极金属(12)场板部分之间的氧化层厚度采取不同的数值平衡栅氧底部终端峰值电场、器件的导通电阻和栅极电荷，从而获得最优的器件特性。
如图4-图8的实验结果所示。器件正向关断，栅极负偏时，源极金属(12)接地起到了场板的作用，使得JFET区上方的电荷类似普通平面栅SiC MOSFET均匀分布，降低了多晶硅栅极(8)底部终端的电场，同时高掺杂浓度的电流扩散层(4)保证器件的导通电阻不下降，如图4所示。同时由于源极接地，金属场板下方形成一个额外的耗尽电容，使得反向传输电容相比平面型分裂栅SiC MOSFET进一步减小，栅极电荷进一步下降，如图5和图6所示。因此，器件在保证栅氧可靠性和阻断电压，避免导通电阻增加的情况下，提高器件的开关频率，降低了开关损耗。器件的开关过程及开关损耗对比，如图7所示。
在具体实施中，SiC MOSFET栅极结构和源极金属场板、电流扩散层与P-base区的相对位置关系和数量比例根据实际需要在版图中进行不同设计。
一种具有源极场板的平面型分裂栅SiC MOSFET器件的制备方法，包括以下步骤：
晶圆准备：对晶圆进行检查、清洗、干燥；
先淀积掩膜层并通过多次光刻转移图形至晶圆上，再通过高能离子注入形成高掺杂的电流扩散层、P-base区、N+区和P+区，利用高温退火激活注入离子；
通过热氧化形成栅氧，之后通过刻蚀形成栅极结构，将栅极结构刻蚀成两部分；
再通过淀积工艺，淀积绝缘物，使绝缘层包住栅极多晶硅，并在除栅极多晶硅外侧氧化层以外的其他区域露出SiC表面；
淀积接触金属，并使源极、漏极的接触图形化，剥离光刻胶去除多余金属后，通过高温退火在SiC表面各电极位置形成欧姆接触；
通过淀积工艺，淀积绝缘物，使绝缘层覆盖欧姆接触区域，并露出电流扩散层上方的SiC表面以及栅极内侧的Ploy Si表面；
再通过单独工艺形成隔离填充层，欧姆接触区域开孔；
电极金属加厚和图形化，并采用PI胶进行表面保护。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本发明的方法及其核心思想。以上所述仅是本发明的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合；这些改进润饰、变化或组合，或未经改进将发明的构思和技术方案直接应用于其它场合的，均应视为本发明的保护范围。
Claims (8)
1.一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，其特征在于，所述SiCMOSFET器件的元胞结构包括：漏极金属(1)、N+衬底(2)、N-漂移区(3)，其特征在于，所述N-漂移区(3)的顶部设有电流扩散层(4)；
所述N-漂移区(3)顶部设有P-base区(5)，P-base区(5)内还设有N+区(6)和P+区(7)，N+区(6)以及P+区(7)与源极金属(12)相连；
所述栅极结构包括多晶硅栅极(8)与栅极氧化物(9)、隔离填充层(10)、绝缘层(11)，所述栅极氧化物(9)位于所述多晶硅栅极(8)与源极金属(12)、P-base区(5)、N+区(6)、P+区(7)和电流扩散层(4)之间；
所述电流扩散层(4)通过栅极氧化物(9)与源极金属(12)相连。
2.根据权利要求1所述的一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，其特征在于，所述N-漂移区(3)顶部两侧对称设有对称的P-base区(5)，所述P-base区(5)包括两个相互对称设有的N+区(6)和P+区(7)。
3.根据权利要求1或2中任意一项所述的一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，其特征在于，所述N-漂移区(3)上方具有栅极氧化物(9)与两个对称设置的多晶硅栅极(8)、隔离填充层(10)和绝缘层(11)，所述隔离填充层(10)的中间由源极金属(12)填充。
4.根据权利要求3所述的一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，其特征在于，所述隔离填充层(10)为二氧化硅或氮化硅等致密的电气隔离层，隔离填充层(10)单独形成，具有良好的致密性和绝缘性，保证源极金属场板(12)绝缘的可靠性。
5.根据权利要求3所述的一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，其特征在于，所述多晶硅栅极(8)采用与源极金属(12)、电流扩散层(4)不同的隔离填充层厚度以及与覆盖JFET区的长度改变多晶硅栅极(8)终端的峰值电场。
6.一种如权利要求1-2、4-5中任意一项所述的具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件的制备方法，其特征在于，包括以下步骤：
步骤一、掩模光刻形成电流扩展层注入窗口；
步骤二、离子注入形成CSL层；
步骤三、掩模光刻形成P-base注入窗口；
步骤四、离子注入形成P-base层；
步骤五、掩模光刻形成N+注入窗口；
步骤六、离子注入形成N+层；
步骤七、掩模光刻形成P+注入窗口；
步骤八、离子注入形成P+层；
步骤九、利用高温退火激活注入离子形成高掺杂的电流扩散层(4)、P-base区(5)、N+区(6)和P+区(7)；
步骤十、通过热氧化形成栅氧，淀积多晶硅，刻蚀形成栅极结构；
步骤十一、通过淀积绝缘物，使绝缘层包住栅极多晶硅，并在N+区(6)和P+区(7)上方的区域露出SiC表面；
步骤十二、采用高温退火形成欧姆接触；
步骤十三、通过淀积绝缘物，覆盖欧姆接触区域，并露出电流扩散层(4)上方的SiC表面和多晶硅栅极(8)内侧的Ploy Si表面；
步骤十四、通过单独工艺形成隔离填充层(10)，欧姆接触区域开孔；
步骤十五、金属化，形成电极。
7.根据权利要求6所述的一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件的制备方法，其特征在于，通过单独工艺在电流扩散层(4)、多晶硅栅极(8)与源极金属场板(12)之间形成致密性和电气隔离性能良好的隔离填充层(10)。
8.根据权利要求6所述的一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件的制备方法，其特征在于，采用高温退火在SiC表面电极位置形成欧姆接触之前进行如下操作：图形化各个电极的接触，剥离光刻胶去除多余金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111674256.7A CN114256355A (zh) | 2021-12-31 | 2021-12-31 | 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111674256.7A CN114256355A (zh) | 2021-12-31 | 2021-12-31 | 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114256355A true CN114256355A (zh) | 2022-03-29 |
Family
ID=80799013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111674256.7A Pending CN114256355A (zh) | 2021-12-31 | 2021-12-31 | 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114256355A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117936570A (zh) * | 2024-03-20 | 2024-04-26 | 芯众享(成都)微电子有限公司 | 局部加厚栅介质的平面型分裂栅SiC MOSFET器件及其制造方法 |
-
2021
- 2021-12-31 CN CN202111674256.7A patent/CN114256355A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117936570A (zh) * | 2024-03-20 | 2024-04-26 | 芯众享(成都)微电子有限公司 | 局部加厚栅介质的平面型分裂栅SiC MOSFET器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| JP3283262B2 (ja) | フローティングフィールドリングおよびフローティングフィールドプレートを有するシリコンカーバイドパワーｍｏｓｆｅｔ | |
| CN110473916B (zh) | 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法 | |
| JPH09246552A (ja) | 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法 | |
| US20220157989A1 (en) | Mosfet device with shielding region and manufacturing method thereof | |
| CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| CN107464837B (zh) | 一种超结功率器件 | |
| CN110600552B (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| CN111933716B (zh) | Ldmos晶体管及其制造方法 | |
| CN113410309A (zh) | 一种低比导通电阻的分立栅mosfet器件及其制造方法 | |
| CN114496784A (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| CN114256355A (zh) | 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 | |
| KR20000059529A (ko) | 고전압 소자 및 그 제조방법 | |
| CN116190438A (zh) | 一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法 | |
| CN112750911B (zh) | 一种三向电场可控的ldmos及其制备方法 | |
| CN115312601A (zh) | Mosfet器件及其制备方法 | |
| JP2023554134A (ja) | 炭化珪素パワーデバイスおよびその製造方法 | |
| CN114220860A (zh) | 一种高可靠性平面栅SiC MOSFET器件结构及其制备方法 | |
| JPH0548117A (ja) | 静電誘導半導体装置 | |
| CN113241381A (zh) | 一种新型的高压槽栅mos器件及其制备方法 | |
| CN112750912A (zh) | 一种高压碳化硅mos器件及其制备方法 | |
| CN113130635B (zh) | 一种i型栅的mos器件及其制备方法 | |
| CN116598347B (zh) | 具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法 | |
| KR100492981B1 (ko) | 래터럴 이중확산 모스 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |