CN116190438A - 一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法 - Google Patents

一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法 Download PDF

Info

Publication number
CN116190438A
CN116190438A CN202211100004.8A CN202211100004A CN116190438A CN 116190438 A CN116190438 A CN 116190438A CN 202211100004 A CN202211100004 A CN 202211100004A CN 116190438 A CN116190438 A CN 116190438A
Authority
CN
China
Prior art keywords
layer
type
algan
barrier layer
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211100004.8A
Other languages
English (en)
Inventor
赵东艳
王于波
陈燕宁
邵瑾
付振
段宝兴
刘芳
张鹏
胡毅
吴峰霞
马俊超
李明哲
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
Xidian University
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University, Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Core Kejian Technology Co Ltd filed Critical Xidian University
Priority to CN202211100004.8A priority Critical patent/CN116190438A/zh
Publication of CN116190438A publication Critical patent/CN116190438A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法;是解决场板技术应用到具有垂直型漂移区的器件中时,会出现垂直型漂移区容易受电荷不平衡的影响,从而影响到导通电流的问题;包括GaN材料的衬底;依次生长在衬底上方的N型漂移区、GaN沟道层和AlGaN势垒层,在AlGaN势垒层上表面形成的源区,源区内设置源极;在N型漂移区左右两侧形成相同数量的P型浮空埋层,在N型漂移区上部形成P型阻挡层;通过对N型漂移区、P型阻挡层、GaN沟道层和AlGaN势垒层中部贯通刻蚀形成多层台阶状介质沟槽,介质沟槽的每侧内壁上设置有多层台阶状的氧化层,在两侧氧化层之间淀积SIPOS场板;在SIPOS场板上方淀积多晶硅,设置在多晶硅上方的栅极和钝化层,两个源极共接。

Description

一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法
技术领域
本发明涉及AlGaN/GaN垂直型体场效应晶体管,具体涉及一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法。
背景技术
GaN(氮化镓)材料具有大的禁带宽度、高临界击穿电场和高电子饱和漂移速度等特点,因此其在大功率、高温以及高频的电力电子领域有非常广阔的应用前景;目前在GaN基晶体管中,AlGaN(铝镓氮)/GaN垂直型高电子迁移率晶体管是被广泛研究的对象之一;2001年,UmeshK在报告中成功制作并测试了第一个AlGaN/GaN垂直型器件,这是史上第一次成功制作GaN基垂直型器件,揭开了垂直型器件研究的新篇章,具有重要意义。
场板技术是一种常用的终端技术,广泛地应用于高压功率半导体器件中,通过场板技术可以有效改善器件中的电场分布,从而提高器件的击穿电压。
根据工艺的不同,场板可以分为金属场板和电阻场板;电阻场板一般采用半绝缘多晶硅(SIPOS)技术,这是因为电阻场板为非等势场板,即在场板上有均匀电势压降,从而在场板与器件表面之间具有均匀的电势差,因此会在漂移区上产生多数载流子积累,积累的电子可以降低器件的比导通电阻(Ron,sp),同时场板也会均匀漂移区电场分布,提高器件耐压值;但是当场板技术应用到具有垂直型漂移区的器件中时,会出现垂直型漂移区容易受电荷不平衡的影响,从而影响到导通电流。
为了解决垂直型漂移区容易受电荷不平衡的影响,提出了超结和半超结结构的器件,但是具有超结和半超结结构的器件存在成本过高,导通电流较小的问题。
发明内容
本发明的目的是解决场板技术应用到具有垂直型漂移区的器件中时,会出现垂直型漂移区容易受电荷不平衡的影响,从而影响到导通电流的问题,而提供了一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法。
本发明所采用的技术方案是:
一种AlGaN/GaN垂直型高电子迁移率晶体管,包括:
GaN材料的衬底;
衬底下端经离子注入形成的漏区;
设置在漏区下表面的漏极;
依次生长在衬底上方的N型漂移区、GaN沟道层和AlGaN势垒层;
其特殊之处在于,还包括:
在N型漂移区左右两侧经离子注入和退火,分别形成的N个相同数量的P型浮空埋层,以及在N型漂移区上部经掺杂形成的P型阻挡层,其中N≥1;左右两侧的P型浮空埋层对称设置;
通过对N型漂移区、P型阻挡层、GaN沟道层和AlGaN势垒层中部贯通刻蚀形成直达衬底的多层台阶状介质沟槽,且介质沟槽大径端位于上方,介质沟槽的每侧内壁上设置有多层台阶状的氧化层,在两侧氧化层之间淀积SIPOS场板;在SIPOS场板上方淀积多晶硅,在多晶硅上方依次设置栅极和钝化层;
介质沟槽的台阶位于两侧的N型漂移区之间、和/或两侧的GaN沟道层之间、和/或两侧的AlGaN势垒层之间;
通过离子注入在介质沟槽两侧的AlGaN势垒层上表面形成源区;
在每个源区内设置有源极,介质沟槽两侧的两个源极共接。
进一步地,N型漂移区的厚度为4μm~10μm;
P型浮空埋层的厚度为0.5μm~2μm;
P型阻挡层的厚度为0.5μm~1μm;
GaN沟道层的厚度为0.04μm~0.08μm;
AlGaN势垒层的厚度为0.01μm~0.05μm;
氧化层的厚度为0.05μm~0.5μm。
进一步地,SIPOS场板上端的中部设置有凹槽,在凹槽内自下而上淀积所述多晶硅。
进一步地,氧化层的台阶数与介质沟槽的台阶数相同,为2~5个。
进一步地,氧化层的台阶数与介质沟槽的台阶数相同,为2个。
进一步地,衬底的掺杂浓度为1×1017cm-3~1×1018cm-3
N型漂移区的掺杂浓度为1×1016cm-3~1×1017cm-3
P型浮空埋层的掺杂浓度为1×1016cm-3~1×1017cm-3
P型阻挡层的掺杂浓度为1×1017cm-3~1×1018cm-3
进一步地,AlGaN势垒层中,Al组分比例为15%~30%。
进一步地,SIPOS场板的掺氧比例为15%~35%;
SIPOS场板的电阻率为106Ω·cm~1012Ω·cm。
进一步地,漏区的掺杂浓度为1×1018cm-3~1×1019cm-3
本发明还提出上述一种AlGaN/GaN垂直型高电子迁移率晶体管的制作方法,其特殊之处在于,包括以下步骤:
1)在氮化镓材料N+衬底上生长氮化镓外延层作为N型漂移区;
2)分别在N型漂移区左、右两侧通过P型离子注入和退火,形成相互对称的至少一个P型浮空埋层;
3)在N型漂移区的上部通过P型离子注入和退火形成P型阻挡层;
4)在P型阻挡层上方自下而上依次生长GaN沟道层与AlGaN势垒层;
5)对N型漂移区、P型阻挡层、GaN沟道层以及AlGaN势垒层进行刻蚀,形成上下贯通,直达衬底的多层台阶状介质沟槽;
6)通过离子注入在介质沟槽两侧的AlGaN势垒层上表面形成源区;
7)在AlGaN势垒层上表面刻蚀接触孔,在接触孔内淀积金属并刻蚀形成源极,并将介质沟槽两侧的源极共接;
8)在介质沟槽两侧形成多层台阶状的氧化层;
9)在两侧氧化层之间淀积SIPOS场板;
10)在SIPOS场板上方淀积多晶硅,在多晶硅上表面淀积形成栅极;
11)在栅极上表面淀积钝化层;
12)衬底下表面通过离子注入形成漏区,漏区下方设置漏极。
本发明的有益效果是:
1、本发明利用P型离子注入和退火在N型漂移区内形成P型浮空埋层,通过刻蚀在N型漂移区、P型阻挡层、GaN沟道层和AlGaN势垒层之间形成多层台阶状介质沟槽,并在多层台阶状介质沟槽内淀积多层台阶状的氧化层和SIPOS场板,在晶体管关断时,氧化层和SIPOS场板在纵向电场变化不大的情况下,极大地提高了N型漂移区的横向电场,进一步优化N型漂移区中间的电场分布,因而大幅度提高了器件的击穿电压(BV),并且由于P型浮空埋层的存在,可以大幅度提高器件N型漂移区的掺杂浓度,使得器件导通时具有较低的导通损耗,从而提高了导通电流。
总的来说,基于P型浮空埋层和多层台阶状的SIPOS场板晶体管相比现有的垂直型GaN器件,在相同漂移区长度的情况下,具有更高的耐压和更低的导通损耗,其具有更好的性能。
2、本发明通过在左右两侧形成相同数量的P型浮空埋层,并且左右两侧的P型浮空埋层对称设置,保证介质沟槽左右两侧的N型漂移区上的导通损耗的一致性,从而保证了介质沟槽左右两侧的N型漂移区上导通电流的一致性。
3、本发明中,介质沟槽的台阶位于两侧的N型漂移区之间、和/或两侧的GaN沟道层之间、和/或两侧的AlGaN势垒层之间,从而可以在器件关闭时,均匀漂移区之间的横向电场分布。
4、本发明通过在SIPOS场板上端的中部设置凹槽,并在凹槽内部设置自下而上淀积多晶硅,可以通过多晶硅的侧壁感应电流,进一步降低导通损耗,提高导通电流。
5、本发明中,氧化层的台阶数与介质沟槽的台阶数相同,数量为2~5个,可进一步降低漂移区的电场峰值,同时2~5个台阶,也利于工艺的实现,降低制作复杂度。
附图说明
图1是本发明实施例的结构原理示意图;
图2是本发明与现有结构的导通电阻对比图;
图中,1、源极;2、氧化层;3、栅极;4、钝化层;5、AlGaN势垒层;6、GaN沟道层;7、P型阻挡层;8、N型漂移区;9、P型浮空埋层;10、多晶硅;11、SIPOS场板;12、衬底;13、漏极。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
如图1所示,本发明提出的一种AlGaN/GaN垂直型高电子迁移率晶体管,括:氮化镓材料的衬底12,衬底12掺杂浓度为1×1017cm-3~1×1018cm-3;在衬底12下部经掺杂形成漏区,漏区掺杂浓度为1×1018cm-3~1×1019cm-3,漏区下表面设置有漏极13。
在氮化镓材料N+衬底12上外延生长形成氮化镓材料的N型漂移区8,N型漂移区8厚度根据器件击穿电压要求确定,厚度范围为4μm~10μm,掺杂浓度为1×1016cm-3~1×1017cm-3
通过离子注入和退火在N型漂移区8两侧分别形成两个P型浮空埋层9,并且左右两侧的P型浮空埋层9对称设置,P型浮空埋层9的厚度为0.5μm~2μm;掺杂浓度为1×1016cm-3~1×1017cm-3
在N型漂移区8的上部通过P型离子注入和退火形成P型阻挡层7,P型阻挡层7的厚度为0.5μm~1μm,掺杂浓度根据器件击穿电压要求确定,范围为1×1017cm-3~1×1018cm-3
在N型漂移区8的上方依次生长GaN沟道层6和AlGaN势垒层5,GaN沟道层6的厚度为0.04μm~0.08μm;AlGaN势垒层5的厚度为0.01μm~0.05μm,AlGaN势垒层5中,Al组分比例为15%~30%。
在N型漂移区8、P型阻挡层7、GaN沟道层6和Al GaN势垒层5的中间区域进行深度递增的多次刻蚀,形成直达衬底12的阶梯型介质沟槽,阶梯型介质沟槽的径向尺寸依次减小,介质沟槽的阶梯数为2个,且均位于介质沟槽两侧的N型漂移区8之间,在两侧的介质沟槽表面生长阶梯数与介质沟槽阶梯数相同的氧化层2,氧化层2的厚度根据器件击穿电压要求确定,范围为0.05μm~0.5μm;
在两侧的氧化层2之间区域自下而上淀积SIPOS场板11,SIPOS场板11的两侧为阶梯型,SIPOS场板11的上端中部设置有凹槽;SIPOS场板11的掺氧比例和电阻率根据器件击穿电压确定,掺氧比例为15%~35%,电阻率为106Ω·cm~1012Ω·cm;
在凹槽内自下而上淀积多晶硅10,在多晶硅10上方自下而上依次淀积栅极3和钝化层4。
在介质沟槽两侧的AlGaN势垒层5上表面刻蚀接触孔,在接触孔内淀积金属并刻蚀形成源极1,并将介质沟槽两侧的源极1共接。
本发明提出的一种AlGaN/GaN垂直型高电子迁移率晶体管,具有槽栅结构,主要在N型漂移区8中间引入阶梯型氧化层2和SIPOS场板11,阶梯型SIPOS场板11上方与器件的栅电极连接,下方穿过整个漂移区与器件的衬底12连接;在N型漂移区8两侧进行P型掺杂,形成多个P型浮空埋层9。
器件在导通时,在氧化层2与N型漂移区8表面形成导电沟道,器件的正向比导通电阻(Ron,sp)大幅降低,单位面积的电流导通能力更强;
在器件关断时,利用阶梯型SIPOS场板11的电场调制作用,可优化内部电场,使电场分布更均匀,在浮空P型埋层周围的N型漂移区8内形成比较均衡的PN结结构,借助PN结的耐压原理,因此两者结合可大幅度提高器件的击穿电压(BV)。
结合以上优势,本发明具有更高的耐压和更低的导通损耗。
本发明还提出上述晶体管的制作方法,包括以下步骤:
1)在掺杂浓度为1×1017cm-3~1×1018cm-3的氮化镓材料N+衬底12上生长掺杂浓度为1×1016cm-3~1×1017cm-3、厚度为4μm~10μm氮化镓外延层作为N型漂移区8;
2)分别在N型漂移区8左、右两侧通过P型离子注入和退火,形成厚度为0.5μm~2μm、掺杂浓度为1×1016cm-3~1×1017cm-3且相互对称的四个P型浮空埋层9;
3)在N型漂移区8的上部通过P型离子注入和退火形成掺杂浓度为1×1017cm-3~1×1018cm-3、厚度为0.5μm~1μmP型阻挡层7;
4)在P型阻挡层7上方自下而上依次生长厚度为0.04μm~0.08μm的GaN沟道层6与厚度为0.01μm~0.05μm的AlGaN势垒层5;
5对N型漂移区8、P型阻挡层7、GaN沟道层6以及AlGaN势垒层5进行刻蚀,形成上下贯通,直达衬底12的两层台阶状介质沟槽;
6)通过离子注入在介质沟槽两侧的AlGaN势垒层5上表面形成源区;
7)在AlGaN势垒层5上表面刻蚀接触孔,在接触孔内淀积金属并刻蚀形成源极1,并将介质沟槽两侧的源极1共接;
8)在介质沟槽两侧形成多层台阶状的氧化层2;
9)在两侧氧化层2之间淀积掺氧比例为15%~35%、电阻率为106Ω·cm~1012Ω·cm的SIPOS场板11;
10)在SIPOS场板11的凹槽内淀积多晶硅10,在多晶硅10上表面淀积形成栅极3;
11)在栅极3上表面淀积钝化层4;
12)衬底12下表面通过离子注入形成掺杂浓度为1×1018cm-3~1×1019cm-3的漏区,漏区下方设置漏极13。
如图2所示,经ISE-TCAD仿真,本发明提出的新型器件的性能较之于传统AlGaN/GaN垂直型器件明显提升,两种器件具有相等的N型漂移区8长度7μm时,新型器件的阶梯个数为2个,漏区掺杂浓度为1×1018cm-3,P型浮空埋层9为2个,衬底12的掺杂浓度为1×1017cm-3,P型浮空埋层9的厚度为1μm,掺杂浓度为1×1016cm-3;N型漂移区8掺杂浓度为1.5×1016cm-3,厚度为7μm,P型阻挡层7的厚度为0.5μm,P型阻挡层7的掺杂浓度为3×1017cm-3;GaN沟道层6的厚度为0.04μm,AlGaN势垒层5的厚度为0.02μm,Al组分比例为15%;氧化层2厚度为0.05μm,SIPOS场板11电阻率为1010Ω·cm;如图所示,传统器件击穿电压仅为1253V左右,而新型器件的击穿电压在1928V,提高了约53.8%。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和替换,这些改进和替换的方案也落入本发明的保护范围。

Claims (10)

1.一种AlGaN/GaN垂直型高电子迁移率晶体管,包括:
GaN材料的衬底(12);
衬底(12)下端经离子注入形成的漏区;
设置在漏区下表面的漏极(13);
依次生长在衬底(12)上方的N型漂移区(8)、GaN沟道层(6)和AlGaN势垒层(5);
其特征在于,还包括:
在N型漂移区(8)左右两侧经离子注入和退火,分别形成的N个相同数量的P型浮空埋层(9),以及在N型漂移区(8)上部经掺杂形成的P型阻挡层(7),其中N≥1;左右两侧的P型浮空埋层(9)对称设置;
通过对N型漂移区(8)、P型阻挡层(7)、GaN沟道层(6)和AlGaN势垒层(5)中部贯通刻蚀形成直达衬底(12)的多层台阶状介质沟槽,且介质沟槽大径端位于上方,介质沟槽的每侧内壁上设置有多层台阶状的氧化层(2),在两侧氧化层(2)之间淀积SIPOS场板(11);在SIPOS场板(11)上方淀积多晶硅(10),在多晶硅(10)上方依次设置栅极(3)和钝化层(4);
介质沟槽的台阶位于两侧的N型漂移区(8)之间、和/或两侧的GaN沟道层(6)之间、和/或两侧的AlGaN势垒层(5)之间;
通过离子注入在介质沟槽两侧的AlGaN势垒层(5)上表面形成源区;在每个源区内设置有源极(1),介质沟槽两侧的两个源极(1)共接。
2.根据权利要求1所述的一种AlGaN/GaN垂直型高电子迁移率晶体管,其特征在于:
N型漂移区(8)的厚度为4μm~10μm;
P型浮空埋层(9)的厚度为0.5μm~2μm;
P型阻挡层(7)的厚度为0.5μm~1μm;
GaN沟道层(6)的厚度为0.04μm~0.08μm;
AlGaN势垒层(5)的厚度为0.01μm~0.05μm;
氧化层(2)的厚度为0.05μm~0.5μm。
3.根据权利要求2所述的一种AlGaN/GaN垂直型高电子迁移率晶体管,其特征在于:
SIPOS场板(11)上端的中部设置有凹槽,在凹槽内自下而上淀积所述多晶硅(10)。
4.根据权利要求3所述的一种AlGaN/GaN垂直型高电子迁移率晶体管,其特征在于:
氧化层(2)的台阶数与介质沟槽的台阶数相同,为2~5个。
5.根据权利要求4所述的一种AlGaN/GaN垂直型高电子迁移率晶体管,其特征在于:
氧化层(2)的台阶数与介质沟槽的台阶数相同,为2个。
6.根据权利要求1-5任一所述的一种AlGaN/GaN垂直型高电子迁移率晶体管,其特征在于:
衬底(12)的掺杂浓度为1×1017cm-3~1×1018cm-3
N型漂移区(8)的掺杂浓度为1×1016cm-3~1×1017cm-3
P型浮空埋层(9)的掺杂浓度为1×1016cm-3~1×1017cm-3
P型阻挡层(7)的掺杂浓度为1×1017cm-3~1×1018cm-3
7.根据权利要求6所述的一种AlGaN/GaN垂直型高电子迁移率晶体管,其特征在于:
AlGaN势垒层(5)中,Al组分比例为15%~30%。
8.根据权利要求7所述的一种AlGaN/GaN垂直型高电子迁移率晶体管,其特征在于:
SIPOS场板(11)的掺氧比例为15%~35%;
SIPOS场板(11)的电阻率为106Ω·cm~1012Ω·cm。
9.根据权利要求8所述的一种AlGaN/GaN垂直型高电子迁移率晶体管,其特征在于:
漏区的掺杂浓度为1×1018cm-3~1×1019cm-3
10.一种权利要求1-9任一所述的AlGaN/GaN垂直型高电子迁移率晶体管的制作方法,其特征在于,包括以下步骤:
1)在氮化镓材料N+衬底(12)上生长氮化镓外延层作为N型漂移区(8);
2)分别在N型漂移区(8)左、右两侧通过P型离子注入和退火,形成相互对称的至少一个P型浮空埋层(9);
3)在N型漂移区(8)的上部通过P型离子注入和退火形成P型阻挡层(7);
4)在P型阻挡层(7)上方自下而上依次生长GaN沟道层(6)与AlGaN势垒层(5);
5)对N型漂移区(8)、P型阻挡层(7)、GaN沟道层(6)以及AlGaN势垒层(5)进行刻蚀,形成上下贯通,直达衬底(12)的多层台阶状介质沟槽;
6)通过离子注入在介质沟槽两侧的AlGaN势垒层(5)上表面形成源区;
7)在AlGaN势垒层(5)上表面刻蚀接触孔,在接触孔内淀积金属并刻蚀形成源极(1),并将介质沟槽两侧的源极(1)共接;
8)在介质沟槽两侧形成多层台阶状的氧化层(2);
9)在两侧氧化层(2)之间淀积SIPOS场板(11);
10)在SIPOS场板(11)上方淀积多晶硅(10),在多晶硅(10)上表面淀积形成栅极(3);
11)在栅极(3)上表面淀积钝化层(4);
12)衬底(12)下表面通过离子注入形成漏区,漏区下方设置漏极(13)。
CN202211100004.8A 2022-09-07 2022-09-07 一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法 Pending CN116190438A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211100004.8A CN116190438A (zh) 2022-09-07 2022-09-07 一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211100004.8A CN116190438A (zh) 2022-09-07 2022-09-07 一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN116190438A true CN116190438A (zh) 2023-05-30

Family

ID=86447666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211100004.8A Pending CN116190438A (zh) 2022-09-07 2022-09-07 一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN116190438A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117650175A (zh) * 2024-01-30 2024-03-05 深圳市冠禹半导体有限公司 一种垂直型GaN HEMT半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117650175A (zh) * 2024-01-30 2024-03-05 深圳市冠禹半导体有限公司 一种垂直型GaN HEMT半导体器件及其制造方法
CN117650175B (zh) * 2024-01-30 2024-04-09 深圳市冠禹半导体有限公司 一种垂直型GaN HEMT半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
CN1695251A (zh) 具有伸入较深的以沟槽为基础的源电极的以沟槽为基础的交叉栅电极的垂直mosfet及其制造方法
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN111799322B (zh) 面向高频应用的双沟槽型SiC MOSFET结构及制造方法
US20050116284A1 (en) Semiconductor devices
JP2002100772A (ja) 電力用半導体装置及びその製造方法
CN112382658B (zh) 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法
CN104979404A (zh) 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管
CN114823872B (zh) 一种全隔离衬底耐压功率半导体器件及其制造方法
CN113424328A (zh) 具有非对称沟槽氧化物的碳化硅mosfet结构
US20170236930A1 (en) Vertical double-diffused metal-oxide semiconductor field-effect transistor and manufacturing method therefor
WO2022035839A1 (en) Mosfet with distributed doped p-shield zones under trenches
CN113658999B (zh) 具有无结终端技术功率半导体器件及制造方法和应用
US20220238698A1 (en) Mos-gated trench device using low mask count and simplified processing
CN116190438A (zh) 一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法
CN108336133B (zh) 一种碳化硅绝缘栅双极型晶体管及其制作方法
US11264475B2 (en) Semiconductor device having a gate electrode formed in a trench structure
US11430880B2 (en) Insulated gate bipolar transistor and method of manufacturing same
CN112018173A (zh) 一种半导体器件及其制作方法、家用电器
CN109585563B (zh) 一种具有钛酸锶膜的槽型横向耐压区
CN114664934B (zh) 一种含有场板的dmos晶体管及其制作方法
CN110212026A (zh) 超结mos器件结构及其制备方法
CN116053325A (zh) 一种高电阻场板屏蔽栅沟槽型场效应管器件及制造方法
US20210134989A1 (en) Semiconductor device and method of manufacturing thereof
CN115148826A (zh) 一种深沟槽碳化硅jfet结构的制作方法
CN114256355A (zh) 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination