CN112750912A - 一种高压碳化硅mos器件及其制备方法 - Google Patents
一种高压碳化硅mos器件及其制备方法 Download PDFInfo
- Publication number
- CN112750912A CN112750912A CN202110190185.7A CN202110190185A CN112750912A CN 112750912 A CN112750912 A CN 112750912A CN 202110190185 A CN202110190185 A CN 202110190185A CN 112750912 A CN112750912 A CN 112750912A
- Authority
- CN
- China
- Prior art keywords
- heavily doped
- type
- region
- type heavily
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 56
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000002253 acid Substances 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种高压碳化硅MOS器件及其制备方法，其包括：漏极形成在N型重掺杂衬底下表面，N型重掺杂衬底上设有N型轻掺杂缓冲区，N型轻掺杂缓冲区上设有两个不相邻的P型阱区，P型阱区上都设有P型重掺杂源区和N型重掺杂源区，P型重掺杂源区和N型重掺杂源区为横向相连接，N型重掺杂源区的侧边与P型阱区的边缘处设有一定距离，在N型轻掺杂缓冲区和P型阱区的上表面设有所述高K绝缘层，在高K绝缘层的上表面设有栅极多晶硅区，在栅极多晶硅区的上表面设有栅极电极，在P型重掺杂源区和N型重掺杂源区的上表面设有源极电极。该高压碳化硅MOS器件可以有效地实现功率器件的运行快和损耗低的性能，还可以在高频条件下提高开关速度。
Description
技术领域
本发明涉及半导体功率技术领域，具体涉及一种高压碳化硅MOS器件及其制备方法。
背景技术
功率MOS器件是一种电子开关，其开关状态受控于栅极电压，导通时由电子或空穴导电，其具有控制简单和开关快速的优点，因而被广泛应用于功率电子系统，主要包括开关电源和电机驱动等。击穿电压和比导通电阻为功率MOS的两个主要参数，其中随着功率器件的击穿电压的增大，其比导通电阻也急剧增加，对于高压MOS器件更加明显。传统的MOS器件采用硅材料为基底，对硅片进行MOS器件的制作，这种硅基MOS器件在高温条件下运行较慢、击穿电压低、比导通电阻大且损耗较高，这将影响高温条件下的电力电子设备的工作。
碳化硅SiC材料有着优异的电学性能，如较大的禁带宽度、较高的热导率、较高的电子饱和漂移速度以及较高的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。碳化硅半导体材料在电力领域中被广泛应用于制备大功率电子器件。目前，出现的传统的碳化硅MOS器件有着较低的击穿电压和较大的比导通电阻，这种碳化硅MOS功率器件在高温条件下运行较慢，且损耗较高，这将影响高温条件下的电力电子设备的工作。
针对上述问题，传统的MOS功率器件有以下不足：
(1)在高温条件下运行较慢；
(2)在高温条件下损耗较高；
(3)较低的击穿电压；
(4)较大的比导通电阻。
因此，亟待一种高压碳化硅MOS器件，可以解决高温条件下运行慢和损耗高的现象，以及提高击穿电压和降低比导通电阻。
发明内容
本发明所要解决的技术问题是：提供一种高压碳化硅MOS器件及其制备方法，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行MOS器件的制备，采用双N型沟道的MOS结构，可以有效地提高击穿电压和降低比导通电阻，进而实现功率器件的运行快和损耗低的性能，还可以在高频条件下提高开关速度。
为了解决上述技术问题，本发明的技术方案具体如下：
一种高压碳化硅MOS器件，包括：N型重掺杂衬底，N型轻掺杂缓冲区，P型阱区，P型重掺杂源区，N型重掺杂源区，高K绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极。
进一步地，所述漏极电极形成在所述N型重掺杂衬底的下表面，在所述N型重掺杂衬底上设有所述N型轻掺杂缓冲区，在所述N型轻掺杂缓冲区上设有两个不相邻的P型阱区，且所述P型阱区是以所述器件的中线对称，在所述P型阱区上都设有所述P型重掺杂源区和N型重掺杂源区，所述P型重掺杂源区和N型重掺杂源区为横向相连接，且所述P型重掺杂源区设在远离栅结构区的一侧，所述N型重掺杂源区设在接近栅结构区的一侧，所述N型重掺杂源区的侧边与所述P型阱区的边缘处设有间隔，所述N型轻掺杂缓冲区、P型阱区、P型重掺杂源区和N型重掺杂源区的上表面与所述衬底基片的上表面在同一水平面上，在所述N型轻掺杂缓冲区和P型阱区的上表面设有所述高K绝缘层，在所述高K绝缘层的上表面设有所述栅极多晶硅区，在所述栅极多晶硅区的上表面设有所述栅极电极，在所述P型重掺杂源区和N型重掺杂源区的上表面设有所述源极电极。
进一步地，所述N型重掺杂衬底的厚度小于所述N型轻掺杂缓冲区的厚度。
进一步地，所述P型阱区的厚度小于所述N型轻掺杂缓冲区的厚度。
进一步地，所述高K绝缘层为一种单质或者化合物的高K绝缘材料。
进一步地，所述源极电极、栅极电极和漏极电极的材料为铜材料或者铝材料。
进一步地，所述半导体衬底材料为半导体SiC基材料。
一种高压碳化硅MOS器件的制备方法，所述方法包括以下步骤：
S1、清洗、曝光：将SiC衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有所述N型重掺杂衬底定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂衬底定义；
S2、N型重掺杂衬底的形成：通过离子注入方式，在所述SiC衬底中形成所述N型重掺杂衬底；
S3、N型轻掺杂缓冲区的形成：通过离子注入方式，在所述SiC衬底中，且在所述N型重掺杂衬底的上表面形成所述N型轻掺杂缓冲区；
S4、P型阱区的定义：去除N型轻掺杂缓冲区定义的光刻胶，涂一层新的光刻胶，采用有所述P型阱区定义的掩膜版和激光器曝光，显影后形成所述P型阱区的定义；
S5、P型阱区的形成：通过离子注入方式，在所述N型轻掺杂缓冲区的上表面形成两个所述P型阱区，且所述P型阱区是以所述器件中线对称；
S6、N型重掺杂源区的定义，去除P型阱区定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂源区定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂源区的定义；
S7、N型重掺杂源区的形成：通过离子注入方式，在所述P型阱区的上表面形成所述N型重掺杂源区；
S8、P型重掺杂源区的定义：去除N型重掺杂源区定义的光刻胶，涂一层新的光刻胶，采用有所述P型重掺杂源区定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源区的定义；
S9、P型重掺杂源区的形成：通过离子注入方式，在所述P型阱区的上表面形成所述P型重掺杂源区；
S10、高K绝缘材料和多晶硅材料的沉积：去除所述P型重掺杂源区定义的光刻胶，在所述SiC基片上表面沉积所述高K绝缘材料，在所述高K绝缘材料上表面沉积多晶硅材料；
S11、栅结构区的定义：涂一层新的光刻胶，采用有所述栅结构区定义的掩膜版和激光器曝光，显影后形成所述栅结构区的定义；
S12、栅极多晶硅的形成：采用液态酸或者刻蚀气体去蚀刻多晶硅层，形成栅极多晶硅；
S13、栅极高K绝缘层的形成：采用液态酸或者刻蚀气体去蚀刻高K绝缘层，形成栅极高K绝缘层；
S14、电极的形成：去除所述栅结构区定义的光刻胶，对具有栅结构的SiC基片进行源极、漏极和栅极的金属沉积，形成源极电极、漏极电极和栅极电极。
有益效果
本发明专利为一种高压碳化硅MOS器件及其制备方法，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行MOS器件的制备，采用双N型沟道的MOS结构，可以有效地提高击穿电压和降低比导通电阻，进而实现功率器件的运行快和损耗低的性能，还可以在高频条件下提高开关速度。该高压碳化硅MOS器件可以广泛的应用于电力电子产品中。
附图说明
图1为本发明一种高压碳化硅MOS器件的结构示意图。
附图标号：1、N型重掺杂衬底；2、N型轻掺杂缓冲区；3、P型阱区；4、P型重掺杂源区；5、N型重掺杂源区；6、高K绝缘层；7、栅极多晶硅区；S、源极电极；D、漏极电极；G、栅极电极。
图2为本发明一种高压碳化硅MOS器件的制备流程图。
图3为本发明一种高压碳化硅MOS器件的I-V关系图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1所示，图1为本发明高压碳化硅MOS器件的结构示意图。
本发明提供的一种高压碳化硅MOS器件，包括：N型重掺杂衬底1，N型轻掺杂缓冲区2，P型阱区3，P型重掺杂源区4，N型重掺杂源区5，高K绝缘层6，栅极多晶硅区7，栅极电极G，源极电极S和漏极电极D；其中所述漏极电极D形成在所述N型重掺杂衬底1的下表面，所述衬底材料为半导体SiC基材料，在所述N型重掺杂衬底1上设有所述N型轻掺杂缓冲区2，且所述N型重掺杂衬底1的厚度小于所述N型轻掺杂缓冲区2的厚度，在所述N型轻掺杂缓冲区2上设有两个不相邻的P型阱区3，且所述P型阱区3是以所述器件的中线对称，且所述P型阱区3的厚度小于所述N型轻掺杂缓冲区2的厚度，在所述P型阱区3上都设有所述P型重掺杂源区4和N型重掺杂源区5，所述P型重掺杂源区4和N型重掺杂源区5为横向相连接，且所述P型重掺杂源区4设在远离栅结构区的一侧，所述N型重掺杂源区5设在接近栅结构区的一侧，所述N型重掺杂源区5的侧边与所述P型阱区3的边缘处设有一定距离，所述N型轻掺杂缓冲区2、P型阱区3、P型重掺杂源区4和N型重掺杂源区5的上表面与所述衬底基片的上表面在同一水平面上，在所述N型轻掺杂缓冲区2和P型阱区3的上表面设有所述高K绝缘层6，在所述高K绝缘层6的上表面设有所述栅极多晶硅区7，在所述栅极多晶硅区7的上表面设有所述栅极电极G，在所述P型重掺杂源区4和N型重掺杂源区5的上表面设有所述源极电极S，所述源极电极S、栅极电极G和漏极电极D的材料为铜材料或者铝材料。
实施例一
所述N型轻掺杂缓冲区2的厚度为125μm，N型轻掺杂缓冲区2的掺杂浓度为5×1014cm-3，所述P型阱区3的厚度为2.1μm，所述两个P型阱区3之间的距离为3μm，所述P型阱区3上的每个沟道区的宽度为1μm，且其载流子迁移率为7.5cm2/Vs，所述高K绝缘层6的厚度为50nm；所述栅极多晶硅区7的厚度为1μm，且其宽度为5μm。
参阅图2，一种高压碳化硅MOS器件的制备方法，所述方法包括以下步骤：
S1、清洗、曝光：将SiC衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有所述N型重掺杂衬底1定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂衬底1定义；
S2、N型重掺杂衬底1的形成：通过离子注入方式，在所述SiC衬底中形成所述N型重掺杂衬底1；
S3、N型轻掺杂缓冲区2的形成：通过离子注入方式，在所述SiC衬底中，且在所述N型重掺杂衬底1的上表面形成所述N型轻掺杂缓冲区2；
S4、P型阱区3的定义：去除N型轻掺杂缓冲区2定义的光刻胶，涂一层新的光刻胶，采用有所述P型阱区3定义的掩膜版和激光器曝光，显影后形成所述P型阱区3的定义；
S5、P型阱区3的形成：通过离子注入方式，在所述N型轻掺杂缓冲区2的上表面形成两个所述P型阱区3，且所述P型阱区3是以所述器件中线对称；
S6、N型重掺杂源区5的定义，去除P型阱区3定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂源区5定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂源区5的定义；
S7、N型重掺杂源区5的形成：通过离子注入方式，在所述P型阱区3的上表面形成所述N型重掺杂源区5；
S8、P型重掺杂源区4的定义：去除N型重掺杂源区定义5的光刻胶，涂一层新的光刻胶，采用有所述P型重掺杂源区4定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源区4的定义；
S9、P型重掺杂源区4的形成：通过离子注入方式，在所述P型阱区3的上表面形成所述P型重掺杂源区4；
S10、高K绝缘材料和多晶硅材料的沉积：去除所述P型重掺杂源区4定义的光刻胶，在所述SiC基片上表面沉积所述高K绝缘材料，在所述高K绝缘材料上表面沉积多晶硅材料；
S11、栅结构区的定义：涂一层新的光刻胶，采用有所述栅结构区定义的掩膜版和激光器曝光，显影后形成所述栅结构区的定义；
S12、栅极多晶硅7的形成：采用液态酸或者刻蚀气体去蚀刻多晶硅层，形成栅极多晶硅7；
S13、栅极高K绝缘层6的形成：采用液态酸或者刻蚀气体去蚀刻高K绝缘层，形成栅极高K绝缘层6；
S14、电极的形成：去除所述栅结构区定义的光刻胶，对具有栅结构的SiC基片进行源极、漏极和栅极的金属沉积，形成源极电极、漏极电极和栅极电极。
基于实施例一，在常温条件下，对所述高压碳化硅MOS器件进行性能测试，所述高压碳化硅MOS器件的耐压值为13.2KV，参阅图3，在有效面积为4.5mm2的条件下，所述高压碳化硅MOS器件的导通电阻为230mΩ·cm2。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (7)
1.一种高压碳化硅MOS器件，其特征在于，包括：N型重掺杂衬底，N型轻掺杂缓冲区，P型阱区，P型重掺杂源区，N型重掺杂源区，高K绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极；
其中所述漏极电极形成在所述N型重掺杂衬底的下表面，在所述N型重掺杂衬底上设有所述N型轻掺杂缓冲区，在所述N型轻掺杂缓冲区上设有两个不相邻的P型阱区，且所述P型阱区是以所述器件的中线对称，在所述P型阱区上都设有所述P型重掺杂源区和N型重掺杂源区，所述P型重掺杂源区和N型重掺杂源区为横向相连接，且所述P型重掺杂源区设在远离栅结构区的一侧，所述N型重掺杂源区设在接近栅结构区的一侧，所述N型重掺杂源区的侧边与所述P型阱区的边缘处设有间隔，所述N型轻掺杂缓冲区、P型阱区、P型重掺杂源区和N型重掺杂源区的上表面与所述衬底基片的上表面在同一水平面上，在所述N型轻掺杂缓冲区和P型阱区的上表面设有所述高K绝缘层，在所述高K绝缘层的上表面设有所述栅极多晶硅区，在所述栅极多晶硅区的上表面设有所述栅极电极，在所述P型重掺杂源区和N型重掺杂源区的上表面设有所述源极电极。
2.根据权利要求1所述的一种高压碳化硅MOS器件，其特征在于，所述N型重掺杂衬底的厚度小于所述N型轻掺杂缓冲区的厚度。
3.根据权利要求1所述的一种高压碳化硅MOS器件，其特征在于，所述P型阱区的厚度小于所述N型轻掺杂缓冲区的厚度。
4.根据权利要求1所述的一种高压碳化硅MOS器件，其特征在于，所述高K绝缘层为一种单质或者化合物的高K绝缘材料。
5.根据权利要求1所述的一种高压碳化硅MOS器件，其特征在于，所述源极电极、栅极电极和漏极电极的材料为铜材料或者铝材料。
6.根据权利要求1所述的一种高压碳化硅MOS器件，其特征在于，所述衬底材料为半导体SiC基材料。
7.一种高压碳化硅MOS器件的制备方法，其特征在于，所述方法包括以下步骤：
S1、清洗、曝光：将SiC衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有所述N型重掺杂衬底定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂衬底定义；
S2、N型重掺杂衬底的形成：通过离子注入方式，在所述SiC衬底中形成所述N型重掺杂衬底；
S3、N型轻掺杂缓冲区的形成：通过离子注入方式，在所述SiC衬底中，且在所述N型重掺杂衬底的上表面形成所述N型轻掺杂缓冲区；
S4、P型阱区的定义：去除N型轻掺杂缓冲区定义的光刻胶，涂一层新的光刻胶，采用有所述P型阱区定义的掩膜版和激光器曝光，显影后形成所述P型阱区的定义；
S5、P型阱区的形成：通过离子注入方式，在所述N型轻掺杂缓冲区的上表面形成两个所述P型阱区，且所述P型阱区是以所述器件中线对称；
S6、N型重掺杂源区的定义，去除P型阱区定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂源区定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂源区的定义；
S7、N型重掺杂源区的形成：通过离子注入方式，在所述P型阱区的上表面形成所述N型重掺杂源区；
S8、P型重掺杂源区的定义：去除N型重掺杂源区定义的光刻胶，涂一层新的光刻胶，采用有所述P型重掺杂源区定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源区的定义；
S9、P型重掺杂源区的形成：通过离子注入方式，在所述P型阱区的上表面形成所述P型重掺杂源区；
S10、高K绝缘材料和多晶硅材料的沉积：去除所述P型重掺杂源区定义的光刻胶，在所述SiC基片上表面沉积所述高K绝缘材料，在所述高K绝缘材料上表面沉积多晶硅材料；
S11、栅结构区的定义：涂一层新的光刻胶，采用有所述栅结构区定义的掩膜版和激光器曝光，显影后形成所述栅结构区的定义；
S12、栅极多晶硅的形成：采用液态酸或者刻蚀气体去蚀刻多晶硅层，形成栅极多晶硅；
S13、栅极高K绝缘层的形成：采用液态酸或者刻蚀气体去蚀刻高K绝缘层，形成栅极高K绝缘层；
S14、电极的形成：去除所述栅结构区定义的光刻胶，对具有栅结构的SiC基片进行源极、漏极和栅极的金属沉积，形成源极电极、漏极电极和栅极电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110190185.7A CN112750912A (zh) | 2021-02-18 | 2021-02-18 | 一种高压碳化硅mos器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110190185.7A CN112750912A (zh) | 2021-02-18 | 2021-02-18 | 一种高压碳化硅mos器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112750912A true CN112750912A (zh) | 2021-05-04 |
Family
ID=75651461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110190185.7A Pending CN112750912A (zh) | 2021-02-18 | 2021-02-18 | 一种高压碳化硅mos器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112750912A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257666A (zh) * | 2021-05-19 | 2021-08-13 | 江苏中科汉韵半导体有限公司 | 适用于碳化硅半导体器件的掺杂方法 |
| CN113471275A (zh) * | 2021-06-23 | 2021-10-01 | 长江存储科技有限责任公司 | 半导体器件及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681256A (zh) * | 2013-08-27 | 2014-03-26 | 厦门天睿电子有限公司 | 一种新型碳化硅mosfet器件及其制作方法 |
| CN105161539A (zh) * | 2015-09-10 | 2015-12-16 | 中国科学院微电子研究所 | 碳化硅mosfet器件及其制作方法 |
| CN109585564A (zh) * | 2018-12-26 | 2019-04-05 | 芜湖启迪半导体有限公司 | 一种碳化硅mosfet器件及其制备方法 |
| CN110473911A (zh) * | 2019-09-06 | 2019-11-19 | 芜湖启迪半导体有限公司 | 一种SiC MOSFET器件及其制作方法 |
| CN111129155A (zh) * | 2019-12-25 | 2020-05-08 | 重庆伟特森电子科技有限公司 | 一种低栅漏电容碳化硅di-mosfet制备方法 |
| CN111326584A (zh) * | 2018-12-14 | 2020-06-23 | 比亚迪股份有限公司 | 碳化硅mosfet及其制备方法 |
-
2021
- 2021-02-18 CN CN202110190185.7A patent/CN112750912A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681256A (zh) * | 2013-08-27 | 2014-03-26 | 厦门天睿电子有限公司 | 一种新型碳化硅mosfet器件及其制作方法 |
| CN105161539A (zh) * | 2015-09-10 | 2015-12-16 | 中国科学院微电子研究所 | 碳化硅mosfet器件及其制作方法 |
| CN111326584A (zh) * | 2018-12-14 | 2020-06-23 | 比亚迪股份有限公司 | 碳化硅mosfet及其制备方法 |
| CN109585564A (zh) * | 2018-12-26 | 2019-04-05 | 芜湖启迪半导体有限公司 | 一种碳化硅mosfet器件及其制备方法 |
| CN110473911A (zh) * | 2019-09-06 | 2019-11-19 | 芜湖启迪半导体有限公司 | 一种SiC MOSFET器件及其制作方法 |
| CN111129155A (zh) * | 2019-12-25 | 2020-05-08 | 重庆伟特森电子科技有限公司 | 一种低栅漏电容碳化硅di-mosfet制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257666A (zh) * | 2021-05-19 | 2021-08-13 | 江苏中科汉韵半导体有限公司 | 适用于碳化硅半导体器件的掺杂方法 |
| CN113471275A (zh) * | 2021-06-23 | 2021-10-01 | 长江存储科技有限责任公司 | 半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107464837B (zh) | 一种超结功率器件 | |
| KR20210115016A (ko) | 트렌치 전계효과 트랜지스터 구조 및 그 제조 방법 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN112750912A (zh) | 一种高压碳化硅mos器件及其制备方法 | |
| CN114256355A (zh) | 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 | |
| CN112466936A (zh) | 一种高压igbt器件及其制备方法 | |
| CN112713195B (zh) | 一种高压vdmos器件及其制备方法 | |
| CN113241381B (zh) | 一种高压槽栅mos器件及其制备方法 | |
| EP3637474A1 (en) | Silicon carbide switch device and manufacturing method therefor | |
| CN116598347B (zh) | 具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法 | |
| CN116364762A (zh) | 双沟槽型mosfet器件及其制造方法 | |
| CN116504841A (zh) | 一种高可靠性碳化硅mosfet器件及其形成方法 | |
| CN112838131B (zh) | 基于碳化硅平面型mos结构的肖特基二极管 | |
| CN113130635B (zh) | 一种i型栅的mos器件及其制备方法 | |
| CN210073861U (zh) | 一种具有高开关速度的平面栅器件结构 | |
| CN112928166A (zh) | 一种新型的槽栅型mos器件及其制备方法 | |
| CN214176043U (zh) | 一种基于sic的高压mos器件 | |
| JP2017168681A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN111509037A (zh) | 一种带有槽型jfet的碳化硅mos器件及其制备工艺 | |
| CN111969055A (zh) | 一种GaN高电子迁移率晶体管结构及其制作方法 | |
| TWI817719B (zh) | 半導體結構及其形成方法 | |
| CN115020478B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN113594230B (zh) | 垂直结构的金刚石深耗尽型场效应晶体管及制备方法 | |
| CN103839803B (zh) | 一种平面型igbt结构的制备方法 | |
| CN214203695U (zh) | 一种基于sic的高压vdmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210504 |
|
| RJ01 | Rejection of invention patent application after publication |