CN214176043U - 一种基于sic的高压mos器件 - Google Patents
一种基于sic的高压mos器件 Download PDFInfo
- Publication number
- CN214176043U CN214176043U CN202120378296.6U CN202120378296U CN214176043U CN 214176043 U CN214176043 U CN 214176043U CN 202120378296 U CN202120378296 U CN 202120378296U CN 214176043 U CN214176043 U CN 214176043U
- Authority
- CN
- China
- Prior art keywords
- type
- region
- heavily doped
- source region
- type heavily
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型公开了一种基于SIC的高压MOS器件，其包括：漏极形成在N型重掺杂衬底下表面，N型重掺杂衬底上设有N型轻掺杂缓冲区，N型轻掺杂缓冲区上设有两个不相邻的P型阱区，P型阱区上都设有P型重掺杂源区和N型重掺杂源区，P型重掺杂源区和N型重掺杂源区为横向相连接，N型重掺杂源区的侧边与P型阱区的边缘处设有一定距离，在N型轻掺杂缓冲区和P型阱区的上表面设有所述高K绝缘层，在高K绝缘层的上表面设有栅极多晶硅区，在栅极多晶硅区的上表面设有栅极电极，在P型重掺杂源区和N型重掺杂源区的上表面设有源极电极。该高压碳化硅MOS器件可以有效地实现功率器件的运行快和损耗低的性能，还可以在高频条件下提高开关速度。
Description
技术领域
本实用新型涉及半导体功率技术领域，具体涉及一种基于SIC的高压MOS器件。
背景技术
功率MOS器件是一种电子开关，其开关状态受控于栅极电压，导通时由电子或空穴导电，其具有控制简单和开关快速的优点，因而被广泛应用于功率电子系统，主要包括开关电源和电机驱动等。击穿电压和比导通电阻为功率MOS的两个主要参数，其中随着功率器件的击穿电压的增大，其比导通电阻也急剧增加，对于高压MOS器件更加明显。传统的MOS器件采用硅材料为基底，对硅片进行MOS器件的制作，这种硅基MOS器件在高温条件下运行较慢、击穿电压低、比导通电阻大且损耗较高，这将影响高温条件下的电力电子设备的工作。
碳化硅SiC材料有着优异的电学性能，如较大的禁带宽度、较高的热导率、较高的电子饱和漂移速度以及较高的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。碳化硅半导体材料在电力领域中被广泛应用于制备大功率电子器件。目前，出现的传统的碳化硅MOS器件有着较低的击穿电压和较大的比导通电阻，这种碳化硅MOS功率器件在高温条件下运行较慢，且损耗较高，这将影响高温条件下的电力电子设备的工作。
针对上述问题，传统的MOS功率器件有以下不足：
(1)在高温条件下运行较慢；
(2)在高温条件下损耗较高；
(3)较低的击穿电压；
(4)较大的比导通电阻。
因此，亟待一种基于SIC的高压MOS器件，可以解决高温条件下运行慢和损耗高的现象，以及提高击穿电压和降低比导通电阻。
实用新型内容
本实用新型所要解决的技术问题是：提供一种基于SIC的高压MOS器件，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行MOS器件的制备，采用双N型沟道的MOS结构，可以有效地提高击穿电压和降低比导通电阻，进而实现功率器件的运行快和损耗低的性能，还可以在高频条件下提高开关速度。
为了解决上述技术问题，本实用新型的技术方案具体如下：
一种基于SIC的高压MOS器件，包括：N型重掺杂衬底，N型轻掺杂缓冲区，P型阱区，P型重掺杂源区，N型重掺杂源区，高K绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极。
进一步地，所述漏极电极形成在所述N型重掺杂衬底的下表面，在所述N型重掺杂衬底上设有所述N型轻掺杂缓冲区，在所述N型轻掺杂缓冲区上设有两个不相邻的P型阱区，且所述P型阱区是以所述器件的中线对称，在所述P型阱区上都设有所述P型重掺杂源区和N型重掺杂源区，所述P型重掺杂源区和N型重掺杂源区为横向相连接，且所述P型重掺杂源区设在远离栅结构区的一侧，所述N型重掺杂源区设在接近栅结构区的一侧，所述N型重掺杂源区的侧边与所述P型阱区的边缘处设有间隔，所述N型轻掺杂缓冲区、P型阱区、P型重掺杂源区和N型重掺杂源区的上表面与所述衬底基片的上表面在同一水平面上，在所述N型轻掺杂缓冲区和P型阱区的上表面设有所述高K绝缘层，在所述高K绝缘层的上表面设有所述栅极多晶硅区，在所述栅极多晶硅区的上表面设有所述栅极电极，在所述P型重掺杂源区和N型重掺杂源区的上表面设有所述源极电极。
进一步地，所述N型重掺杂衬底的厚度小于所述N型轻掺杂缓冲区的厚度。
进一步地，所述P型阱区的厚度小于所述N型轻掺杂缓冲区的厚度。
进一步地，所述高K绝缘层为一种单质或者化合物的高K绝缘材料。
进一步地，所述源极电极、栅极电极和漏极电极的材料为铜材料或者铝材料。
进一步地，所述P型重掺杂源区选用重掺杂P型离子的多晶硅。
进一步地，所述N型重掺杂源区选用重掺杂N型离子的多晶硅。
进一步地，所述半导体衬底材料为半导体SiC基材料。
有益效果
本实用新型专利为一种基于SIC的高压MOS器件，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行MOS器件的制备，采用双N型沟道的MOS结构，可以有效地提高击穿电压和降低比导通电阻，进而实现功率器件的运行快和损耗低的性能，还可以在高频条件下提高开关速度。该高压碳化硅MOS器件可以广泛的应用于电力电子产品中。
附图说明
图1为本实用新型一种基于SIC的高压MOS器件的结构示意图。
附图标号：1、N型重掺杂衬底；2、N型轻掺杂缓冲区；3、P型阱区；4、P型重掺杂源区；5、N型重掺杂源区；6、高K绝缘层；7、栅极多晶硅区；S、源极电极；D、漏极电极；G、栅极电极。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
参阅图1所示，图1为本实用新型高压碳化硅MOS器件的结构示意图。
本实用新型提供的一种基于SIC的高压MOS器件，包括：N型重掺杂衬底1，N型轻掺杂缓冲区2，P型阱区3，P型重掺杂源区4，N型重掺杂源区5，高K绝缘层6，栅极多晶硅区7，栅极电极G，源极电极S和漏极电极D；其中所述漏极电极D形成在所述N型重掺杂衬底1的下表面，所述衬底材料为半导体SiC基材料，在所述N型重掺杂衬底1上设有所述N型轻掺杂缓冲区2，且所述N型重掺杂衬底1的厚度小于所述N型轻掺杂缓冲区2的厚度，在所述N型轻掺杂缓冲区2上设有两个不相邻的P型阱区3，且所述P型阱区3是以所述器件的中线对称，且所述P型阱区3的厚度小于所述N型轻掺杂缓冲区2的厚度，在所述P型阱区3上都设有所述P型重掺杂源区4和N型重掺杂源区5，所述P型重掺杂源区4和N型重掺杂源区5为横向相连接，且所述P型重掺杂源区4设在远离栅结构区的一侧，所述N型重掺杂源区5设在接近栅结构区的一侧，所述N型重掺杂源区5的侧边与所述P型阱区3的边缘处设有一定距离，所述N型轻掺杂缓冲区2、P型阱区3、P型重掺杂源区4和N型重掺杂源区5的上表面与所述衬底基片的上表面在同一水平面上，在所述N型轻掺杂缓冲区2和P型阱区3的上表面设有所述高K绝缘层6，在所述高K绝缘层6的上表面设有所述栅极多晶硅区7，在所述栅极多晶硅区7的上表面设有所述栅极电极G，在所述P型重掺杂源区4和N型重掺杂源区5的上表面设有所述源极电极S，所述源极电极S、栅极电极G和漏极电极D的材料为铜材料或者铝材料。
实施例一
所述N型轻掺杂缓冲区2的厚度为125μm，所述P型阱区3的厚度为2.1μm，所述两个P型阱区3之间的距离为3μm，所述P型阱区3上的每个沟道区的宽度为1μm，所述高K绝缘层6的厚度为50nm；所述栅极多晶硅区7的厚度为1μm，且其宽度为5μm。
尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。
Claims (8)
1.一种基于SIC的高压MOS器件，其特征在于，包括：N型重掺杂衬底，N型轻掺杂缓冲区，P型阱区，P型重掺杂源区，N型重掺杂源区，高K绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极；
其中所述漏极电极形成在所述N型重掺杂衬底的下表面，在所述N型重掺杂衬底上设有所述N型轻掺杂缓冲区，在所述N型轻掺杂缓冲区上设有两个不相邻的P型阱区，且所述P型阱区是以所述器件的中线对称，在所述P型阱区上都设有所述P型重掺杂源区和N型重掺杂源区，所述P型重掺杂源区和N型重掺杂源区为横向相连接，且所述P型重掺杂源区设在远离栅结构区的一侧，所述N型重掺杂源区设在接近栅结构区的一侧，所述N型重掺杂源区的侧边与所述P型阱区的边缘处设有间隔，所述N型轻掺杂缓冲区、P型阱区、P型重掺杂源区和N型重掺杂源区的上表面与所述衬底基片的上表面在同一水平面上，在所述N型轻掺杂缓冲区和P型阱区的上表面设有所述高K绝缘层，在所述高K绝缘层的上表面设有所述栅极多晶硅区，在所述栅极多晶硅区的上表面设有所述栅极电极，在所述P型重掺杂源区和N型重掺杂源区的上表面设有所述源极电极。
2.根据权利要求1所述的一种基于SIC的高压MOS器件，其特征在于，所述N型重掺杂衬底的厚度小于所述N型轻掺杂缓冲区的厚度。
3.根据权利要求1所述的一种基于SIC的高压MOS器件，其特征在于，所述P型阱区的厚度小于所述N型轻掺杂缓冲区的厚度。
4.根据权利要求1所述的一种基于SIC的高压MOS器件，其特征在于，所述高K绝缘层为一种单质或者化合物的高K绝缘材料。
5.根据权利要求1所述的一种基于SIC的高压MOS器件，其特征在于，所述源极电极、栅极电极和漏极电极的材料为铜材料或者铝材料。
6.根据权利要求1所述的一种基于SIC的高压MOS器件，其特征在于，所述P型重掺杂源区选用重掺杂P型离子的多晶硅。
7.根据权利要求1所述的一种基于SIC的高压MOS器件，其特征在于，所述N型重掺杂源区选用重掺杂N型离子的多晶硅。
8.根据权利要求1所述的一种基于SIC的高压MOS器件，其特征在于，所述衬底材料为半导体SiC基材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120378296.6U CN214176043U (zh) | 2021-02-18 | 2021-02-18 | 一种基于sic的高压mos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120378296.6U CN214176043U (zh) | 2021-02-18 | 2021-02-18 | 一种基于sic的高压mos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214176043U true CN214176043U (zh) | 2021-09-10 |
Family
ID=77595753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120378296.6U Active CN214176043U (zh) | 2021-02-18 | 2021-02-18 | 一种基于sic的高压mos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214176043U (zh) |
-
2021
- 2021-02-18 CN CN202120378296.6U patent/CN214176043U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9627486B2 (en) | Semiconductor device | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN110518065B (zh) | 低功耗高可靠性的沟槽型碳化硅mosfet器件 | |
| CN107658340B (zh) | 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
| US20190027568A1 (en) | Silicon carbide mosfet device and method for manufacturing the same | |
| CN116110796B (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
| CN112186027A (zh) | 一种带有栅极沟槽结构的碳化硅mosfet | |
| CN214672630U (zh) | 一种新型的高压槽栅mos器件 | |
| CN112466936A (zh) | 一种高压igbt器件及其制备方法 | |
| CN214279987U (zh) | 一种新型的槽栅型mos器件 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN214176043U (zh) | 一种基于sic的高压mos器件 | |
| CN114843332B (zh) | 低功耗高可靠性半包沟槽栅mosfet器件及制备方法 | |
| CN112713195B (zh) | 一种高压vdmos器件及其制备方法 | |
| CN112750912A (zh) | 一种高压碳化硅mos器件及其制备方法 | |
| CN113241381B (zh) | 一种高压槽栅mos器件及其制备方法 | |
| CN213366599U (zh) | 带有栅极沟槽结构的碳化硅mosfet | |
| CN214203695U (zh) | 一种基于sic的高压vdmos器件 | |
| CN214542246U (zh) | 一种新型的高压vdmos器件 | |
| CN209804661U (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件 | |
| EP3637474B1 (en) | Silicon carbide switch device and manufacturing method therefor | |
| CN113488540A (zh) | 一种具有垂直场板保护的SiC基槽栅MOSFET结构 | |
| CN111477680A (zh) | 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法 | |
| CN213782024U (zh) | 一种基于sic的高压igbt器件 | |
| CN219180516U (zh) | 一种沟槽栅场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |