CN112713195B - 一种高压vdmos器件及其制备方法 - Google Patents
一种高压vdmos器件及其制备方法 Download PDFInfo
- Publication number
- CN112713195B CN112713195B CN202110190174.9A CN202110190174A CN112713195B CN 112713195 B CN112713195 B CN 112713195B CN 202110190174 A CN202110190174 A CN 202110190174A CN 112713195 B CN112713195 B CN 112713195B
- Authority
- CN
- China
- Prior art keywords
- region
- type
- heavily doped
- doped
- intrinsic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 36
- 239000011248 coating agent Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 28
- 229910010271 silicon carbide Inorganic materials 0.000 description 28
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 241001089723 Metaphycus omega Species 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Composite Materials (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种高压VDMOS器件及其制备方法，包括：N型重掺杂衬底，P型掺杂区，N型掺杂区，本征区，P型阱区，P型重掺杂源区，N型重掺杂源区，高K绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极；其中漏极电极设在N型重掺杂衬底下表面，N型重掺杂衬底上设有P型掺杂区、N型掺杂区、本征区，本征区设在中间，本征区的两侧设有N型掺杂区，N型掺杂区的两侧设有P型掺杂区，在P型掺杂区和N型掺杂区上设有P型阱区，在P型阱区上设有P型重掺杂源区和N型重掺杂源区，P型重掺杂源区远离栅结构区，栅结构区设在本征区上，对源极、漏极和栅极沉积金属电极。该高压VDMOS器件可以提高击穿电压和降低比导通电阻，在高频条件下提高开关速度。
Description
技术领域
本发明涉及半导体功率技术领域，具体涉及一种高压VDMOS器件及其制备方法。
背景技术
功率VDMOS器件是一种电子开关，其开关状态受控于栅极电压，导通时由电子或空穴导电，其具有控制简单和开关快速的优点，因而被广泛应用于功率电子系统，主要包括开关电源和电机驱动等。击穿电压和比导通电阻为功率VDMOS的两个主要参数，其中随着功率器件的击穿电压的增大，其比导通电阻也急剧增加，对于高压VDMOS器件更加明显。传统的VDMOS器件采用硅材料为基底，对硅片进行VDMOS器件的制作，这种硅基VDMOS器件在高温条件下运行较慢、击穿电压低、比导通电阻大且损耗较高，这将影响高温条件下的电力电子设备的工作。
碳化硅材料有着优异的电学性能，如较大的禁带宽度、较高的热导率、较高的电子饱和漂移速度以及较高的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。碳化硅半导体材料在电力领域中被广泛应用于制备大功率电子器件。目前，出现的传统的碳化硅VDMOS器件有着较低的击穿电压和较大的比导通电阻，这种碳化硅VDMOS功率器件在高温条件下运行较慢，且损耗较高，这将影响高温条件下的电力电子设备的工作。
针对上述问题，传统的VDMOS功率器件有以下不足：
(1)在高温条件下运行较慢；
(2)在高温条件下损耗较高；
(3)较低的击穿电压；
(4)较大的比导通电阻。
因此，亟待一种高压VDMOS器件，可以解决高温条件下运行慢和损耗高的现象，以及提高击穿电压和降低比导通电阻。
发明内容
本发明所要解决的技术问题是：提供一种高压VDMOS器件及其制备方法，利用碳化硅材料的优异的电学性能，对其进行VDMOS功率器件的制备，采用本征区形成的超结结构，结合高K绝缘层和栅极多晶硅，可以有效地实现该高压VDMOS器件的运行快和损耗低的性能，还可以提高击穿电压和降低比导通电阻，进而可以在高频条件下提高开关速度。
为了解决上述技术问题，本发明的技术方案具体如下：
一种高压VDMOS器件，包括：N型重掺杂衬底，P型掺杂区，N型掺杂区，本征区，P型阱区，P型重掺杂源区，N型重掺杂源区，高K绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极。
进一步地，所述漏极电极形成在所述N型重掺杂衬底的下表面，在所述N型重掺杂衬底上设有所述P型掺杂区、所述N型掺杂区、所述本征区，所述本征区设在中间，所述本征区的两侧设有相连接的所述N型掺杂区，所述N型掺杂区的两侧设有相连接的P型掺杂区，在所述P型掺杂区和N型掺杂区的上表面设有所述P型阱区，在所述P型阱区的上表面设有所述P型重掺杂源区和所述N型重掺杂源区，所述P型重掺杂源区远离栅结构区，所述N型重掺杂源区连接栅结构区，所述栅结构区设在所述本征区上，且所述栅结构区包括高K绝缘层和栅极多晶硅区，所述P型重掺杂源区上设有源极电极，所述栅极多晶硅区上设有栅极电极。
进一步地，所述本征区的厚度小于所述N型掺杂区的厚度。
进一步地，所述P型掺杂区的厚度和所述N型掺杂区的厚度相同，且所述P型掺杂区的宽度大于所述N型掺杂区的宽度。
进一步地，所述高K绝缘层为一种单质或者化合物的高K绝缘材料。
进一步地，所述栅极电极、源极电极和漏极电极的材料为铜材料或者铝材料。
进一步地，所述P型重掺杂源区选用掺杂P型的多晶硅材料。
进一步地，所述半导体衬底材料为半导体SiC基材料。
一种高压VDMOS器件的制备方法，其特征在于，所述方法包括以下步骤：
S1、清洗、曝光：将本征SiC衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有所述N型重掺杂衬底区定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂衬底区；
S2、N型重掺杂衬底的形成：通过离子注入方式，在所述本征SiC衬底中形成所述N型重掺杂衬底；
S3、P型掺杂区的形成：去除N型重掺杂衬底定义的光刻胶，涂一层新的光刻胶，采用有所述P型掺杂区定义的掩膜版和激光器曝光，显影后形成所述P型掺杂区的定义，通过离子注入方式，在所述本征SiC衬底中，且在所述N型重掺杂衬底的上表面形成所述所述P型掺杂区；
S4、N型掺杂区的形成：去除P型掺杂区定义的光刻胶，涂一层新的光刻胶，采用有所述N型掺杂区定义的掩膜版和激光器曝光，显影后形成所述N型掺杂区的定义，通过离子注入方式，在所述本征SiC衬底中，且在所述N型重掺杂衬底的上表面形成所述N型掺杂区；
S5、P型阱区的定义：去除N型掺杂区定义的光刻胶，涂一层新的光刻胶，采用有所述P型阱区定义的掩膜版和激光器曝光，显影后形成所述P型阱区的定义；
S6、P型阱区的形成，通过离子注入方式，在所述本征SiC衬底中，且在P型掺杂区和N型掺杂区的上表面形成所述P型阱区；
S7、栅结构区的形成：去除P型阱区定义的光刻胶，涂一层新的光刻胶，采用有所述栅结构区定义的掩膜版和激光器曝光，显影后形成所述栅结构区的定义，进行刻蚀，形成槽栅结构区；
S8、高K绝缘层的形成：对带有槽栅结构区的本征SiC基片进行沉积一薄层所述高K绝缘材料，在槽栅结构区四周形成高K绝缘层；
S9、栅极多晶硅区的形成：对带有沉积的高K绝缘层的槽栅结构区的本征SiC基片进行沉积栅极多晶硅材料，沉积完后，将其他区域的高K绝缘材料和栅极多晶硅材料去除；
S10、P型重掺杂源区的形成：在所述SiC基片上涂一层光刻胶，采用有所述P型重掺杂源区定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源区的定义，通过离子注入方式，在所述P型阱区上形成所述P型重掺杂源区；
S11、N型重掺杂源区的形成：去除所述P型重掺杂源区定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂源区定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂源区的定义，通过离子注入方式，在所述P型阱区上形成所述N型重掺杂源区；
S12、电极的形成：对具有栅结构的SiC基片进行源极、漏极和栅极的金属沉积，形成源极电极、漏极电极和栅极电极。
有益效果
本发明专利为一种高压VDMOS器件及其制备方法，利用碳化硅材料的优异的电学性能，对其进行VDMOS功率器件的制备，采用本征区形成的超结结构，结合高K绝缘层和栅极多晶硅，可以有效地实现该高压VDMOS器件的运行快和损耗低的性能，还可以提高击穿电压和降低比导通电阻，进而可以在高频条件下提高开关速度。该VDMOS功率器件可以广泛的应用在电力电子中。
附图说明
图1为本发明一种高压VDMOS器件的结构示意图。
附图标号：1、N型重掺杂衬底；2、P型掺杂区；3、N型掺杂区；4、本征区；5、P型阱区；6、P型重掺杂源区；7、N型重掺杂源区；8、高K绝缘层；9、栅极多晶硅区；G、栅极电极；S、源极电极；D、漏极电极。
图2为本发明一种高压VDMOS器件的制备流程图。
图3为本发明一种高压VDMOS器件的截止状态下I-V图。
图4为本发明一种高压VDMOS器件的导通状态下I-V图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1所示，图1为本发明一种高压VDMOS器件的结构示意图。
本发明提供的一种高压VDMOS器件，包括：N型重掺杂衬底1，P型掺杂区2，N型掺杂区3，本征区4，P型阱区5，P型重掺杂源区6，N型重掺杂源区7，高K绝缘层8，栅极多晶硅区9，栅极电极G，源极电极S和漏极电极D；
其中所述漏极电极D形成在所述N型重掺杂衬底1的下表面，在所述N型重掺杂衬底1上设有所述P型掺杂区2、所述N型掺杂区3、所述本征区4，所述本征区4设在中间，所述本征区4的两侧设有相连接的所述N型掺杂区3，所述N型掺杂区3的两侧设有相连接的P型掺杂区2，在所述P型掺杂区2和N型掺杂区3的上表面设有所述P型阱区5，在所述P型阱区5的上表面设有所述P型重掺杂源区6和所述N型重掺杂源区7，所述P型重掺杂源区6远离栅结构区，所述N型重掺杂源区7连接栅结构区，所述栅结构区设在所述本征区4上，且所述栅结构区包括高K绝缘层8和栅极多晶硅区9，所述P型重掺杂源区6上设有源极电极S，所述栅极多晶硅区9上设有栅极电极G。
实施例一，参阅图1，所述高压VDMOS器件的N型重掺杂衬底1的厚度为1μm，栅极多晶硅区9的厚度为1.55μm，栅极多晶硅区9的宽度为0.9μm，本征区4的宽度为1μm，高K绝缘层8的厚度为50nm，P型掺杂区2和N型掺杂区3的厚度都为16.45μm，P型掺杂区2的宽度为1.1μm，N型掺杂区3的宽度为0.9μm，P型掺杂区掺杂浓度为6×1016cm-3，N型掺杂区3的掺杂浓度为6×1016cm-3。
参阅图2，一种高压VDMOS器件的制备方法，所述方法包括以下步骤：
S1、清洗、曝光：将本征SiC衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有所述N型重掺杂衬底1区定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂衬底1区；
S2、N型重掺杂衬底1的形成：通过离子注入方式，在所述本征SiC衬底中形成所述N型重掺杂衬底1；
S3、P型掺杂区2的形成：去除N型重掺杂衬底1定义的光刻胶，涂一层新的光刻胶，采用有所述P型掺杂区2定义的掩膜版和激光器曝光，显影后形成所述P型掺杂区2的定义，通过离子注入方式，在所述本征SiC衬底中，且在所述N型重掺杂衬底1的上表面形成所述所述P型掺杂区2；
S4、N型掺杂区3的形成：去除P型掺杂区2定义的光刻胶，涂一层新的光刻胶，采用有所述N型掺杂区3定义的掩膜版和激光器曝光，显影后形成所述N型掺杂区3的定义，通过离子注入方式，在所述本征SiC衬底中，且在所述N型重掺杂衬底1的上表面形成所述N型掺杂区3；
S5、P型阱区5的定义：去除N型掺杂区3定义的光刻胶，涂一层新的光刻胶，采用有所述P型阱区5定义的掩膜版和激光器曝光，显影后形成所述P型阱区5的定义；
S6、P型阱区5的形成，通过离子注入方式，在所述本征SiC衬底中，且在P型掺杂区2和N型掺杂区3的上表面形成所述P型阱区5；
S7、栅结构区的形成：去除P型阱区5定义的光刻胶，涂一层新的光刻胶，采用有所述栅结构区定义的掩膜版和激光器曝光，显影后形成所述栅结构区的定义，进行刻蚀，形成槽栅结构区；
S8、高K绝缘层8的形成：对带有槽栅结构区的本征SiC基片进行沉积一薄层所述高K绝缘材料，在槽栅结构区四周形成高K绝缘层；
S9、栅极多晶硅区9的形成：对带有沉积的高K绝缘层的槽栅结构区的本征SiC基片进行沉积栅极多晶硅材料，沉积完后，将其他区域的高K绝缘材料和栅极多晶硅材料去除；
S10、P型重掺杂源区6的形成：在所述SiC基片上涂一层光刻胶，采用有所述P型重掺杂源区6定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源区6的定义，通过离子注入方式，在所述P型阱区5上形成所述P型重掺杂源区6；
S11、N型重掺杂源区7的形成：去除所述P型重掺杂源区6定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂源区7定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂源区7的定义，通过离子注入方式，在所述P型阱区5上形成所述N型重掺杂源区7；
S12、电极的形成：对具有栅结构的SiC基片进行源极、漏极和栅极的金属沉积，形成源极电极、漏极电极和栅极电极。
基于实施例一，参阅图3所示，在该VDMOS器件Ids达到1×10-9A/μm，且该VDMOS器件在关闭状态下，其Vgs＝0V,假定沟道的迁移率为50cm2/(V S)，此时，该VDMOS器件的击穿电压为2885V；参阅图4，在该VDMOS器件Ids达到1×10-9A/μm，且该VDMOS器件在开启状态下，其Vgs＝20V,假定沟道的迁移率为50cm2/(V S)，此时，其导通电阻为1.625mΩcm2。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (6)
1.一种高压VDMOS器件，其特征在于，包括：N型重掺杂衬底(1)，P型掺杂区(2)，N型掺杂区(3)，本征区(4)，P型阱区(5)，P型重掺杂源区(6)，N型重掺杂源区(7)，高K绝缘层(8)，栅极多晶硅区(9)，栅极电极(G)，源极电极(S)和漏极电极(D)；所述N型重掺杂衬底(1)的材料为半导体SiC基材料；
其中所述漏极电极(D)形成在所述N型重掺杂衬底(1)的下表面，在所述N型重掺杂衬底(1)上设有所述P型掺杂区(2)、所述N型掺杂区(3)、所述本征区(4)，所述本征区(4)设在中间，所述本征区(4)的两侧设有相连接的所述N型掺杂区(3)，所述N型掺杂区(3)的两侧设有相连接的P型掺杂区(2)，在所述P型掺杂区(2)和N型掺杂区(3)的上表面设有所述P型阱区(5)，在所述P型阱区(5)的上表面设有所述P型重掺杂源区(6)和所述N型重掺杂源区(7)，所述P型重掺杂源区(6)远离栅结构区，所述N型重掺杂源区(7)连接栅结构区，所述栅结构区设在所述本征区(4)上，且所述栅结构区包括高K绝缘层(8)和栅极多晶硅区(9)，所述P型重掺杂源区(6)上设有源极电极(S)，所述栅极多晶硅区(9)上设有栅极电极(G)；
所述本征区(4)的厚度小于所述N型掺杂区(3)的厚度。
2.根据权利要求1所述的一种高压VDMOS器件，其特征在于，所述P型掺杂区(2)的厚度和所述N型掺杂区(3)的厚度相同，且所述P型掺杂区(2)的宽度大于所述N型掺杂区(3)的宽度。
3.根据权利要求1所述的一种高压VDMOS器件，其特征在于，所述高K绝缘层(8)为一种单质或者化合物的高K绝缘材料。
4.根据权利要求1所述的一种高压VDMOS器件，其特征在于，所述栅极电极(G)、源极电极(S)和漏极电极(D)的材料为铜材料或者铝材料。
5.根据权利要求1所述的一种高压VDMOS器件，其特征在于，所述P型重掺杂源区(6)选用掺杂P型的多晶硅材料。
6.一种高压VDMOS器件的制备方法，其特征在于，所述方法包括以下步骤：
S1、清洗、曝光：将本征SiC衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有N型重掺杂衬底(1)区定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂衬底(1)区；
S2、N型重掺杂衬底(1)的形成：通过离子注入方式，在所述本征SiC衬底中形成所述N型重掺杂衬底(1)；
S3、P型掺杂区(2)的形成：去除N型重掺杂衬底(1)定义的光刻胶，涂一层新的光刻胶，采用有所述P型掺杂区(2)定义的掩膜版和激光器曝光，显影后形成所述P型掺杂区(2)的定义，通过离子注入方式，在所述本征SiC衬底中，且在所述N型重掺杂衬底(1)的上表面形成所述P型掺杂区(2)；
S4、N型掺杂区(3)的形成：去除P型掺杂区(2)定义的光刻胶，涂一层新的光刻胶，采用有所述N型掺杂区(3)定义的掩膜版和激光器曝光，显影后形成所述N型掺杂区(3)的定义，通过离子注入方式，在所述本征SiC衬底中，且在所述N型重掺杂衬底(1)的上表面形成所述N型掺杂区(3)；
S5、P型阱区(5)的定义：去除N型掺杂区(3)定义的光刻胶，涂一层新的光刻胶，采用有所述P型阱区(5)定义的掩膜版和激光器曝光，显影后形成所述P型阱区(5)的定义；
S6、P型阱区(5)的形成，通过离子注入方式，在所述本征SiC衬底中，且在P型掺杂区(2)和N型掺杂区(3)的上表面形成所述P型阱区(5)；
S7、栅结构区的形成：去除P型阱区(5)定义的光刻胶，涂一层新的光刻胶，采用有所述栅结构区定义的掩膜版和激光器曝光，显影后形成所述栅结构区的定义，进行刻蚀，形成槽栅结构区；槽栅结构区下的本征SiC衬底为本征区(4)，所述本征区(4)设在中间，所述本征区(4)的两侧设有相连接的所述N型掺杂区(3)，所述本征区(4)的厚度小于所述N型掺杂区(3)的厚度；
S8、高K绝缘层(8)的形成：对带有槽栅结构区的本征SiC衬底 进行沉积一薄层高K绝缘材料，在槽栅结构区四周形成高K绝缘层；
S9、栅极多晶硅区(9)的形成：对带有沉积的高K绝缘层的槽栅结构区的本征SiC衬底进行沉积栅极多晶硅材料，沉积完后，将其他区域的高K绝缘材料和栅极多晶硅材料去除；所述高K绝缘层(8)和栅极多晶硅区(9)构成栅结构区，所述栅结构区设在所述本征区(4)上；
S10、P型重掺杂源区(6)的形成：在所述SiC衬底 上涂一层光刻胶，采用有所述P型重掺杂源区(6)定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源区(6)的定义，通过离子注入方式，在所述P型阱区(5)上形成所述P型重掺杂源区(6)；
S11、N型重掺杂源区(7)的形成：去除所述P型重掺杂源区(6)定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂源区(7)定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂源区(7)的定义，通过离子注入方式，在所述P型阱区(5)上形成所述N型重掺杂源区(7)；
S12、电极的形成：对具有栅结构的SiC衬底 进行源极、漏极和栅极的金属沉积，形成源极电极、漏极电极和栅极电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110190174.9A CN112713195B (zh) | 2021-02-18 | 2021-02-18 | 一种高压vdmos器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110190174.9A CN112713195B (zh) | 2021-02-18 | 2021-02-18 | 一种高压vdmos器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112713195A CN112713195A (zh) | 2021-04-27 |
| CN112713195B true CN112713195B (zh) | 2022-08-02 |
Family
ID=75550125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110190174.9A Active CN112713195B (zh) | 2021-02-18 | 2021-02-18 | 一种高压vdmos器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112713195B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117316992A (zh) * | 2023-11-29 | 2023-12-29 | 深圳基本半导体有限公司 | 一种双栅结构的碳化硅mosfet器件及其制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100070868A (ko) * | 2008-12-18 | 2010-06-28 | 한국전자통신연구원 | 수퍼 접합 구조를 갖는 ｔｄｍｏｓ 소자의 제조 방법 |
| CN102544102A (zh) * | 2011-12-16 | 2012-07-04 | 清华大学 | 一种具有应变结构的vdmos器件及其制备方法 |
| CN102779852A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有复合栅介质结构的SiC VDMOS器件 |
| CN202616237U (zh) * | 2012-04-06 | 2012-12-19 | 东南大学 | 一种快速超结纵向双扩散金属氧化物半导体管 |
| CN103021856A (zh) * | 2011-09-28 | 2013-04-03 | 比亚迪股份有限公司 | 具有超级结的半导体结构的形成方法及半导体结构 |
| CN103839977A (zh) * | 2012-11-23 | 2014-06-04 | 中国科学院微电子研究所 | Pin超结结构 |
| CN106847920A (zh) * | 2017-01-12 | 2017-06-13 | 中国科学院微电子研究所 | 一种超结器件 |
| CN106847700A (zh) * | 2017-03-07 | 2017-06-13 | 中山汉臣电子科技有限公司 | 一种高压vdmos结构及其制备方法 |
| CN106887451A (zh) * | 2015-12-15 | 2017-06-23 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN108550621A (zh) * | 2018-04-28 | 2018-09-18 | 重庆大学 | 一种具有变k介质槽的超结碳化硅vdmos器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4923416B2 (ja) * | 2005-03-08 | 2012-04-25 | 富士電機株式会社 | 超接合半導体装置 |
| CN107275383B (zh) * | 2017-06-22 | 2019-12-17 | 四川大学 | 一种含有异质结的超结igbt |
| CN109801957B (zh) * | 2018-12-05 | 2022-04-26 | 中国科学院微电子研究所 | 一种超结器件结构、器件及制备方法 |
-
2021
- 2021-02-18 CN CN202110190174.9A patent/CN112713195B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100070868A (ko) * | 2008-12-18 | 2010-06-28 | 한국전자통신연구원 | 수퍼 접합 구조를 갖는 ｔｄｍｏｓ 소자의 제조 방법 |
| CN103021856A (zh) * | 2011-09-28 | 2013-04-03 | 比亚迪股份有限公司 | 具有超级结的半导体结构的形成方法及半导体结构 |
| CN102544102A (zh) * | 2011-12-16 | 2012-07-04 | 清华大学 | 一种具有应变结构的vdmos器件及其制备方法 |
| CN202616237U (zh) * | 2012-04-06 | 2012-12-19 | 东南大学 | 一种快速超结纵向双扩散金属氧化物半导体管 |
| CN102779852A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有复合栅介质结构的SiC VDMOS器件 |
| CN103839977A (zh) * | 2012-11-23 | 2014-06-04 | 中国科学院微电子研究所 | Pin超结结构 |
| CN106887451A (zh) * | 2015-12-15 | 2017-06-23 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN106847920A (zh) * | 2017-01-12 | 2017-06-13 | 中国科学院微电子研究所 | 一种超结器件 |
| CN106847700A (zh) * | 2017-03-07 | 2017-06-13 | 中山汉臣电子科技有限公司 | 一种高压vdmos结构及其制备方法 |
| CN108550621A (zh) * | 2018-04-28 | 2018-09-18 | 重庆大学 | 一种具有变k介质槽的超结碳化硅vdmos器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112713195A (zh) | 2021-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110473916B (zh) | 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法 | |
| CN114122139B (zh) | 具有集成二极管的碳化硅mosfet器件及制造方法 | |
| CN105633168A (zh) | 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法 | |
| TW201415645A (zh) | 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法 | |
| CN107464837B (zh) | 一种超结功率器件 | |
| EP3089216A1 (en) | Split-gate power semiconductor field-effect transistor | |
| CN109920839B (zh) | P+屏蔽层电位可调碳化硅mosfet器件及制备方法 | |
| CN112713195B (zh) | 一种高压vdmos器件及其制备方法 | |
| CN112466936A (zh) | 一种高压igbt器件及其制备方法 | |
| KR100290913B1 (ko) | 고전압 소자 및 그 제조방법 | |
| CN113241381B (zh) | 一种高压槽栅mos器件及其制备方法 | |
| CN112750912A (zh) | 一种高压碳化硅mos器件及其制备方法 | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| Liu et al. | High current output hydrogenated diamond triple-gate MOSFETs | |
| CN116230770A (zh) | 肖特基结辅助耗尽镇流电阻的碳化硅mosfet器件及制备方法 | |
| CN214672630U (zh) | 一种新型的高压槽栅mos器件 | |
| CN114256355A (zh) | 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 | |
| CN113707549A (zh) | 一种降低mosfet衬底电阻的制作方法及其器件 | |
| CN112750911A (zh) | 一种三向电场可控的ldmos及其制备方法 | |
| RU2740124C1 (ru) | Карбидокремниевое переключающее устройство и способ его производства | |
| CN214203695U (zh) | 一种基于sic的高压vdmos器件 | |
| CN214176043U (zh) | 一种基于sic的高压mos器件 | |
| CN113130635B (zh) | 一种i型栅的mos器件及其制备方法 | |
| CN112928166A (zh) | 一种新型的槽栅型mos器件及其制备方法 | |
| JP2008103392A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |