CN116230770A - 肖特基结辅助耗尽镇流电阻的碳化硅mosfet器件及制备方法 - Google Patents
肖特基结辅助耗尽镇流电阻的碳化硅mosfet器件及制备方法 Download PDFInfo
- Publication number
- CN116230770A CN116230770A CN202310227240.4A CN202310227240A CN116230770A CN 116230770 A CN116230770 A CN 116230770A CN 202310227240 A CN202310227240 A CN 202310227240A CN 116230770 A CN116230770 A CN 116230770A
- Authority
- CN
- China
- Prior art keywords
- region
- ballast resistor
- area
- silicon carbide
- mosfet device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 39
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title description 3
- 230000000903 blocking effect Effects 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 26
- -1 aluminum ions Chemical class 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000007935 neutral effect Effects 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000003068 static effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 238000003892 spreading Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000008358 core component Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件，通过在N+源区与反型沟道之间引入镇流电阻区及肖特基接触，实现镇流电阻区耗尽自调节：阻断状态时，镇流电阻区上方的肖特基/碳化硅接触界面电场较小，实现低泄漏电流及高击穿电压；正向导通时，镇流电阻区被下方P型基区及上方肖特基接触部分耗尽，电子从N+源区通过未耗尽的中性区输运到反型沟道；短路状态时，镇流电阻区的电位随着电子电流增加而增加，镇流电阻区被下方P型基区及上方肖特基接触耗尽程度显著提升，镇流电阻区内中性区面积迅速缩小，电子电流显著降低。本发明在保证碳化硅MOSFET器件静态及动态参数不产生退化的前提下，有效提升碳化硅MOSFET器件短路能力。
Description
技术领域
本发明属于功率半导体技术领域，具体是一种肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件。
背景技术
在航空、航天和军用装备中，功率半导体器件主要应用于电源与配电分系统，属于核心元器件。采用Si材料的功率半导体器件逐渐达到其理论极限，在现有研究的水平上难以进一步实现功率变换器的高频化、高功率密度及小型化。
具有禁带宽度大、临界击穿电场高、热导率高和电子饱和漂移速度高等特点的碳化硅(Silicon Carbide)材料可以更好地满足高速发展的航天技术对功率半导体器件提出的更高的工作频率、更高的工作电压、更低的导通电阻和高功率密度，同时具备抗辐照、耐极高温等耐特殊环境能力的需求。
碳化硅MOSFET具有更小的体积、更低的损耗、更强的电流导通能力，采用SiC功率MOSFET可简化功率电子系统的拓扑结构，减小系统整体损耗与体积，促进系统小型化、轻量化。SiC MOSFET栅氧化层薄、短路耐量小，由于高频开关特性，其对回路寄生参数的影响更加敏感，桥臂结构应用时更易因串扰而引起误导通导致短路。目前，宇航电源系统应用需要开关器件具有约10μs的短路耐受时间，从而使系统控制器能及时检测到故障。否则，器件的短路失效将导致电源系统故障，甚至威胁航天器的安全运行。然而，目前商业化SiC MOSFET器件的短路耐受时间一般小于10μs，因此有效提升SiC MOSFET短路耐受时间对实现其在宇航电源系统/推进系统中应用至关重要。
发明内容
一种肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件，通过在N+源区与反型沟道之间引入镇流电阻区及肖特基接触，实现镇流电阻区耗尽自调节：阻断状态时，镇流电阻区上方的肖特基/碳化硅接触界面电场较小，实现低泄漏电流及高击穿电压；正向导通时，镇流电阻区被下方P型基区及上方肖特基接触部分耗尽，电子从N+源区通过未耗尽的中性区输运到反型沟道；短路状态时，镇流电阻区的电位随着电子电流增加而增加，镇流电阻区被下方P型基区及上方肖特基接触耗尽程度显著提升，镇流电阻区内中性区面积迅速缩小，电子电流显著降低。本发明在保证碳化硅MOSFET器件静态及动态参数不产生退化的前提下，有效提升碳化硅MOSFET器件短路能力。
为达到上述目的，本发明采用下述技术方案：
一种肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件，包括漏极金属6、漏极金属6上方的N+衬底区5、N+衬底区5上方的N-漂移区4、N-漂移区4上方的电流扩展层9；所述电流扩展层9的内部上方中间设有栅极凹槽，栅极凹槽内设有多晶硅栅52、填充栅极凹槽的栅介质62，栅极凹槽下方为P+屏蔽层10，栅极凹槽左上方及右上方为P型基区3；所述P型基区3上方设有N+源区8；N+源区8左右两侧设有P+欧姆接触区2及镇流电阻区11，所述P+欧姆接触区2与N+源区8上方为源极金属1；所述镇流电阻区11上方为肖特基金属7；所述多晶硅栅52上方为栅极金属12。
作为优选方式，所述栅介质62为SiO2。
作为优选方式，所述肖特基金属7为镍金属。
作为优选方式，所述P+欧姆接触区2、N+源区8、镇流电阻区11、P型基区3、电流扩展层9及P+屏蔽层10均为多次离子注入形成。
作为优选方式，所述P+欧姆接触区2、N+源区8、镇流电阻区11、P型基区3、电流扩展层9、P+屏蔽层10、N-漂移区4、N+衬底区5的材料均为碳化硅。
本发明还提供一种所述的肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件的制备方法，包括以下步骤：
第一步：清洗外延片，在带有电流扩展层的N-外延上注入铝离子形成P型基区；
第二步：以多晶硅为注入阻挡层注入铝离子形成P+欧姆接触区；
第三步：以多晶硅为注入阻挡层注入氮离子形成N+源区；
第四步：以多晶硅为注入阻挡层注入镇流电阻区；
第五步：刻蚀形成栅极沟槽；
第六步：注入铝离子形成P+屏蔽层；
第七步：干氧氧化生成栅氧化层，随后在氮气氛围下的退火淀积多晶硅，对多晶硅进行图形化；
第八步：淀积欧姆接触及肖特基接触金属，并刻蚀金属形成电极。
本发明通过在N+源区与反型沟道之间引入镇流电阻区及肖特基接触，实现镇流电阻区耗尽自调节：阻断状态时，镇流电阻区上方的肖特基/碳化硅接触界面电场较小，实现低泄漏电流及高击穿电压；正向导通时，镇流电阻区被下方P型基区及上方肖特基接触部分耗尽，电子从N+源区通过未耗尽的中性区输运到反型沟道；短路状态时，镇流电阻区的电位随着电子电流增加而增加，镇流电阻区被下方P型基区及上方肖特基接触耗尽程度显著提升，镇流电阻区内中性区面积迅速缩小，电子电流显著降低。本发明在保证碳化硅MOSFET器件静态及动态参数不产生退化的前提下，有效提升碳化硅MOSFET器件短路能力。
附图说明
图1是传统具有P+屏蔽层的沟槽型碳化硅MOSFET结构示意图；
图2是本发明实施例1的具有肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件结构示意图；
图3是本发明实施例2的清洗外延片，在带有电流扩展层的N-外延上注入铝离子形成P型基区的示意图；
图4是本发明实施例2的以多晶硅为注入阻挡层注入铝离子形成P+欧姆接触区的结构示意图；
图5是本发明实施例2的以多晶硅为注入阻挡层注入氮离子形成N+源区的结构示意图；
图6是本发明实施例2的以多晶硅为注入阻挡层注入镇流电阻区的结构示意图；
图7是本发明实施例2的刻蚀形成栅极沟槽的结构示意图；
图8是本发明实施例2的注入铝离子形成P+屏蔽层的结构示意图；
图9是本发明实施例2的干氧氧化生成栅氧化层，随后在氮气氛围下的退火淀积多晶硅，对多晶硅进行图形化的结构示意图；
图10是本发明实施例2的淀积欧姆接触及肖特基接触金属，并刻蚀金属形成电极的结构示意图；
1为源极金属，2为P+欧姆接触区，3为P型基区，4为N-漂移区，5为N+衬底区，6为漏极金属，7为肖特基金属，8为N+源区，9为电流扩展层，11为镇流电阻区，10为P+屏蔽层，52为多晶硅栅，62为栅介质，12为栅极金属。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图2所示，一种肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件，包括漏极金属6、漏极金属6上方的N+衬底区5、N+衬底区5上方的N-漂移区4、N-漂移区4上方的电流扩展层9；所述电流扩展层9的内部上方中间设有栅极凹槽，栅极凹槽内设有多晶硅栅52、填充栅极凹槽的栅介质62，栅极凹槽下方为P+屏蔽层10，栅极凹槽左上方及右上方为P型基区3；所述P型基区3上方设有N+源区8；N+源区8左右两侧设有P+欧姆接触区2及镇流电阻区11，所述P+欧姆接触区2与N+源区8上方为源极金属1；所述镇流电阻区11上方为肖特基金属7；所述多晶硅栅52上方为栅极金属12。
作为优选方式，所述栅介质62为SiO2。
作为优选方式，所述肖特基金属7为镍金属。
作为优选方式，所述P+欧姆接触区2、N+源区8、镇流电阻区11、P型基区3、电流扩展层9及P+屏蔽层10均为多次离子注入形成均为多次离子注入形成。
作为优选方式，所述P+欧姆接触区2、N+源区8、镇流电阻区11、P型基区3、电流扩展层9、P+屏蔽层10、N-漂移区4、N+衬底区5的材料均为碳化硅。
本实例通过在N+源区与反型沟道之间引入镇流电阻区及肖特基接触，实现镇流电阻区耗尽自调节：阻断状态时，镇流电阻区上方的肖特基/碳化硅接触界面电场较小，实现低泄漏电流及高击穿电压；正向导通时，镇流电阻区被下方P型基区及上方肖特基接触部分耗尽，电子从N+源区通过未耗尽的中性区输运到反型沟道；短路状态时，镇流电阻区的电位随着电子电流增加而增加，镇流电阻区被下方P型基区及上方肖特基接触耗尽程度显著提升，镇流电阻区内中性区面积迅速缩小，电子电流显著降低。本发明在保证碳化硅MOSFET器件静态及动态参数不产生退化的前提下，有效提升碳化硅MOSFET器件短路能力。
实施例2
如图3-图10所示，本实例提供一种肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件的制备方法，包括以下步骤：
第一步：清洗外延片，在带有电流扩展层的N-外延上注入铝离子形成P型基区；如图3所示；
第二步：以多晶硅为注入阻挡层注入铝离子形成P+欧姆接触区；如图4所示；
第三步：以多晶硅为注入阻挡层注入氮离子形成N+源区；如图5所示；
第四步：以多晶硅为注入阻挡层注入镇流电阻区；如图6所示；
第五步：刻蚀形成栅极沟槽；如图7所示；
第六步：注入铝离子形成P+屏蔽层；如图8所示；
第七步：干氧氧化生成栅氧化层，随后在氮气氛围下的退火淀积多晶硅，对多晶硅进行图形化；如图9所示；
第八步：淀积欧姆接触及肖特基接触金属，并刻蚀金属形成电极；如图10所示；
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (6)
1.一种肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件，其特征在于：包括漏极金属(6)、漏极金属(6)上方的N+衬底区(5)、N+衬底区(5)上方的N-漂移区(4)、N-漂移区(4)上方的电流扩展层(9)；所述电流扩展层(9)的内部上方中间设有栅极凹槽，栅极凹槽内设有多晶硅栅(52)、填充栅极凹槽的栅介质(62)，栅极凹槽下方为P+屏蔽层(10)，栅极凹槽左上方及右上方为P型基区(3)；所述P型基区(3)上方设有N+源区(8)；N+源区(8)左右两侧设有P+欧姆接触区(2)及镇流电阻区(11)，所述P+欧姆接触区(2)与N+源区(8)上方为源极金属(1)；所述镇流电阻区(11)上方为肖特基金属(7)；所述多晶硅栅(52)上方为栅极金属(12)。
2.根据权利要求1所述的肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件，其特征在于：所述栅介质(62)为SiO2。
3.根据权利要求1所述的肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件，其特征在于：所述肖特基金属(7)为镍金属。
4.根据权利要求1所述的肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件，其特征在于：所述P+欧姆接触区(2)、N+源区(8)、镇流电阻区(11)、P型基区(3)、电流扩展层(9)及P+屏蔽层(10)均为多次离子注入形成。
5.根据权利要求1所述的肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件，其特征在于：所述P+欧姆接触区(2)、N+源区(8)、镇流电阻区(11)、P型基区(3)、电流扩展层(9)、P+屏蔽层(10)、N-漂移区(4)、N+衬底区(5)的材料均为碳化硅。
6.权利要求1至5任意一项所述的肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件的制备方法，其特征在于，包括以下步骤：
第一步：清洗外延片，在带有电流扩展层的N-外延上注入铝离子形成P型基区；
第二步：以多晶硅为注入阻挡层注入铝离子形成P+欧姆接触区；
第三步：以多晶硅为注入阻挡层注入氮离子形成N+源区；
第四步：以多晶硅为注入阻挡层注入镇流电阻区；
第五步：刻蚀形成栅极沟槽；
第六步：注入铝离子形成P+屏蔽层；
第七步：干氧氧化生成栅氧化层，随后在氮气氛围下的退火淀积多晶硅，对多晶硅进行图形化；
第八步：淀积欧姆接触及肖特基接触金属，并刻蚀金属形成电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310227240.4A CN116230770A (zh) | 2023-02-28 | 2023-02-28 | 肖特基结辅助耗尽镇流电阻的碳化硅mosfet器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310227240.4A CN116230770A (zh) | 2023-02-28 | 2023-02-28 | 肖特基结辅助耗尽镇流电阻的碳化硅mosfet器件及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116230770A true CN116230770A (zh) | 2023-06-06 |
Family
ID=86569261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310227240.4A Pending CN116230770A (zh) | 2023-02-28 | 2023-02-28 | 肖特基结辅助耗尽镇流电阻的碳化硅mosfet器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116230770A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117080269A (zh) * | 2023-10-13 | 2023-11-17 | 深圳基本半导体有限公司 | 一种碳化硅mosfet器件及其制备方法 |
-
2023
- 2023-02-28 CN CN202310227240.4A patent/CN116230770A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117080269A (zh) * | 2023-10-13 | 2023-11-17 | 深圳基本半导体有限公司 | 一种碳化硅mosfet器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111312802B (zh) | 低开启电压和低导通电阻的碳化硅二极管及制备方法 | |
| CN114122139B (zh) | 具有集成二极管的碳化硅mosfet器件及制造方法 | |
| CN103986447B (zh) | 双极半导体开关及其制造方法 | |
| US20080246055A1 (en) | Semiconductor component including a monocrystalline semiconductor body and method | |
| CN105932055B (zh) | 一种平面栅igbt及其制作方法 | |
| KR20110134486A (ko) | 실리콘 카바이드 바이폴라 접합 트랜지스터 | |
| CN114823911B (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN102364688A (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN109920839B (zh) | P+屏蔽层电位可调碳化硅mosfet器件及制备方法 | |
| CN115241286B (zh) | 一种SiC半超结结型栅双极型晶体管器件及其制作方法 | |
| CN114122123A (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN115579397A (zh) | 双级沟槽栅碳化硅mosfet及其制备方法 | |
| CN114038908A (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
| CN116230770A (zh) | 肖特基结辅助耗尽镇流电阻的碳化硅mosfet器件及制备方法 | |
| CN110473917A (zh) | 一种横向igbt及其制作方法 | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN116110972A (zh) | 集成jfet提升第三象限导通特性的碳化硅mosfet器件 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN115425065A (zh) | 一种碳化硅igbt器件及其制造方法 | |
| CN113078204B (zh) | 一种氮化镓3d-resurf场效应晶体管及其制造方法 | |
| CN114220860A (zh) | 一种高可靠性平面栅SiC MOSFET器件结构及其制备方法 | |
| CN114927565B (zh) | 集成开基区pnp晶体管碳化硅mosfet器件及制备方法 | |
| CN112750912A (zh) | 一种高压碳化硅mos器件及其制备方法 | |
| CN116130507A (zh) | 集成自适应镇流电阻的碳化硅mosfet器件及其制备方法 | |
| CN111969053A (zh) | 低导通压降二极管器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |