CN114220860A - 一种高可靠性平面栅SiC MOSFET器件结构及其制备方法 - Google Patents
一种高可靠性平面栅SiC MOSFET器件结构及其制备方法 Download PDFInfo
- Publication number
- CN114220860A CN114220860A CN202111484626.0A CN202111484626A CN114220860A CN 114220860 A CN114220860 A CN 114220860A CN 202111484626 A CN202111484626 A CN 202111484626A CN 114220860 A CN114220860 A CN 114220860A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- gate
- diode
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 230000007480 spreading Effects 0.000 claims abstract description 11
- 238000003892 spreading Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 210000003850 cellular structure Anatomy 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000011049 filling Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 210000004027 cell Anatomy 0.000 claims description 4
- 238000004070 electrodeposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000006731 degradation reaction Methods 0.000 abstract description 5
- 238000011084 recovery Methods 0.000 abstract description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 41
- 229910010271 silicon carbide Inorganic materials 0.000 description 41
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 5
- 238000000338 in vitro Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体技术领域，具体涉及一种单片集成反向续流二极管的高可靠性平面栅SiC MOSFET器件结构及其制备方法，所述平面栅SiC MOSFET器件的元胞结构包括：漏极金属、N+衬底、N‑漂移区，所述N‑漂移区的顶部设有电流扩散层一和电流扩散层二，所述电流扩散层一中设有P型屏蔽区和P+区；所述电流扩展层由电流扩散层一和电流扩散层二构成，电流扩散层二层位于P型屏蔽层和P+区之间；所述元胞结构的N‑漂移区顶部设有P‑base区，P‑base区内还设有N+区以及P+区，N+区以及P+区与源极金属相连。本发明改善了器件的反向恢复能力，避免了体二极管导通而引起的双极性退化，提高器件的可靠性。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种单片集成反向续流二极管的高可靠性平面栅SiC MOSFET器件结构及其制备方法。
背景技术
无论是促进传统产业转型还是现代技术创新的新兴产业，均十分需要实现高可靠性及高效率地利用电能。然而，以Si等电子材料为主的功率控制器件很难在极端高温高压高频、强辐射的各种苛刻环境下工作，目前传统的Si器件已经趋于其理论极限，无法显著改善性能以满足上述实际应用需求。SiC在禁带宽度、击穿电压、电子饱和漂移速度以及电子迁移率等方面具有显著性能优势，其中SiC MOSFET是目前发展最迅速的功率半导体器件之一。
传统平面栅SiC MOSFET结构如图1所示，P+区(6)、P-base区(4)、N-漂移区(3)和N+衬底(2)构成了体二极管。当SiC MOSFET正向导通时，如图2所示，P-base区(4)反型形成N沟道，电子得以从源极流向漏极，形成电流。当SiC MOSFET关断时由体二极管导通续流，如图3所示，体二极管在导通时会产生较大的导通压降因此损耗也会增加，而且，长时间的电应力等条件会使SiC晶圆发生双极性退化从而降低器件的可靠性，因此，要避免体二极管的导通。为解决上述问题，可以通过在SiC MOSFET体外反并联一个二极管，如图4所示。图5所示为SiC MOSFET工作在第一象限即正向导通时，电流流经N+衬底(2)、N-漂移区(3)、P-base区(4)、N+区(5)，当器件工作在恶劣环境中突发短路时，流经SiC MOSFET的电流大大增加，电路电流持续上升，增加器件损坏和电路故障的风险。如图6所示，当SiC MOSFET关断时由反并联的体外二极管续流，体外二极管的电流以一个或多个沟道从阳极(10)流向阴极(13)，虽然体外二极管提供了一个低阻通道，但仍有一小部分电流从SiC MOSFET的集成二极管流过。并且体外反并联一个二极管不仅会增大芯片面积，使系统成本增加，还会因为SiCMOSFET与二极管的芯片级连接，引入额外的杂散参数，影响系统的动态性能和可靠性。
如何在不改变器件本身性能的同时提高器件在第三象限的工作能力和器件可靠性已成为行业内亟待解决的重大难题。
发明内容
本发明目的在于克服现有技术的不足，提供一种反向恢复特性得到改善的单片集成反向续流二极管的高可靠性平面栅SiC MOSFET器件，避免双极性退化，降低饱和电流，提高短路可靠性。
为达到上述目的，本发明采用的技术方案如下：
一种单片集成反向续流二极管的高可靠性平面栅SiC MOSFET器件，所述平面栅SiC MOSFET器件的元胞结构包括：漏极金属、N+衬底、N-漂移区，所述N-漂移区的顶部设有电流扩散层一和电流扩散层二，所述电流扩散层一中设有P型屏蔽区和P+区；所述电流扩展层由电流扩散层一和电流扩散层二构成，电流扩散层二层位于P型屏蔽层和P+区之间；所述元胞结构的N-漂移区顶部设有P-base区，P-base区内还设有N+区以及P+区，N+区以及P+区与源极金属相连。
进一步地，所述元胞结构的N-漂移区与源极金属之间设有栅极结构，所述栅极结构包括多晶硅栅极与栅极氧化物，所述栅极氧化物位于所述多晶硅栅极与源极金属、二极管填充层、P-base区、N+区、P+区、电流扩散层一以及P型屏蔽区之间。
进一步地，所述源极金属、二极管填充层、电流扩散层一、N-漂移区、N+衬底以及漏极金属在器件内形成续流二极管，所述二极管填充层与电流扩散层一形成具有势垒高度的二极管结构；
所述P型屏蔽区与P+区之间的JFET效应会降低器件工作时在饱和区的电流，P型屏蔽区与P+区之间的电流扩散层二能够保持器件工作时在线性区的特性不变。
进一步地，所述N-漂移区顶部两侧对称地设有P型屏蔽区和P-base区，位于所述N-漂移区顶部两侧的P-base区内的N+区和P+区分别相互对称；
所述P型屏蔽区采用不同的掺杂浓度、以及与P+区的距离改变器件的饱和电流。
基于一个总的发明构思，本发明的另一个目的在于提供上述单片集成反向续流二极管的高可靠性平面栅SiC MOSFET器件的制备方法，包括如下步骤：
S01.淀积掩膜层并通过光刻确定离子注入窗口；
S02.通过高能离子注入形成P型屏蔽层；
S03.掩模光刻形成电流扩展层注入窗口；
S04.离子注入形成CSL层；
S05.掩模光刻形成P-base注入窗口；
S06.离子注入形成P-base层；
S07.掩模光刻形成N+注入窗口；
S08.离子注入形成N+层；
S09.掩模光刻形成P+注入窗口；
S10.离子注入形成P+层；
S11.利用高温退火激活注入离子形成高掺杂的电流扩散层一、P-base区、P型屏蔽区、N+区和P+区；
S12.通过热氧化形成栅氧，淀积多晶硅，刻蚀形成栅极结构；
S13.通过淀积SiO2，使氧化层包住栅极多晶硅，并在除栅极多晶硅外侧氧化层以外的其他区域露出SiC表面；
S14.采用高温退火在SiC表面形成肖特基接触，形成反向续流二极管结构；
S15.采用高温退火形成欧姆接触；
S16.金属化，形成电极。
优选地，采用高温退火在SiC表面各电极位置形成欧姆接触时，使单片集成续流二极管的阳极与MOSFET的源极共用同一金属；
优选地，采用高温退火在SiC表面电极位置形成欧姆接触之前进行如下操作：图形化各个电极的接触，剥离光刻胶去除多余金属。
本发明在传统的SiC MOSFET结构基础上进行改进，将平面栅极分裂插入反向续流二极管，同时在器件P基区引入两层电流扩散层(CSL)和双重P型屏蔽层，P型屏蔽层产生的耗尽区会对集成反向续流二极管和栅极底部氧化层起到保护作用，防止器件的击穿电压下降。双重P型屏蔽层之间的JFET效应使器件工作在饱和区的电流减小，降低短路峰值电流，提高器件的短路能力，并且两层电流扩散层优化了器件在线性区的工作性能。同时在不使工艺更加繁琐的条件下集成高可靠性的续流二极管，使其反向开启电压降低，改善器件在第三象限的特性，避免了体二极管导通引发的器件双极性退化，提高了SiC MOSFET器件的开关特性和短路耐量；。
与现有技术相比，本发明的优点和积极效果如下：通过在沟道区设置双重P型屏蔽区，使得器件的饱和电流下降，大幅提高短路耐量，并且能够保护集成续流二极管和栅极，提高击穿电压。同时，引入高掺杂浓度的电流扩散层，优化器件在线性区的工作特性。在SiCMOSFET中集成续流二极管，改善了器件的反向恢复能力，避免了体二极管导通而引起的双极性退化，提高器件的可靠性，同时本发明降低了SiC MOSFET器件饱和电流，提高短路鲁棒性；裂栅结构也改善了器件的栅极电荷，提高器件的动态工作性能。
附图说明
图1为传统平面栅MOSFET的结构示意图；
图2为传统平面栅MOSFET正向导通时的结构示意图；
图3为传统平面栅MOSFET关断续流时的结构示意图；
图4为体外反并联一个二极管的传统平面栅MOSFET的结构示意图；
图5为体外反并联一个二极管的传统平面栅MOSFET在正向导通时的结构示意图；
图6为体外反并联一个二极管的传统平面栅MOSFET在关断续流时的结构示意图；
图7为本发明所提出的一种单片集成反向续流二极管的高可靠性平面栅SiCMOSFET器件结构示意图；
图8为本发明所提出的一种单片集成反向续流二极管的高可靠性平面栅SiCMOSFET器件正向导通时的结构示意图；
图9为本发明所提出的一种单片集成反向续流二极管的高可靠性平面栅SiCMOSFET器件关断续流时的结构示意图；
图10为本发明的I-V曲线图；
图11为本发明电容特性图；
图12为本发明栅极电荷特性图；
图13为本发明发生短路时的波形图；
图14为本发明器件制备流程图。
具体实施方式
为了使本领域技术人员更好地理解本发明的技术方案，下面结合附图对本发明进行详细描述，本部分的描述仅是示范性和解释性，不应对本发明的保护范围有任何的限制作用。
本实施例的半导体器件以碳化硅MOSFET为例进行描述，但该技术也同样适用于其他宽禁带半导体器件。
如图7所示，本实施例提供的一种单片集成反向续流二极管的高可靠性平面栅SiCMOSFET器件，所述平面栅SiC MOSFET器件的元胞结构包括：自下而上依次设置的漏极金属1、N+衬底2、N-漂移区3，所述N-漂移区3顶部设有钳形的P型屏蔽区6和电流扩散层一4和电流扩散层二41，所述N-漂移区3的表面设置有续流二极管结构，所述电流扩散层一4的两侧各设置一个P-base区5，所述P-base区5的表面设置有金属源极11；所述续流二极管的阳极与金属源极11连接，所述N-漂移区3与金属源极11之间设置有栅极结构；
所述元胞结构两侧的P-base区5中具有N+区7，所述元胞结构栅极区9下方的P-base区5中有N+区7和P+区8，所述P+区8位于N+区7的外侧，所述P+区8和N+区7的引出端均与金属源极11相连；
所述集成续流二极管结构包含二极管填充层12和电流扩散层一4，所述N-漂移区3上设置有二极管填充层12，所述二极管填充层12底部与N-漂移区3之间有电流扩散层一4，其中，电流扩散层一4中设有两个P型屏蔽区6，所述二极管填充层12和电流扩散层一4形成具有特定势垒高度的接触界面，所述集成续流二极管由金属源极11、二极管填充层12、电流扩散层一4、P型屏蔽区6、N-漂移区3、N+衬底2和漏极金属1构成；
所述栅极结构包括多晶硅栅极9和栅氧10，所述多晶硅栅极9与金属源极11、P-base区5、N+区7、电流扩散层一4之间设置有栅氧10；
其中，所述电流扩散层二41与P型屏蔽区6采用不同的尺寸与掺杂浓度来调整器件的输出特性曲线；所述二极管接触区可以为可为肖特基接触金属(Ni、Ti、Au、Pt等金属或多种金属合金)或异质结接触材料(多晶硅、单晶硅、锗等半导体)，可采用不同类型和特性的填充物质来调节续流二极管的势垒高度，从而形成最优的开启电压。
附图展示的本发明的效果图均是基于填充物质为Ni金属的接触材料。器件工作在第一象限即正向导通时，如图8所示，反型层沟道开通，续流二极管的电流路径关闭，同传统结构的正向工作。不同的是由于P型屏蔽区6和P+区8的存在，器件的JFET效应增强，电流增大导电沟道将会更容易夹断，因此饱和电流下降。同时高掺杂浓度的电流扩散层一4保证器件在线性区的特性不变。功率半导体器件一般工作在线性区，因此在不降低器件正常工作性能的基础上提高了器件在发生短路时的可靠性。器件工作在第三象限即反向续流时，如图9所示，沟道关闭，由于续流二极管的开启电压远低于体二极管的开启电压，此时由续流二极管承担反向续流任务，电流从续流二极管流入漂移区。而当器件处于正向阻断时，由于在续流二极管两侧存在P型屏蔽区6和P+区8，形成耗尽区将肖特基接触下方区域夹断，起到电场屏蔽保护作用，提高器件耐压能力。
在具体实施中，SiC MOSFET栅极结构和续流二极管结构、电流扩散层与P型屏蔽区的相对位置关系和数量比例可以根据实际需要在版图中进行不同设计。
如图10-图13所示的实验结果，由于集成续流二极管承担反向续流任务，集成续流二极管的SiC MOSFET反向恢复特性明显优于传统SiC MOSFET；并且集成续流二极管的SiCMOSFET的反向开启电流明显低于传统SiC MOSFET。
由于结构上的优势，采用裂栅结构，减小漏-栅跨越的长度，从而减小了反向转移电容，如图11所示的电容特性，图12的门极电荷特性对比图显示门极电荷也大大降低。
引入了双重的P型屏蔽区6和P+区8大幅降低器件饱和区电流，如图10所示，因此本发明具有更好的短路耐力，短路波形如图13所示；在同等短路时间下，器件的短路峰值电流大幅降低，同时器件的最大结温也得到改善，因此提高了本发明的短路能力。
上述单片集成续流二极管的SiC MOSFET器件的制备方法，包括如下步骤：
晶圆准备：对晶圆进行检查、清洗、干燥；
先淀积掩膜层并通过多次光刻转移图形至晶圆上，然后通过高能离子注入形成高掺杂的电流扩散层、P型屏蔽区、P-base区、N+区和P+区，利用高温退火激活注入离子；
通过热氧化形成栅氧，之后通过刻蚀形成栅极结构，将栅极结构刻蚀成两部分，并在两个栅极之间的区域露出SiC表面；
再通过淀积工艺，淀积SiO2层，使氧化层包住栅极多晶硅，并在除栅极多晶硅外侧氧化层以外的其他区域露出SiC表面；
淀积接触金属，并使源极、漏极的接触图形化，剥离光刻胶去除多余金属后，通过高温退火在SiC表面各电极位置形成欧姆接触；同时形成肖特基接触形成反向续流二极管；
电极金属加厚和图形化，并采用PI胶进行表面保护。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本发明的方法及其核心思想。以上所述仅是本发明的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合；这些改进润饰、变化或组合，或未经改进将发明的构思和技术方案直接应用于其它场合的，均应视为本发明的保护范围。
上述实施例仅是本发明的较优实施方式，凡是依据本发明的技术实质对以上实施例所做的任何简单修饰、修改及替代变化，均属于本发明技术方案的范围内。
Claims (7)
1.一种单片集成反向续流二极管的高可靠性平面栅SiC MOSFET器件，所述平面栅SiCMOSFET器件的元胞结构包括：漏极金属(1)、N+衬底(2)、N-漂移区(3)，其特征在于，所述N-漂移区(3)的顶部设有电流扩散层一(4)和电流扩散层二(41)，所述电流扩散层一(4)中设有P型屏蔽区(6)和P+区(8)；所述电流扩展层由电流扩散层一(4)和电流扩散层二(41)构成，电流扩散层二(41)层位于P型屏蔽层(6)和P+区(8)之间；所述元胞结构的N-漂移区(3)顶部设有P-base区(5)，P-base区(5)内还设有N+区(7)以及P+区(8)，N+区(7)以及P+区(8)与源极金属(11)相连。
2.根据权利要求1所述的一种单片集成反向续流二极管的高可靠性平面栅SiC MOSFET器件，其特征在于，所述元胞结构的N-漂移区(3)与源极金属(11)之间设有栅极结构，所述栅极结构包括多晶硅栅极(9)与栅极氧化物(10)，所述栅极氧化物位于所述多晶硅栅极(9)与源极金属(11)、二极管填充层(12)、P-base区(5)、N+区(7)、P+区(8)、电流扩散层一(4)以及P型屏蔽区(6)之间。
3.根据权利要求2所述的一种单片集成反向续流二极管的高可靠性平面栅SiC MOSFET器件，其特征在于，所述源极金属(11)、二极管填充层(12)、电流扩散层一(4)、N-漂移区(3)、N+衬底(2)以及漏极金属(1)在器件内形成续流二极管，所述二极管填充层(12)与电流扩散层一(4)形成具有势垒高度的二极管结构。
4.根据权利要求3所述的一种单片集成反向续流二极管的高可靠性平面栅SiC MOSFET器件，其特征在于，所述N-漂移区(3)顶部两侧对称地设有P型屏蔽区(6)和P-base区(5)，位于所述N-漂移区(3)顶部两侧的P-base区(5)内的N+区(7)和P+区(8)分别相互对称。
5.如权利要求3或4中任意一项所述的一种单片集成反向续流二极管的高可靠性平面栅SiC MOSFET器件的制备方法，其特征在于，包括如下步骤：
S01.淀积掩膜层并通过光刻确定离子注入窗口；
S02.通过高能离子注入形成P型屏蔽层；
S03.掩模光刻形成电流扩展层注入窗口；
S04.离子注入形成CSL层；
S05.掩模光刻形成P-base注入窗口；
S06.离子注入形成P-base层；
S07.掩模光刻形成N+注入窗口；
S08.离子注入形成N+层；
S09.掩模光刻形成P+注入窗口；
S10.离子注入形成P+层；
S11.利用高温退火激活注入离子形成高掺杂的电流扩散层一(4)、P-base区(5)、P型屏蔽区(6)、N+区(7)和P+区(8)；
S12.通过热氧化形成栅氧，淀积多晶硅，刻蚀形成栅极结构；
S13.通过淀积SiO2，使氧化层包住栅极多晶硅，并在除栅极多晶硅外侧氧化层以外的其他区域露出SiC表面；
S14.采用高温退火在SiC表面形成肖特基接触，形成反向续流二极管结构；
S15.采用高温退火形成欧姆接触；
S16.金属化，形成电极。
6.根据权利要求5所述的一种单片集成反向续流二极管的高可靠性平面栅SiC MOSFET器件的制备方法，其特征在于，高温退火在SiC表面各电极位置形成欧姆接触时，使单片集成续流二极管的阳极与MOSFET的源极共用同一金属。
7.根据权利要求5所述的一种单片集成反向续流二极管的高可靠性平面栅SiC MOSFET器件的制备方法，其特征在于，高温退火在SiC表面电极位置形成欧姆接触之前进行如下操作：图形化各电极的接触，剥离光刻胶去除多余金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111484626.0A CN114220860A (zh) | 2021-12-07 | 2021-12-07 | 一种高可靠性平面栅SiC MOSFET器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111484626.0A CN114220860A (zh) | 2021-12-07 | 2021-12-07 | 一种高可靠性平面栅SiC MOSFET器件结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114220860A true CN114220860A (zh) | 2022-03-22 |
Family
ID=80700126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111484626.0A Pending CN114220860A (zh) | 2021-12-07 | 2021-12-07 | 一种高可靠性平面栅SiC MOSFET器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114220860A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117153885A (zh) * | 2023-09-15 | 2023-12-01 | 陕西亚成微电子股份有限公司 | 分离栅沟槽mosfet器件及制备方法 |
-
2021
- 2021-12-07 CN CN202111484626.0A patent/CN114220860A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117153885A (zh) * | 2023-09-15 | 2023-12-01 | 陕西亚成微电子股份有限公司 | 分离栅沟槽mosfet器件及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114122139B (zh) | 具有集成二极管的碳化硅mosfet器件及制造方法 | |
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| US6693322B2 (en) | Semiconductor construction with buried island region and contact region | |
| JP2007234925A (ja) | ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| CN112768532A (zh) | 一种单片集成续流二极管的SiC MOSFET器件及其制备方法 | |
| WO2023142393A1 (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN108231903B (zh) | 一种带软恢复体二极管的超结功率mosfet | |
| KR20110134486A (ko) | 실리콘 카바이드 바이폴라 접합 트랜지스터 | |
| CN107464837B (zh) | 一种超结功率器件 | |
| WO2020002653A1 (en) | Mosfet in sic with self-aligned lateral mos channel | |
| JP2024526524A (ja) | 高速フリーホイールダイオードを集積したトレンチ型ＳｉＣ－ＭＯＳＦＥＴ及びその製造方法 | |
| CN115579397A (zh) | 双级沟槽栅碳化硅mosfet及其制备方法 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN116387362A (zh) | 一种集成HJD的SiC UMOSFET器件及其制备方法 | |
| CN115832057A (zh) | 一种碳化硅mosfet器件以及制备方法 | |
| CN117080269A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN114784107B (zh) | 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法 | |
| CN110729356B (zh) | 一种具有内嵌沟道二极管的SiC MOSFET结构 | |
| US20220216331A1 (en) | Semiconductor device and method for designing thereof | |
| CN117497601B (zh) | 平面型碳化硅晶体管的结构、制造方法及电子设备 | |
| CN117476774B (zh) | 垂直型碳化硅晶体管的结构、制造方法及电子设备 | |
| CN114220860A (zh) | 一种高可靠性平面栅SiC MOSFET器件结构及其制备方法 | |
| CN112349781A (zh) | 一种异质集成二极管的SiC MOSFET器件 | |
| CN102290434B (zh) | 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |