CN110729356B - 一种具有内嵌沟道二极管的SiC MOSFET结构 - Google Patents

一种具有内嵌沟道二极管的SiC MOSFET结构 Download PDF

Info

Publication number
CN110729356B
CN110729356B CN201911040815.1A CN201911040815A CN110729356B CN 110729356 B CN110729356 B CN 110729356B CN 201911040815 A CN201911040815 A CN 201911040815A CN 110729356 B CN110729356 B CN 110729356B
Authority
CN
China
Prior art keywords
mosfet
region
diode
gate
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911040815.1A
Other languages
English (en)
Other versions
CN110729356A (zh
Inventor
周新田
庞浩洋
贾云鹏
胡冬青
吴郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201911040815.1A priority Critical patent/CN110729356B/zh
Publication of CN110729356A publication Critical patent/CN110729356A/zh
Application granted granted Critical
Publication of CN110729356B publication Critical patent/CN110729356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种具有内嵌沟道二极管的SiC MOSFET结构,从下至上依次为漏极金属,衬底层,N‑漂移层,JFET区;P‑base区位于JFET区两侧,P‑base预设区域上表面为N+源区及P‑plus区;左侧N+源区、P‑base区以及部分JFET区上表面为MOSFET栅氧,右侧为厚度较薄的沟道二极管栅氧;MOSFET多晶硅栅位于MOSFET栅氧的上表面;沟道二极管多晶硅栅位于沟道二极管栅氧的上表面;隔离氧位于MOSFET多晶硅栅、沟道二极管多晶硅栅以及裸露的MOSFET栅氧和沟道二极管栅氧的上表面;源极金属位于N+源区、P‑plus区及隔离氧的上表面,且与沟道二极管多晶硅栅相连。

Description

一种具有内嵌沟道二极管的SiC MOSFET结构
技术领域
本发明涉及半导体技术领域,具体涉及一种具有内嵌沟道二极管的SiC MOSFET结构。
背景技术
以SiC为代表的宽禁带半导体材料的突破给发展新一代电力电子带来希望。SiC材料具有比Si材料更高的击穿场强、更高的载流子饱和速度和更高的热导率,使SiC电力电子器件比Si的同类器件具有关断电压高、导通电阻小、开关频率高、效率高和高温性能好的特点。SiC电力电子器件将成为兆瓦电子学和绿色能源发展的重要基础之一。
作为单极功率器件,由于其具有低导通电阻、高输入阻抗、高开关速度等优势,SiCMOSFET在阻断电压3000~4500V范围内将成为理想的高压功率开关器件,完全有可能取代Si IGBT器件,进一步提高系统的整体效率以及开关频率。SiC MOSFET作为第三代半导体器件,在电力电子领域中是Si基器件的有力竞争者,由于SiC材料拥有更加卓越的性能优势,使得SiC MOSFET具有在更高温度、更高电压、更高频率下应用的潜力。
在整流器或逆变器系统中,功率网络中的开关器件常常需要反并联一个续流二极管来减缓电压尖峰对于开关器件所带来的冲击。目前对于续流二极管的选择主要有如下几种方案:1、采用外接二极管的方式,但是这会给系统带来额外的寄生电容及电感,增加系统的损耗;2、采用二极管与开关器件集成封装的形式,但这种方法会额外增加芯片的面积,从而增加器件的漏电,使其温度特性发生退化。3、利用MOSFET器件本身的寄生体二极管作为反向工作时的续流管,但对于传统的SiC MOSFET来讲,体二极管的导通还会带来两个问题:一是SiC MOSFET体二极管接近3V的开启电压会造成系统额外的功率损耗;二是体二极管的导通会诱发双极退化现象,这是由于电子空穴对的复合会造成SiC材料缺陷的增生,从而使得整个器件的漏电增加,造成失效。
发明内容
为了解决传统SiC MOSFET结构无法使用体二极管续流的问题,本发明提出一种具有内嵌沟道二极管的SiC MOSFET结构。本发明要解决的技术问题通过以下技术方案实现:
本发明的一个实施例提供了一种内嵌沟道二极管的SiC MOSFET结构,包括:
N-漂移层;
衬底层,位于所述N-漂移层的下表面;
漏极金属,位于所述衬底层的下表面;
JFET区,位于所述N-漂移层的上表面;
P-base区,位于所述JFET区的两侧;
N+源区,位于所述左右P-base区的预设区域的上表面;
P-plus区,位于所述左右P-base区的预设区域的上表面,且位于N+源区外侧;
MOSFET栅氧,位于左侧N+源区、左侧P-base区以及部分JFET区的上表面;
沟道二极管栅氧,位于右侧N+源区、右侧P-base区以及部分JFET区的上表面,厚度要小于所述MOSFET栅氧,且与MOSFET栅氧相邻;
MOSFET多晶硅栅,位于所述MOSFET栅氧的上表面;
沟道二极管多晶硅栅,位于所述沟道二极管栅氧的上表面,且与MOSFET多晶硅栅构成分裂栅结构;
隔离氧,位于所述MOSFET多晶硅栅、沟道二极管多晶硅栅以及裸露的MOSFET栅氧和沟道二极管栅氧的上表面;
源极金属,位于所述N+源区、P-plus区及隔离氧的上表面,且与所述沟道二极管多晶硅栅通过接触孔相连。
优选的,所述MOSFET栅氧厚度为50nm~150nm。
优选的,所述沟道二极管栅氧厚度为10nm~50nm。
优选的,所述MOSFET多晶硅栅和沟道二极管多晶硅栅的水平间距为0.2μm~1μm。
优选的,所述源极金属与沟道二极管多晶硅栅的接触孔长度为0.2μm~1μm。
优选的,所述MOSFET多晶硅栅和沟道二极管多晶硅栅的材料为多晶硅,该多晶硅为N型掺杂,掺杂元素为P元素,掺杂浓度为1×1019~1×1020cm-3
优选的,所述的JFET区为N型SiC,掺杂元素为N元素,掺杂浓度为1×1017~5×1017cm-3,厚度为1~2μm。
有益效果
本发明提出的内嵌沟道二极管的SiC MOSFET结构,当其作为续流管使用时,电流可以通过沟道二极管输运而不是寄生体二极管,这样可以完全消除双极退化效应,同时也降低了开启电压,减小了功率损耗;此外,部分多晶硅经过刻蚀形成了沟道二极管多晶硅栅,由此减弱了器件电极间的耦合作用,使得SiC MOSFET的电容特性、栅电荷特性得到了极大改善。
附图说明
图1为传统SiC MOSFET结构图;
图2为本发明提出的具有内嵌沟道二极管的SiC MOSFET结构图;
图3为工作在反向续流状态时,传统结构与本发明结构导通曲线的仿真结果对比图;
图4为在反向电流ISD=100A/cm2时,传统结构与本发明结构器件内部空穴浓度分布情况的对比图;
图5为在反向电流ISD=100A/cm2时,传统结构与本发明结构器件内部空穴浓度的纵向分布图;
图6为传统结构与本发明结构器件的正向导通特性与反向击穿特性对比图;
图7为在正向电流IDS=100A/cm2时,传统结构与本发明结构器件内部电流密度分布情况的对比图;
图8为传统结构与本发明结构器件的输入电容特性(CISS)、输出电容特性(COSS)和转移电容特性(CRSS)的仿真结果对比图;
图9(a)为栅电荷特性仿真电路图,图9(b)为传统结构与本发明结构栅电荷特性的仿真结果对比图;
表1为传统结构与本发明结构性能参数的总结对比;
图10~图21为本发明器件结构的制作方法流程图。
具体实施方式
结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
需要说明的是,本实施例中提到的“上”“下”“左”“右”为该MOSFET器件结构处于图示状态时的位置关系,“长”为该MOSFET器件结构处于图示状态时的横向尺寸,“厚”为该MOSFET器件结构处于图示状态时的纵向尺寸。
实施例一
本实施例中的具有内嵌沟道二极管的SiC MOSFET结构,如图2所示,包括:
N-漂移层3;
衬底层2,位于所述N-漂移层3的下表面;
漏极金属1,位于所述衬底层2的下表面;
JFET区4,位于所述N-漂移层3的上表面;
P-base区5,位于所述JFET区4的两侧;
N+源区6,位于所述P-base区5的预设区域的上表面;
P-plus7区,位于所述P-base区5的预设区域的上表面,且位于N+源区6的外侧;
MOSFET栅氧9,位于左侧N+源区6、左侧P-base区5以及部分JFET区4的上表面;
沟道二极管栅氧12,位于右侧N+源区6、右侧P-base区5以及部分JFET区4的上表面,厚度要小于所述MOSFET栅氧,且与MOSFET栅氧9相邻;
MOSFET多晶硅栅8,位于所述MOSFET栅氧9的上表面;
沟道二极管多晶硅栅13,位于所述沟道二极管栅氧12的上表面;
隔离氧10,位于所述MOSFET多晶硅栅8、沟道二极管多晶硅栅13以及裸露的MOSFET栅氧9和沟道二极管栅氧12的上表面;
源极金属11,位于所述N+源区6、P-plus区7及隔离氧10的上表面,且与所述沟道二极管多晶硅栅13通过接触孔相连。
进一步地,MOSFET栅氧9、沟道二极管栅氧12和隔离氧10的材料均为SiO2
进一步地,MOSFET多晶硅栅8和沟道二极管多晶硅栅13的材料为多晶硅,该多晶硅为N型掺杂,掺杂元素为P元素,掺杂浓度为1×1019~1×1020cm-3
进一步地,源极金属11和漏极金属1的材料均为Ni/Ti/Ni/Ag叠层金属材料,用于形成欧姆接触。
进一步地,N-漂移层3为N型SiC,掺杂元素为N元素,掺杂浓度为1×1015~5×1016cm-3,厚度为5~15μm,N-漂移层3的掺杂浓度及厚度决定了该器件的击穿电压及导通特性。
进一步地,MOSFET栅氧9厚度为50nm~150nm,沟道二极管栅氧12厚度为10nm~50nm,沟道二极管栅氧12的厚度要薄于MOSFET栅氧9的厚度,以满足当器件作为反向续流二极管使用时,沟道二极管导通,衬底层2发射电子,通过右侧P-base区5上表面的反型层沟道,进入到右侧的N+源区6,进而进入到源极金属11,形成由源极金属11指向漏极金属1的反向电流。图3为工作在反向续流状态时,传统结构与本发明结构导通曲线的仿真结果对比图,可以明显看出,传统结构是通过体二极管进行反向导电的(双极导电),其开启电压VTH为2.7V,而本发明结构的导通曲线出现了线性区域,表明了内嵌的沟道二极管发生了单极导通,同时开启电压只有1.5V。图4为在反向电流ISD=100A/cm2时,传统结构与本发明结构器件内部空穴浓度分布情况的对比图,可以看出,本发明结构中N-漂移区3内的空穴浓度更低。图5为在反向电流ISD=100A/cm2时,传统结构与本发明结构器件内部空穴浓度的纵向分布图,更低的空穴浓度证明本发明结构极大地抑制了寄生体二极管的导通,这意味着其完全消除了双极退化效应。
进一步地,JFET区4为N型SiC,掺杂元素为N元素,掺杂浓度为1×1017~5×1017cm-3,厚度为1~2μm,JFET区4主要用于改善器件的导通特性,高浓度的JFET区4有利于改善电流分布,降低器件的导通电阻。图6为传统结构与本发明结构器件的正向导通特性与反向击穿特性对比图,可以看出,本发明结构的击穿电压BV相比传统结构并没有发生退化。在正向导通特性方面,虽然本发明结构中,器件的右侧沟道充当了器件反向导通时的导电路径,使得器件的正向导电沟道密度减半,但是由图6内的局部放大图可以看出,在线性区内,器件的载流能力并没有发生明显退化,当IDS=100A/cm2时,传统结构的导通电阻RON为0.89mΩ·cm2,而本发明结构的RON为0.96mΩ·cm2,相比之下,只增长了8%,这主要是因为高浓度的JFET区4可以使得电流流动的更加均匀,如图7所示。
进一步地,MOSFET多晶硅栅8和沟道二极管多晶硅栅13的水平间距为0.2μm~1μm,源极金属11与沟道二极管多晶硅栅13的接触孔长度为0.2μm~1μm,源极金属11通过接触孔与沟道二极管多晶硅栅13连接。相比如图1所示的传统结构,本发明结构的部分多晶硅经过刻蚀形成了沟道二极管多晶硅栅13,由此减弱了器件电极间的耦合作用,使得SiC MOSFET的电容特性、栅电荷特性得到了极大改善。图8为传统结构与本发明结构器件的输入电容特性(CISS)、输出电容特性(COSS)和转移电容特性(CRSS)的仿真结果对比图,当VDS=200V时,传统结构的CISS为20nF/cm2,CRSS为52pF/cm2,而本发明结构的CISS仅为9nF/cm2,减小了55%,CRSS为7pF/cm2,减小了87%。图9(a)为栅电荷特性仿真电路图,图9(b)为传统结构与本发明结构栅电荷特性的仿真结果对比图,由图中可以看出,传统结构的栅电荷QG为1037nC/cm2,栅漏电荷QGD为121nC/cm2,而本发明结构的栅电荷QG为531nC/cm2,栅漏电荷QGD为12nC/cm2,相比之下,分别下降了49%和90%,因此,衡量器件高频特性优劣的品质因子RON×QG和RON×QGD分别改善了45%和89%,这意味着本发明结构在高频应用中更具优势。为了更直观的进行比较,表一总结了这两种结构的性能参数。
进一步地,P-base区5为P型掺杂,掺杂元素为Al元素,掺杂浓度为1×1017~5×1017cm-3,P-base区5厚度为1~2μm。
进一步地,N+源区6为N型掺杂,掺杂元素为N元素,掺杂浓度为1×1019~1×1020cm-3,N+源区6厚度为0.1~1μm。
进一步地,P-plus7为P型掺杂,掺杂元素为Al元素,掺杂浓度为1×1019~1×1020cm-3,P-plus7厚度为0.1~1μm。
请参见图10~图21,图10~图21为本发明器件结构的制作方法流程图,具体制备方法包括以下步骤:
步骤1:选取SiC衬底层2,在衬底层2的上表面利用外延生长工艺,生长N-漂移层3,该N-漂移层3掺杂元素为N元素,掺杂浓度为1×1015~5×1016cm-3,厚度为5~15μm,参见图10。
步骤2:在N-漂移层3的上表面利用外延生长工艺,生长JFET区4,该JFET区4掺杂元素为N元素,掺杂浓度为1×1017~5×1017cm-3,厚度为1~2μm,参见图11。
步骤3:在400℃环境温度下,采用Ni/Au金属层作为阻挡层,对JFET区4上表面进行4次Al离子注入,注入能量分别为200keV、300keV、400keV和500keV,在注入能量为200keV时,注入剂量为1.0×1012cm-2;在注入能量为300keV时,注入剂量为5.0×1012cm-2;在注入能量为400keV时,注入剂量为4.0×1013cm-2;在注入能量为500keV时,注入剂量为7.0×1012cm-2,以形成P-base区5,参见图12。
步骤4:在400℃环境温度下,采用SiO2氧化层作为阻挡层,对左右两个P-base区5上表面进行4次N离子注入,注入能量分别为60keV、80keV、100keV和120keV,在注入能量为60keV时,注入剂量为1.6×1015cm-2;在注入能量为80keV时,注入剂量为1.8×1015cm-2;在注入能量为100keV时,注入剂量为2.0×1015cm-2;在注入能量为120keV时,注入剂量为1.8×1015cm-2,以形成N+源区6,参见图13。
步骤5:在400℃环境温度下,采用SiO2氧化层作为阻挡层,对左右两个P-base区5上表面进行4次Al离子注入,注入能量分别为60keV、80keV、100keV和120keV,在注入能量为60keV时,注入剂量为1.6×1015cm-2;在注入能量为80keV时,注入剂量为1.8×1015cm-2;在注入能量为100keV时,注入剂量为2.0×1015cm-2;在注入能量为120keV时,注入剂量为1.8×1015cm-2,以形成P-plus区7,参见图14。
步骤6:在1200℃~1800℃的氩气环境中进行离子注入后的高温退火,退火时间为20~60分钟,激活P-base区5、N+源区6及P-plus区7的杂质离子。
步骤7:在干氧环境中,环境温度1100℃,氧化时间8h,在JFET区4、左右两个P-base区5、左右两个N+源区6、左右两个P-plus7上表面生长SiO2,厚度为30nm,再通过PECVD淀积一层厚度为20~120nm的SiO2,参见图15。
步骤8:在SiO2上表面采用光刻胶作为掩膜版,刻蚀掉右侧部分SiO2,参见图16。
步骤9:在SiO2上表面淀积多晶硅,多晶硅为N型掺杂,掺杂元素为P元素,掺杂浓度为1×1019~1×1020cm-3,参见图17。
步骤10:在多晶硅上表面采用光刻胶作为掩膜版,刻蚀步骤9中淀积的多晶硅,以形成MOSFET多晶硅栅8,及沟道二极管多晶硅栅13,参见图18。
步骤11:在MOSFET多晶硅栅8、沟道二极管多晶硅栅13、以及所有裸露的上表面淀积SiO2,参见图19。
步骤12:在所述SiO2上表面采用光刻胶作为掩膜版,刻蚀SiO2,以露出P-plus区7、N+源区6及沟道二极管多晶硅栅13的部分上表面,及形成位于左侧N+源区6、左侧P-base区5以及部分JFET区4的上表面的MOSFET栅氧9,位于右侧N+源区6、右侧P-base区5以及部分JFET区4的上表面的厚度较薄的沟道二极管栅氧12,参见图20。
步骤13:在器件正面淀积Ni/Ti/Ni/Ag叠层金属作为源极金属11,在器件背面淀积Ni/Ti/Ni/Ag叠层金属作为漏极金属1,参见图21。
在本发明的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (7)

1.一种具有内嵌沟道二极管的SiC MOSFET结构,其特征在于,包括:
N-漂移层(3);
衬底层(2),位于所述N-漂移层(3)的下表面;
漏极金属(1),位于所述衬底层(2)的下表面;
JFET区(4),位于所述N-漂移层(3)的上表面;
P-base区(5),位于所述JFET区(4)的两侧;
N+源区(6),位于左右P-base区(5)的预设区域的上表面;
P-plus区(7),位于所述左右P-base区(5)的预设区域的上表面,且位于N+源区(6)外侧;
MOSFET栅氧(9),位于左侧N+源区(6)、左侧P-base区(5)以及部分JFET区(4)的上表面;
沟道二极管栅氧(12),位于右侧N+源区(6)、右侧P-base区(5)以及部分JFET区(4)的上表面,厚度要小于所述MOSFET栅氧,且与MOSFET栅氧(9)相邻;
MOSFET多晶硅栅(8),位于所述MOSFET栅氧(9)的上表面;
沟道二极管多晶硅栅(13),位于所述沟道二极管栅氧(12)的上表面,且与MOSFET多晶硅栅(8)构成分裂栅结构;
隔离氧(10),位于所述MOSFET多晶硅栅(8)、沟道二极管多晶硅栅(13)以及裸露的MOSFET栅氧(9)和沟道二极管栅氧(12)的上表面;
源极金属(11),位于所述N+源区(6)、P-plus区(7)及隔离氧(10)的上表面,且与所述沟道二极管多晶硅栅(13)通过接触孔相连。
2.按照权利要求1所述的一种具有内嵌沟道二极管的SiC MOSFET结构,其特征在于,所述MOSFET栅氧(9)厚度为50nm~150nm。
3.按照权利要求1所述的一种具有内嵌沟道二极管的SiC MOSFET结构,其特征在于,所述沟道二极管栅氧(12)厚度为10nm~50nm。
4.按照权利要求1所述的一种具有内嵌沟道二极管的SiC MOSFET结构,其特征在于,所述MOSFET多晶硅栅(8)和沟道二极管多晶硅栅(13)的水平间距为0.2μm~1μm。
5.按照权利要求1所述的一种具有内嵌沟道二极管的SiC MOSFET结构,其特征在于,所述源极金属(11)与沟道二极管多晶硅栅(13)的接触孔长度为0.2μm~1μm。
6.按照权利要求1所述的一种具有内嵌沟道二极管的SiC MOSFET结构,其特征在于,所述MOSFET多晶硅栅(8)和沟道二极管多晶硅栅(13)的材料为多晶硅,该多晶硅为N型掺杂,掺杂元素为P元素,掺杂浓度为1×1019~1×1020cm-3
7.按照权利要求1所述的一种具有内嵌沟道二极管的SiC MOSFET结构,其特征在于,所述的JFET区(4)为N型SiC,掺杂元素为N元素,掺杂浓度为1×1017~5×1017cm-3,厚度为1~2μm。
CN201911040815.1A 2019-10-30 2019-10-30 一种具有内嵌沟道二极管的SiC MOSFET结构 Active CN110729356B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911040815.1A CN110729356B (zh) 2019-10-30 2019-10-30 一种具有内嵌沟道二极管的SiC MOSFET结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911040815.1A CN110729356B (zh) 2019-10-30 2019-10-30 一种具有内嵌沟道二极管的SiC MOSFET结构

Publications (2)

Publication Number Publication Date
CN110729356A CN110729356A (zh) 2020-01-24
CN110729356B true CN110729356B (zh) 2023-03-21

Family

ID=69223415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911040815.1A Active CN110729356B (zh) 2019-10-30 2019-10-30 一种具有内嵌沟道二极管的SiC MOSFET结构

Country Status (1)

Country Link
CN (1) CN110729356B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349781A (zh) * 2020-11-05 2021-02-09 湖南大学 一种异质集成二极管的SiC MOSFET器件
CN114899239B (zh) * 2022-07-12 2022-10-14 深圳芯能半导体技术有限公司 一种碳化硅mosfet及其制备方法
CN114937693B (zh) * 2022-07-25 2022-10-28 深圳市威兆半导体股份有限公司 一种具有双沟道二极管的沟槽栅SiC MOSFET器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876485A (zh) * 2017-03-06 2017-06-20 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
WO2017114113A1 (zh) * 2015-12-31 2017-07-06 全球能源互联网研究院 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017114113A1 (zh) * 2015-12-31 2017-07-06 全球能源互联网研究院 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法
CN106876485A (zh) * 2017-03-06 2017-06-20 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
WO2018161412A1 (zh) * 2017-03-06 2018-09-13 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李金平 ; 王琨 ; .碳化硅基MOSFETs器件研究进展.2016,(第04期),全文. *

Also Published As

Publication number Publication date
CN110729356A (zh) 2020-01-24

Similar Documents

Publication Publication Date Title
JP4198469B2 (ja) パワーデバイスとその製造方法
CN108962977B (zh) 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法
CN107275407B (zh) 一种碳化硅vdmos器件及其制作方法
CN103986447B (zh) 双极半导体开关及其制造方法
CN114122139B (zh) 具有集成二极管的碳化硅mosfet器件及制造方法
CN109192779B (zh) 一种碳化硅mosfet器件及其制造方法
CN111048590B (zh) 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法
CN110729356B (zh) 一种具有内嵌沟道二极管的SiC MOSFET结构
CN102364688B (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
CN108807505B (zh) 一种碳化硅mosfet器件及其制造方法
CN108122971B (zh) 一种rc-igbt器件及其制备方法
JP6241958B2 (ja) 高耐圧半導体装置およびその製造方法
CN104701380B (zh) 一种双向mos型器件及其制造方法
CN114823911B (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
WO2012131768A1 (ja) 炭化珪素半導体装置およびその製造方法
JP5995252B2 (ja) 縦型高耐圧半導体装置および縦型高耐圧半導体装置の製造方法
CN117457651A (zh) 肖特基二极管与mosfet的集成
CN115881797A (zh) 一种碳化硅器件及其制备方法
JP2010251608A (ja) 半導体装置
CN115579397A (zh) 双级沟槽栅碳化硅mosfet及其制备方法
CN116072546A (zh) 集成sbd的碳化硅分裂栅沟槽mosfet及制备方法
CN105993076A (zh) 一种双向mos型器件及其制造方法
CN113314613A (zh) 具有雪崩电荷渡越缓冲层的碳化硅mosfet器件及制备方法
CN110534576B (zh) 一种分裂栅4H-SiC VDMOS器件
CN110190128B (zh) 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant