JP2008103392A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】アノード電極とのコンタクト抵抗を低減できる半導体装置および半導体装置の製造方法を提供することにある。
【解決手段】本半導体装置は、炭化珪素半導体基体１００の第１主面とヘテロ接合を形成し、且つ炭化珪素とバンドギャップの異なる多結晶シリコンからなるヘテロ半導体領域３と、ゲルマニウムからなり、へテロ半導体領域３と接するバッファ層４と、バッファ層４と接するアノード電極５と、炭化珪素基板１の裏面に接するカソード電極６を備えている。
【選択図】図１

Description

本発明は、半導体基体とヘテロ接合するヘテロ半導体領域を有する半導体装置および半導体装置の製造方法に関する。

従来技術として、Ｎ＋型の炭化珪素基板上にＮ−型の炭化珪素エピタキシャル層が形成された半導体基体の第１主面に、ヘテロ半導体材料であるＰ＋型の多結晶シリコンからなるヘテロ半導体領域が形成された半導体装置がある（特許文献１参照）。当該半導体装置において、ヘテロ半導体領域はアノード電極に接続され、Ｎ＋型の炭化珪素基板の裏面にはカソード電極が形成されている。上記のような構成の半導体装置は、ダイオードとして機能する。つまり、アノード電極に正の電圧を印加し、カソード電極を接地とした場合には順方向電流が流れ、アノード電極を接地し、カソード電極に正の電圧を印加した場合には、電流が流れるのを阻止する。当該半導体装置は、ヘテロ半導体材料である多結晶シリコン中の不純物の濃度を任意の値に設定することで、任意のヘテロ接合界面の障壁高さを得ることができる。すなわち、順方向動作時における立ち上がり電圧を調整できるというメリットを有している。具体的には、Ｐ型の多結晶シリコンの場合、濃度を低くすると、ヘテロ接合界面における障壁高さは低くなり、その結果、立ち上がり電圧を下げることができる。
特開２００３−３１８４１３号公報

しかしながら、上記の半導体装置では、ヘテロ半導体領域の不純物濃度を下げると、任意の障壁高さを得ることができるものの、不純物濃度を下げたことにより、アノード電極とのコンタクト抵抗が増大するといった問題があった。そこで、ヘテロ半導体領域の内部に不純物の分布を形成すること、つまり、ヘテロ接合界面付近の濃度を低くし、アノード電極との接合部付近を高くすることで、コンタクト抵抗の増大を抑制していた。しかし、ヘテロ半導体領域内部における不純物の拡散速度は著しく大きいため、不純物の分布を形成するのには限界があった。すなわち、アノード電極とのコンタクト抵抗の低減には限界があるといった問題があった。

本発明は、こうした問題に鑑みてなされたものであり、アノード電極とのコンタクト抵抗を低減することができる半導体装置および半導体装置の製造方法を提供することを目的とする。

上記目的達成のため、本発明に係る半導体装置では、ヘテロ半導体領域の材料であるヘテロ半導体材料と異なる第２の半導体材料からなり、前記へテロ半導体領域と接するバッファ層と、前記バッファ層の少なくとも一部と接するアノード電極とを備えることを特徴としている。

本発明により、ヘテロ半導体領域とアノード電極との間にバッファ層を形成することで、アノード電極とのコンタクト抵抗を低減することができる。

以下に、本発明の第１および第２の実施形態に係る半導体装置について、図１乃至図４を参照して説明する。

（第１の実施形態）
第１の実施形態に係る半導体装置について図１を参照して説明する。図１は、本発明の第１の実施形態に係る半導体装置の断面図である。図１に示す第１の実施形態に係る半導体装置は、第１の半導体材料である炭化珪素からなるＮ−型の炭化珪素基板１と、炭化珪素基板１上に形成された炭化珪素からなるＮ−型の炭化珪素エピタキシャル層２とからなる炭化珪素半導体基体１００を備えている。更に、炭化珪素半導体基体１００の第１主面である表面とヘテロ接合を形成し、且つ炭化珪素とバンドギャップの異なるヘテロ半導体材料であるＰ型の多結晶シリコン層１１（図２参照）からなるヘテロ半導体領域３と、へテロ半導体領域３と異なる第２の半導体材料であるゲルマニウムからなり、へテロ半導体領域３と接するバッファ層４と、バッファ層４と接するアノード電極５とを少なくとも備えている。また、炭化珪素基板１の裏面に接触するようにカソード電極６が形成されている。

ここで、バッファ層４を形成するゲルマニウムの不純物であるガリウムに対する固溶限界濃度は、ヘテロ半導体領域３を形成する多結晶シリコンのガリウムに対する固溶限界濃度よりも高い。そこで、本半導体装置では、へテロ半導体領域３の固溶限界濃度を超過する濃度となるように、バッファ層４とへテロ半導体領域３との両方に、同種の不純物であるガリウムをドーピングしている。これにより、後述するように、アノード電極５とバッファ層４との接合部におけるバッファ層４のキャリア濃度を、炭化珪素エピタキシャル層２とヘテロ半導体領域３とのヘテロ接合部におけるヘテロ半導体領域３のキャリア濃度以上としている。

次に、図１に示した半導体装置における基本的な動作について説明する。図１の半導体装置では、例えば、アノード電極５に正の電圧を印加し、カソード電極６を接地とした場合には順方向電流が流れ、アノード電極５を接地し、カソード電極６に正の電圧を印加した場合には、電流が流れるのを阻止する。すなわち、ダイオード特性を取得することができる。

次に、第１の実施形態に係る半導体装置の製造方法について図２を参照して説明する。図２は、図１に示す半導体装置の製造工程を示す断面図である。まず、図２（Ａ）に示すように、Ｎ−型の炭化珪素基板１上にＮ−型の炭化珪素エピタキシャル層２が形成された炭化珪素半導体基体１００を用意する。第１の実施形態の炭化珪素エピタキシャル層２は、例えば、濃度：１．０×１０^１６ｃｍ^−３、厚さ：５μｍである。次に、図２（Ｂ）に示すように、炭化珪素エピタキシャル層２の第１主面上に、電子ビーム蒸着法やＣＶＤ法、スパッタ法などを用いて、例えば、厚さ０．３μｍの多結晶シリコン層１１を形成する。更に、多結晶シリコン層１１上に、例えば、厚さ０．２μｍのゲルマニウム層１２を形成する。次に、図２（Ｃ）に示すように、同種の不純物としてガリウム２０を多結晶シリコン層１１とゲルマニウム層１２にイオン注入する。ここで、第１の実施形態におけるガリウム２０のドーズ量は、例えば、５．０×１０^１５ｃｍ^−２である。図２（Ｃ）の工程により、へテロ半導体領域３とバッファ層４とのガリウムの濃度を、ガリウムに対するヘテロ半導体領域３の固溶限界濃度以上にしている。イオン注入後、窒素雰囲気中で、例えば、８００℃１０分間の熱処理を行い、注入したガリウムを電気的に活性化させ、ヘテロ半導体領域３およびバッファ層４を形成する。次に、図２（Ｄ）に示すように、フォトリソグラフィと反応性イオン性エッチングの組み合わせを用いて、ヘテロ半導体領域３とバッファ層４をパターニングする。次に、図２（Ｅ）に示すように、炭化珪素基板１に接するようにカソード電極６を形成する。最後に、図１に示したように、バッファ層４に接してアノード電極５を形成している。以上の工程により、図１に示した第１の実施形態に係る半導体装置を完成させる。

次に、炭化珪素エピタキシャル層２、多結晶シリコン層１１およびゲルマニウム層１２中のガリウム原子分布および正孔分布について説明する。図３は、ガリウム原子分布および正孔分布を示した図である。ここで、ヘテロ半導体領域３を形成するシリコンのガリウムに対する固溶限界濃度よりも高い濃度で、多結晶シリコン層１１およびバッファ層４を形成するゲルマニウム層１２にガリウムをドーピングした場合、多結晶シリコン層１１およびゲルマニウム層１２中のガリウム原子分布は、図３の実線で示した分布となる。一方、同じ温度で熱処理をした場合、ガリウムに対するゲルマニウムの固溶限界濃度は、ガリウムに対するシリコンの固溶限界濃度よりも高くなることから、電気伝導に関与するキャリア、すなわち、正孔の濃度分布は、図３の○でプロットした分布になる。従って、アノード電極５とバッファ層４との接合部におけるバッファ層４のキャリア濃度は、ほぼ自己整合的に、炭化珪素エピタキシャル層２とヘテロ半導体領域３とのヘテロ接合部におけるヘテロ半導体領域３のキャリア濃度以上となる。

これから、第１の実施形態に係る半導体装置は、ダイオード特性を取得することができる。また、ヘテロ半導体領域３とアノード電極５との間にバッファ層４を形成することで、アノード電極５とのコンタクト抵抗を低減することができる。また、バッファ層４とへテロ半導体領域３との両方に、同種の不純物であるガリウムをドーピングすることにより、ほぼ自己整合的に、アノード電極５とバッファ層４との接合部におけるバッファ層４のキャリア濃度を、炭化珪素エピタキシャル層２とヘテロ半導体領域３とのヘテロ接合部におけるヘテロ半導体領域３のキャリア濃度以上にすることができる。すなわち、ヘテロ半導体領域３内に不純物分布を形成する必要がなくなる。また、炭化珪素半導体基体１００を構成する第１の半導体材料に炭化珪素を用いることで、高い耐圧を得ることもできる。更に、ヘテロ半導体領域３を多結晶シリコンから形成し、バッファ層４をゲルマニウムから形成しているため、本半導体装置を容易に実現できる。更に、へテロ半導体領域３とバッファ層４とのガリウムの濃度を、ガリウムに対するヘテロ半導体領域３の固溶限界濃度以上にして、アノード電極５とバッファ層４との接合部におけるバッファ層４のキャリア濃度を、炭化珪素エピタキシャル層２とヘテロ半導体領域３とのヘテロ接合部におけるヘテロ半導体領域３のキャリア濃度以上とすることで、アノード電極５とのコンタクト抵抗を増大することなく、ヘテロ接合界面における障壁高さを任意の範囲で調整・設定することができる。よって、半導体装置の順方向動作時のオン電圧を、より下げることができる。

（第２の実施形態）
次に、第２の実施形態に係る半導体装置について、第１の実施形態に係る半導体装置と異なる点を中心に図４を参照して説明する。また、第２の実施形態に係る半導体装置について、第１の実施形態に係る半導体装置と同様の構造には同じ番号を付し、説明を省略する。また、第２の実施形態に係る半導体装置における炭化珪素エピタキシャル層２の表面にヘテロ半導体領域３を形成する工程と、ヘテロ半導体領域３に接してバッファ層４を形成する工程と、バッファ層４に接してアノード電極５を形成する工程は、第１の実施形態に係る半導体装置の製造工程と同様であり、他の工程は従来の製造工程と同様であるので、第２の実施形態に係る半導体装置の製造方法の説明を省略する。

まず、第２の実施形態に係る半導体装置について図４を参照して説明する。図４は、本発明の第２の実施形態に係る半導体装置の断面図である。図４に示すように、第２の実施形態に係る半導体装置は、ボディダイオード内蔵のＦＥＴである。具体的には、第２の実施形態に係る半導体装置（ＦＥＴ）は、Ｎ−型の炭化珪素基板１とＮ−型の炭化珪素エピタキシャル層２とからなる炭化珪素半導体基体１００と、炭化珪素エピタキシャル層２の表面の所定の箇所に形成されたＮ型の多結晶シリコンからなるソース領域４０とを備えている。また、同じく、炭化珪素エピタキシャル層２の表面に形成されたヘテロ半導体領域３と、炭化珪素エピタキシャル層２とソース領域４０との接合部に接して形成されたゲート絶縁膜４１と、ゲート絶縁膜４１に接して形成されたゲート電極４２とからなる駆動領域も備えている。更に、炭化珪素半導体基体１００の一部である炭化珪素基板１からなるドレイン領域が形成されている。ヘテロ半導体領域３の表面には、ゲルマニウムからなるバッファ層４が形成され、バッファ層４の表面には、ソース領域４０とも接するアノード電極５が形成されている。ゲート電極４２とアノード電極５の間には、層間絶縁膜３４も形成されている。一方、ドレイン領域である炭化珪素基板１の裏面にはカソード電極６が形成されている。そして、ソース領域４０、駆動領域およびドレイン領域の少なくとも３つの領域から構成される活性領域を有することで、スイッチ素子として機能している。

また、第１の実施形態と同様に、ヘテロ半導体領域３およびバッファ層４の両方には、ガリウムに対するヘテロ半導体領域３の固溶限界濃度よりも高い濃度で、ガリウムがドーピングされている。これから、アノード電極５とバッファ層４との接合部におけるバッファ層４のキャリア濃度を、炭化珪素エピタキシャル層２とヘテロ半導体領域３とのヘテロ接合部におけるヘテロ半導体領域３のキャリア濃度以上となっている。よって、第２の実施形態に係る半導体装置でも、第１の実施形態と同様の効果を取得できる。更に、第２の実施形態に係る半導体装置は、図４に示したように、還流ダイオードを内蔵した三端子の電界効果トランジスタの構造になっていることから、通常のスイッチ素子として機能することに加え、ボディダイオードとして、本発明を適用したダイオードを内蔵しているため、還流動作時における立ち上がり電圧を低くすることができる。すなわち、還流動作時における電力損失を、より低減することができる。

なお、以上に述べた実施形態は、本発明の実施の一例であり、本発明の範囲はこれらに限定されるものでなく、特許請求の範囲に記載した範囲内で、他の様々な実施形態に適用可能である。例えば、第１乃至第２の実施形態では、炭化珪素半導体基体１００を形成する第１の半導体材料として炭化珪素を用いているが、特にこれに限定されるものでなく、ヘテロ半導体領域３を形成するヘテロ半導体材料と異なる材料であれば、窒化ガリウム、ダイヤモンドおよび他の半導体材料を用いることもできる。

また、第１乃至第２の実施形態では、ヘテロ半導体領域３を形成するヘテロ半導体材料として多結晶シリコンを用いているが、特にこれに限定されるものでなく、第１の半導体材料とバンドギャップが異なる材料であれば、単結晶シリコン、アモルファスシリコンおよび他の半導体材料をも用いることができる。

また、第１乃至第２の実施形態では、ヘテロ半導体領域３およびバッファ層４に、ヘテロ半導体領域３における固溶限界濃度よりも、バッファ層４における固溶限界濃度が高い不純物であるガリウムをドーピングしているが、ヘテロ半導体領域３における固溶限界濃度よりも、バッファ層４における固溶限界濃度が高い関係を満たす不純物であれば、他の不純物を適用することも可能である。

また、第１乃至第２の実施形態では、ヘテロ半導体領域３を多結晶シリコンから形成し、バッファ層４をゲルマニウムから形成しているが、特にこれに限定されるものでなく、任意の不純物に対してヘテロ半導体領域３の固溶限界濃度よりも、当該不純物に対するバッファ層４の固溶限界濃度が高い関係を満たすヘテロ半導体領域３およびバッファ層４であれば、他の半導体材料を適用することも可能である。

また、第１乃至第２の実施形態では、多結晶シリコン層１１とゲルマニウム層１２との接合部について、組成が急峻に変わるように堆積しているが、特にこれに限定されるものでなく、多結晶シリコン層１１とゲルマニウム層１２との界面にシリコンゲルマニウム（Ｓｉ_１−ｘＧｅ_ｘ）層を形成しても良い。すなわち、組成がシリコンからゲルマニウムに徐々に変化するようにゲルマニウムの含有率ｘを変化させながら堆積することもできる。

また、第１乃至第２の実施形態では、バッファ層４を形成する第２の半導体材料としてゲルマニウムを用いているが、特にこれに限定されるものでなく、シリコンゲルマニウムを用いることも可能である。すなわち、多結晶シリコン／ゲルマニウム（或いは多結晶シリコン／シリコンゲルマニウム／ゲルマニウム）の層構造の他、多結晶シリコン／シリコンゲルマニウムの層構造とすることも可能である。

また、第１の実施形態では、本発明を図１に示した基本的な構造のダイオードに適用しているが、特にこれに限定されるものでなく、図５および図６に示す電界緩和構造を備える半導体装置に適用することも可能である。ここで、図５（Ａ）は電界緩和領域にＰ型の炭化珪素３０を適用したもの、図５（Ｂ）は電界緩和領域に高抵抗領域３１を適用したものである。更に、図５（Ｃ）は炭化珪素エピタキシャル層２にトレンチ３２を形成したメサ構造を適用したもの、図５（Ｄ）はフィールド絶縁膜３３上にヘテロ半導体領域３の端部を配置したものである。同様に、本発明を、図６（Ｅ）に示す層間絶縁膜３４を有した構造に適用することもできる。

また、第１乃至第２の実施形態では、ヘテロ半導体領域３の表面全体にバッファ層４が形成され、バッファ層４の表面にアノード電極５全体が形成されているが、特にこれに限定されるものでなく、図６（Ｆ）のように、アノード電極５の一部とヘテロ半導体領域３とが接していても構わない。

本発明の第１の実施形態に係る半導体装置の断面図 図１に示す半導体装置の製造工程を示す断面図 ガリウム原子分布および正孔分布を示した図 本発明の第２の実施形態に係る半導体装置の断面図 本発明の第１の実施形態に係る半導体装置の応用例を示す断面図 本発明の第１の実施形態に係る半導体装置の応用例を示す断面図

符号の説明

１ 炭化珪素基板、２ 炭化珪素エピタキシャル層、３ ヘテロ半導体領域、
４ バッファ層、５ アノード電極、６ カソード電極、
１１ 多結晶シリコン層、１２ ゲルマニウム層、２０ ガリウムイオン、
３０ Ｐ型の炭化珪素（電界緩和領域）、３１ 高抵抗領域（電界緩和領域）、
３２ トレンチ、３３ フィールド絶縁膜、３４ 層間絶縁膜、
４０ ソース領域、４１ ゲート絶縁膜、４２ ゲート電極、
１００ 炭化珪素半導体基体

Claims (12)

1. 第１の半導体材料からなる半導体基体と、
   前記半導体基体の第１主面とヘテロ接合を形成し、且つ前記第１の半導体材料とバンドギャップの異なるヘテロ半導体材料からなるヘテロ半導体領域と、
   前記半導体基体に接するカソード電極とを有する半導体装置において、
   前記へテロ半導体領域と異なる第２の半導体材料からなり、前記へテロ半導体領域と接するバッファ層と、
   前記バッファ層の少なくとも一部と接するアノード電極とを備えることを特徴とする半導体装置。
2. 前記バッファ層の導電型と前記へテロ半導体領域の導電型が、同一導電型であることを特徴とする請求項１に記載の半導体装置。
3. 前記アノード電極と前記バッファ層との接合部における前記バッファ層のキャリア濃度が、前記へテロ接合部における前記ヘテロ半導体領域のキャリア濃度以上であることを特徴とする請求項１または２に記載の半導体装置。
4. 前記へテロ半導体領域と前記バッファ層との両方に、同種の不純物がドーピングされていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
5. 前記バッファ層における前記同種の不純物の固溶限界濃度が、前記へテロ半導体領域における前記同種の不純物の固溶限界濃度より高いことを特徴とする請求項４のいずれかに記載の半導体装置。
6. 前記へテロ半導体領域と前記バッファ層との両方にドーピングされている前記同種の不純物の濃度が、前記へテロ半導体領域における前記同種の不純物の前記固溶限界濃度より高いことを特徴とする請求項５に記載の半導体装置。
7. 前記第１の半導体材料が、炭化珪素、窒化ガリウム、ダイヤモンドのいずれかであることを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
8. 前記へテロ半導体材料が、単結晶シリコン、多結晶シリコン、アモルファスシリコンのいずれかであることを特徴とする請求項１乃至７のいずれかに記載の半導体装置。
9. 前記第２の半導体材料が、ゲルマニウム、またはシリコンゲルマニウムであることを特徴とする請求項１乃至８のいずれかに記載の半導体装置。
10. 前記不純物がガリウムであることを特徴とする請求項４乃至９のいずれかに記載の半導体装置。
11. 前記半導体基体の所定の位置に形成されたソース領域と、
    前記半導体基体と前記ソース領域の接合部に接して形成されたゲート絶縁膜、前記ゲート絶縁膜に接して形成されたゲート電極および前記ヘテロ半導体領域からなる駆動領域と、
    前記半導体基体の一部に形成されたドレイン領域との少なくとも３つの領域から構成される活性領域を有するスイッチ素子を有し、
    前記ソース領域は、前記アノード電極および前記バッファ層と接し、
    前記ドレイン領域は、前記カソード電極と接することを特徴とする請求項１乃至１０のいずれかに記載の半導体装置。
12. 第１の半導体材料からなる半導体基体上に、前記半導体基体の第１主面とヘテロ接合を形成し、且つ前記第１の半導体材料とバンドギャップの異なるヘテロ半導体材料からなるヘテロ半導体領域を形成する工程と、
    前記へテロ半導体領域に接するように、前記ヘテロ半導体材料と異なる第２の半導体材料からなるバッファ層を形成する工程と、
    前記バッファ層に接してアノード電極を形成する工程と、
    前記半導体基体に接してカソード電極を形成する工程とを有する半導体装置の製造方法

Images