JPH04225568A - 半導体装置のコンタクト構造及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、微細なコンタクトホ
ールを介して金属配線と半導体領域が接続される際のコ
ンタクト抵抗の低減が要求される半導体装置のコンタク
ト及びその製造方法に関する。

【０００２】

【従来の技術】従来、半導体装置のコンタクト抵抗を低
減するためには以下に述べる２つの方法があった。ＭＩ
Ｓ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）　型半導体装置を例にとって従来技術を
説明する。

【０００３】第１２図はＭＩＳ型半導体装置の構成を示
す断面図である。半導体基板４１上に素子分離領域４２
が形成されている。この素子分離領域４２で囲まれた半
導体基板４１上にはゲート絶縁膜４３が形成され、この
ゲート絶縁膜４３上に選択的にゲート電極４４が形成さ
れている。一般にこのゲート電極４４は多結晶半導体に
より構成される。 ゲート電極４４の両側の半導体基板４１表面上にはソー
スまたはドレイン電極となる半導体領域４５，４６が形
成されている。一般にこの半導体領域４５，４６には基
板４１と反対導電型の不純物が高濃度に導入されている
。ゲート電極４４を含む半導体基板４１上全面に形成さ
れた層間絶縁膜４７に、半導体領域４５，４６それぞれ
の表面が露出するコンタクトホール４７が形成されてい
る。コンタクトホール４７を埋めるように配線用金属４
８が半導体領域４５，４６のコンタクト電極及び配線を
形成している。この配線用金属４８は一般にアルミニウ
ムで形成されているが、高融点金属の珪化物や窒化物と
アルミニウムの積層構造の場合もある。

【０００４】ところで、金属と半導体のコンタクト抵抗
Ｒｃ　は一般に次式で表される。

【０００５】

【数１】

【０００６】ここで、Ａは定数，εｍ＊　は有効質量、
ｈはプランク定数であり、φＢｎは金属と半導体のバリ
ヤハイトＮＤ　は半導体領域１５，１６やゲート電極１
４の不純物濃度である。（１）　式より、コンタクト抵
抗を下げるにはφＢｎを小さくするかＮＤ　を大きくす
ればよいことになる。

【０００７】従来では、コンタクト抵抗を下げるために
ソース，ドレイン電極またはゲート電極の不純物濃度を
上げる第１の方法と、半導体基板に対してバリヤハイト
が小さい金属を選ぶ第２の方法の２種類によりコンタク
ト抵抗を下げていた。

【０００８】しかし、不純物濃度を上げる第１の方法は
シリコン基板に固溶する不純物濃度には限界があり、Ｐ
型不純物のボロンはせいぜい１０２０ｃｍ−３まで、Ｎ
型不純物のヒ素はせいぜい１０２１ｃｍ−３までである
。現在すでに固溶限界に近づいており、このような不純
物濃度を上げる方法でコンタクト抵抗をさらに下げるの
は不可能に近い。また、将来の素子の微細化を考慮する
とプロセス温度を低温にする必要があり、固溶限界がさ
らに小さくなること、ソース，ドレイン領域を浅くする
ためには、不純物濃度があまり上げられないことなどか
ら、この方法でコンタクト抵抗を低減することは困難に
なってきている。

【０００９】バリヤハイトが小さい金属を選ぶ第２の方
法は次のような問題がある。例えばＮ型半導体に対しコ
ンタクトされる金属配線がアルミニウムである場合、こ
のアルミニウムよりバリヤハイトの小さい金属は、例え
ば高融点金属のケイ化物などが考えられる。ところが、
Ｎ型半導体に対してバリヤハイトの小さい金属はＰ型半
導体に対してはバリヤハイトが大きいので逆にコンタク
ト抵抗が高くなってしまう。

【００１０】

【発明が解決しようとする課題】このように従来では、
半導体と金属との間のコンタクト抵抗を小さくするため
の対策には、固溶限界による微細化の妨げやＮ型、Ｐ型
両半導体に対してバリヤハイトを小さくし得る金属がな
い等種々の問題が含まれていた。

【００１１】この発明は上記のような事情を考慮してな
されたものであり、その目的は、Ｎ型、Ｐ型両方の半導
体領域に対して低いコンタクト抵抗が得られる半導体装
置のコンタクト構造及びその製造方法を提供することに
ある。

【００１２】

【課題を解決するための手段】この発明の半導体装置に
おけるコンタクト構造は、半導体基板上または多結晶半
導体上に絶縁膜が形成されこの絶縁膜に覆われるように
形成された多結晶半導体と、前記絶縁膜上に形成された
開孔部と、前記開孔部を介して金属配線により接触する
前記半導体基板表面または多結晶半導体表面とを具備し
、前記金属配線によってコンタクトされている半導体基
板表面または多結晶半導体表面の領域におけるバンドギ
ャップがそれ以外の領域のバンドギャップに比べて小さ
くなっていることを特徴としている。

【００１３】この発明の半導体装置のコンタクト製造方
法は、半導体基板上または多結晶半導体上に絶縁膜を形
成しこの絶縁膜上を開孔して前記半導体基板表面または
多結晶半導体表面が露出する開孔部を形成する工程と、
前記開孔部により露出した前記半導体基板表面または多
結晶半導体表面にバンドギャップを小さくするべく前記
半導体基板や多結晶半導体を構成する原子と同族で異な
る周期の原子を混入する工程と、前記開孔部を埋めるよ
うに前記半導体基板表面または多結晶半導体表面とコン
タクトされる金属配線を形成する工程とを具備したこと
を特徴としている。

【００１４】

【作用】この発明では、半導体と金属との間のコンタク
ト抵抗を小さくするために金属配線と接している半導体
領域のバンドギャップを小さくする。このようにすれば
、Ｎ＋　、Ｐ＋　拡散層の両方に対してコンタクト抵抗
を小さくすることができる。シリコン膜のバンドギャッ
プを変化させる方法としては、シリコン基板上にシリコ
ンよりバンドギャップの小さい半導体をエピタキシャル
成長させる方法をとる。成長させる半導体はシリコンと
同族でバンドギャップの小さなゲルマニウムとシリコン
の化合物が適している。

【００１５】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。この発明では、シリコン基板上にシリコンより
バンドギャップの小さい半導体をエピタキシャル成長さ
せる。例としてシリコン基板を用いシリコン基板よりバ
ンドギャップが狭い材料としてシリコンゲルマニウムを
用いる場合について説明する。

【００１６】図１〜図５はそれぞれこの発明の一実施例
に係る半導体装置のコンタクトの製造方法を工程順に示
す断面図である。図１に示されるように、シリコン基板
１　上に周知のように素子分離絶縁膜２　を形成し、こ
の素子分離絶縁膜２　で囲まれた基板１　上に薄いゲー
ト絶縁膜３　を形成し、このゲート絶縁膜３　上に選択
的に多結晶シリコンのゲート電極４　をパターニングす
る。素子分離絶縁膜２　及びゲート電極４　をマスクに
基板１　表面にソース，ドレイン領域となる拡散層５　
，６　を形成する。ゲート電極４　、拡散層５　，６　
を覆う厚い層間絶縁膜７　を形成した後、層間絶縁膜７
　を開孔して拡散層５　，６　の一部表面が露出するよ
うなコンタクトホール８　，９　を形成する。

【００１７】次に、図２に示されるように、ゲルマニウ
ム１０を真空蒸着またはスパッタリングにより基板１　
の全面に被着させる。このゲルマニウム膜厚は拡散領域
の深さによるが、一般には５０ｎｍ以下である。

【００１８】次に、図３に示されるように、必要に応じ
てＮ＋　拡散層にリンまたはヒ素、またはＰ＋　拡散層
にボロンを含む不純物のイオン注入を行う。この工程は
ゲルマニウム１０の膜厚が比較的厚い場合、表面に反応
せずに残ったゲルマニウムと後にコンタクトされる金属
配線との接触抵抗を小さくすることが目的である。従っ
て、ゲルマニウム１０の膜厚が十分に薄く、次に行う熱
処理後においてゲルマニウム表面での不純物濃度が十分
に高ければ必要はない。

【００１９】次に、図４に示されるように、熱処理を行
う。熱処理は窒素または不活性ガス中であれば拡散炉で
あってもランプアニールでもよい。熱処理温度は拡散炉
の場合は５００℃〜８００℃、ランプアニールの場合は
６００℃〜９００℃付近である。この熱処理によりゲル
マニウム１０はシリコン基板１　に拡散し、図中１１で
示すで示すようにゲルマニウム１０に接しているシリコ
ン基板１　はＳｉＧｅ（シリコンゲルマニウム）になる
。

【００２０】次に、図５に示されるように、通常のＬＳ
Ｉの製造方法にしたがって、配線用金属でコンタクトホ
ール８　，９　を埋め、例えばアルミニウムでなる金属
配線１２をパターニングする。この場合、素子分離絶縁
膜２　と金属配線１２との間にゲルマニウム１０が残る
がこのゲルマニウム１０は低抵抗であり、膜厚も薄いた
め、通常は問題ない。配線１２の下にゲルマニウム１０
がないような構造が必要な場合には、図６に示すように
ゲルマニウムスパッタ後にパターニングして、拡散層付
近のみゲルマニウム１０を残すようにする工程を設けれ
ばよい。

【００２１】上記構成の方法によれば、シリコンとゲル
マニウムはあらゆる割合でも融合し、化合物つくること
から、シリコンとゲルマニウムの割合によってバンドギ
ャップを変化させることができる。例えば、シリコン中
にゲルマニウムを２０〜３０％含ませることによりバン
ドギャップは約０．２ｅＶ小さくなり、これによりコン
タクト抵抗は約１ケタ低減できる。

【００２２】図７〜図５はそれぞれこの発明の他の実施
例に係る半導体装置のコンタクトの製造方法を工程順に
示す断面図である。図７は上記図１と同じ構成であり、
コンタクトホール８　，９　を開孔するまでの製造方法
は図１と同様であるので同一箇所には図１と同一符号を
付し、説明は省略する。

【００２３】図７のコンタクトホール８　，９　を開孔
後、図８に示されるように、ウェハ全面にゲルマニウム
をイオン注入する。イオン注入のドーズ量は１×１０１
６ｃｍ−２以上であり、加速電圧は２０〜６０ｋｅＶの
範囲で行うのがよい。これにより、コンタクトホール８
　，９　底部に露出した拡散層５　，６　の表面は図中
１３に示すようにＳｉＧｅになる。

【００２４】その後の熱処理や配線工程は前記図４、図
５と同様に行われ、図９に示すようになる。上記イオン
注入法を用いる場合にも前記スパッタリング滞積と同様
にゲルマニウムをイオン注入する前または後にコンタク
ト抵抗を下げるための不純物イオン注入を行ってもよい
。

【００２５】図１０に前記（１）　式から求めた計算結
果によるコンタクト抵抗の不純物濃度依存性を示す。こ
の関係はＳ．Ｍ．Ｓｚｅ；　Ｐｈｙｓｉｃｓ　ｏｆ　Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ　Ｄｅｖｉｃｅｓ，ｐｐ３０
５　に示されている。ここで金属の仕事関数がパラメー
タとなっている。従来技術であるシリコン基板上にアル
ミニウムでコンタクトをとっている場合は実験結果から
約０．６ｅＶである（曲線１４）。また、Ｐ型拡散層に
コンタクトをとる場合の拡散層の不純物濃度は１０１９
〜１０２０ｃｍ−３である（図中矢印１５）　。これに
対して、この発明によるアルミニウムとコンタクトをと
る拡散層をＳｉＧｅにした場合には仕事関数が約０．４
ｅＶになる（曲線１６）。この図より、従来と同じ不純
物濃度の拡散層を用いた場合コンタクト抵抗が１ケタ以
上小さくなっている。また、１０１９〜１０２０ｃｍ−
３の不純物濃濃度範囲において、濃度の変化に対するコ
ンタクト抵抗の変化の割合が従来に対し、約半分になっ
ている。これは熱処理プロセスやイオン注入に対するプ
ロセスマージンが大きくなっていることを意味している
。さらに同図は従来と同じコンタクト抵抗を実現する場
合には拡散層の不純物濃度を１ケタ下げることが可能で
あることを示している。 これにより、拡散層の深さを浅くできることになるため
素子の微細化に寄与する利点がある。

【００２６】なお、上記各実施例ではＭＩＳ型のトラン
ジスタの構成を示したがこれに限定されるものではなく
、図１１に示されるようなバイポーラトランジスタにも
適用できる。例えばＰ型のシリコン基板２１上にＮ＋　
型拡散層２２が形成され、Ｎ＋　型拡散層２２を覆うよ
うに基板２１上にＮ型エピタキシャル層２３が形成され
ている。エピタキシャル層２３上に設けられたＰ＋　型
の分離拡散層２４に囲まれた素子領域にベースとなるＰ
型領域２５、Ｐ型領域２５内表面にエミッタとなるＮ＋
　領域２６が形成され、Ｐ型領域２５の外側の素子領域
にコレクタとなるＮ＋　領域２７が形成されている。絶
縁膜２８が開孔され露出したそれぞれの領域２５，２６
，２７の表面にそれぞれバンドギャップを小さくするゲ
ルマニウム２９が前記ＭＩＳ型のトランジスタの場合と
同様な方法で導入され、図中３０に示すようにＳｉＧｅ
となってエミッタ、ベース、コレクタそれぞれの電極３
１，３２，３３とコンタクトされている。このようにす
れば、前記ＭＩＳ型のトランジスタにおけるコンタクト
と同様な効果が得られる。

【００２７】

【発明の効果】以上詳記したようにこの発明によれば、
コンタクト部にシリコンよりバンドギャップの小さい半
導体をエピタキシャル成長させるのでＮ型、Ｐ型両方の
半導体領域に対して低いコンタクト抵抗が得られると共
に拡散層の不純物濃度を下げることが可能となり、拡散
層の深さを浅くできることになるため素子の微細化に寄
与する半導体装置のコンタクト構造及びその製造方法が
提供できる。

【図面の簡単な説明】

【図１】　　この発明の一実施例に係る半導体装置のコ
ンタクトの製造方法を工程順に示す第１の断面図。

【図２】　　この発明の一実施例に係る半導体装置のコ
ンタクトの製造方法を工程順に示す第２の断面図。

【図３】　　この発明の一実施例に係る半導体装置のコ
ンタクトの製造方法を工程順に示す第３の断面図。

【図４】　　この発明の一実施例に係る半導体装置のコ
ンタクトの製造方法を工程順に示す第４の断面図。

【図５】　　この発明の一実施例に係る半導体装置のコ
ンタクトの製造方法を工程順に示す第５の断面図。

【図６】　　この発明の一実施例に係る半導体装置のコ
ンタクトの製造方法の応用例を示す断面図。

【図７】　　この発明の他の実施例に係る半導体装置の
コンタクトの製造方法を工程順に示す第１の断面図。

【図８】　　この発明の他の実施例に係る半導体装置の
コンタクトの製造方法を工程順に示す第２の断面図。

【図９】　　この発明の他の実施例に係る半導体装置の
コンタクトの製造方法を工程順に示す第３の断面図。

【図１０】　　この発明の効果を示すコンタクト抵抗の
不純物濃度依存性を示す特性図。

【図１１】　　この発明の応用例を示すバイポーラトラ
ンジスタの断面図。

【図１２】　　従来の半導体装置のコンタクト構造を示
すＭＩＳ型半導体装置の断面図

【符号の説明】

１…シリコン基板、　２…素子分離絶縁膜、　３…ゲー
ト絶縁膜、　４…ゲート電極、　５，　６…拡散層、　
７…層間絶縁膜、　８，　９…コンタクトホール、１０
…ゲルマニウム、１２…金属配線。

Claims (7)

【特許請求の範囲】
1. 【請求項１】　　半導体基板上または多結晶半導体上に
   絶縁膜が形成されこの絶縁膜上に形成された開孔部と、
   前記開孔部を介して金属配線により接触する前記半導体
   基板表面または多結晶半導体表面とを具備し、前記金属
   配線によってコンタクトされている半導体基板表面また
   は多結晶半導体表面の領域におけるバンドギャップがそ
   れ以外の領域のバンドギャップに比べて小さくなってい
   ることを特徴とする半導体装置のコンタクト構造。
2. 【請求項２】　　前記金属配線によってコンタクトされ
   ている半導体基板表面または多結晶半導体表面の領域に
   はバンドギャップを小さくするべく前記半導体基板や多
   結晶半導体を構成する原子と同族で異なる周期の原子が
   混入されていることを特徴とする請求項１記載の半導体
   装置のコンタクト構造。
3. 【請求項３】　　前記半導体基板はシリコン基板、前記
   多結晶半導体は多結晶シリコンであり、前記バンドギャ
   ップを小さくするべく半導体基板表面または多結晶半導
   体表面の領域に混入されている原子はゲルマニウムであ
   ることを特徴とする請求項１または２記載の半導体装置
   のコンタクト構造。
4. 【請求項４】　　半導体基板上または多結晶半導体上に
   絶縁膜を形成しこの絶縁膜上を開孔して前記半導体基板
   表面または多結晶半導体表面が露出する開孔部を形成す
   る工程と、前記開孔部により露出した前記半導体基板表
   面または多結晶半導体表面にバンドギャップを小さくす
   るべく前記半導体基板や多結晶半導体を構成する原子と
   同族で異なる周期の原子を混入する工程と、前記開孔部
   を埋めるように前記半導体基板表面または多結晶半導体
   表面とコンタクトされる金属配線を形成する工程とを具
   備したことを特徴とする半導体装置のコンタクト製造方
   法。
5. 【請求項５】　　前記開孔部により露出した前記半導体
   基板表面または多結晶半導体表面にバンドギャップを小
   さくするべく前記半導体基板や多結晶半導体を構成する
   原子と同族で異なる周期の原子を混入する工程はイオン
   注入法によってなされることを特徴とする請求項４記載
   の半導体装置のコンタクト製造方法。
6. 【請求項６】　　前記開孔部により露出した前記半導体
   基板表面または多結晶半導体表面にバンドギャップを小
   さくするべく前記半導体基板や多結晶半導体を構成する
   原子と同族で異なる周期の原子を混入する工程は真空蒸
   着法によってなされることを特徴とする請求項４記載の
   半導体装置のコンタクト製造方法。
7. 【請求項７】　　前記開孔部により露出した前記半導体
   基板表面または多結晶半導体表面にバンドギャップを小
   さくするべく前記半導体基板や多結晶半導体を構成する
   原子と同族で異なる周期の原子を混入する工程はスパッ
   タリング滞積によってなされることを特徴とする請求項
   ４記載の半導体装置のコンタクト製造方法。