JPS59177926A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59177926A
JPS59177926A JP5182783A JP5182783A JPS59177926A JP S59177926 A JPS59177926 A JP S59177926A JP 5182783 A JP5182783 A JP 5182783A JP 5182783 A JP5182783 A JP 5182783A JP S59177926 A JPS59177926 A JP S59177926A
Authority
JP
Japan
Prior art keywords
melting point
silicide
heat treatment
high melting
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5182783A
Other languages
English (en)
Inventor
Eiji Nagasawa
長澤 英二
Mitsutaka Morimoto
光孝 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP5182783A priority Critical patent/JPS59177926A/ja
Publication of JPS59177926A publication Critical patent/JPS59177926A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は&i0SLSIで代表される高集積庶子導体装
置の製造方法、さらに師しくは単結晶シリコン層の所望
の開口1部に対して自己整合的に鉤一な高融点金属硅化
物層及び浅い不純物ドープ層を形成する方法である。
近年、シリコンlvlOS型電界効果トランジスタは、
高周数用の重体トランジスタや集積回路の基本素子とし
て広く用いられている。これらいずれの応用に対しても
スイッチング速度、最大動作周波数、利得等のトランジ
スタの特性の向上、あるいは集積回路における集積度の
向上を図るだめトランジスタのナヤネル長の短縮が事要
な課題となっている。しかしチャネル長を1−1.5μ
n]程度以下にまで、短縮すると、いわゆる短チヤネル
効果として知られている閾値電圧のチャネル長依存性や
ソース・ドレイン間耐圧の低下等の重大な問題点が生じ
る。これらの問題は主として、ソースとドレイン間の距
離がドレイン領域による空乏層の延びの程度あるいはそ
れ以下にまで短かくなったためによるものである。この
問題、即ち、ドレイン空乏層の延びの影響を軽減するた
めには、ソース及びドレイン領域の深さ、即ちソース及
びドレイン領域の接合深さを浅くすることが有効である
ことが知られてpる。現在、接合深さが0,3μm程度
の比較的浅いn型ソース、ドレイン層は砒素イオン注入
により形成することができる。しかしこの程度の浅さの
ソース及びドレイン領域においても、その層抵抗は30
〜50Ω/口という比較的大きな値になり、集積回路へ
の応用の場合の様にソースあるいはドレイン領域の延長
がそのまま素子間の相互接続配線としても使用される場
合には直列抵抗が無視し得なI/3値になってしまい信
号の伝播遅延や電圧低下の原因となる。チャネル長が1
μm以下にまで短縮された場合に14.更に浅い接合深
さが必要となり、従って層抵抗は益々太きくなり、その
層抵抗によるトランジスタや集積回路の性能の低下は、
一層深刻なものとなる。
また、0,1〜0.2μm程度の浅い接合領域へのアル
ミニウム系金属によるオーミックコンタクトにおいても
、いわゆるスパイクと称される局部的拡散・合金化反応
が生じ基板との゛磁気的短絡を引起し易いことが予想さ
れる。この様に単に不純物イオン注入のみで、0.1〜
0.2μm程度の浅いソース・ドレイン電域を形成する
ことは電・層抵抗やオーミックコンタ5〃ト等の点から
好ましくないことが判る。この問題を解決するために金
属硅化物層をソース・ドレイン領域の表面に形成するこ
とが考、えられる。しかし゛、白金、パラジウム等の貢
金属の硅化物を形成した場合には、これらのけ金属の硅
化物の熱安定性が充分でないため、8500程度の熱処
理によって抵抗値が著しく増大したりオーミックコンタ
クト部でアルミニウム県会14と反応したりするという
問題があり実用に供しCIEい。
一方、モ゛リブデン、タングステン、タンタル、チタン
等のいわゆる高融点金属の硅化物の場合には、それらの
材料自身の耐熱性という点においては問題はない。そこ
で従来の技術を用いてこれらの高融点金属の硅化物をソ
ース・ドレイン領域上に形成して低抵抗化を図るという
目的のために応用しようとすると、次の2つの方法が従
来考えられていた。
第1の方法は所望の組成比の高融点金属の硅化物膜その
ものをスパッタリングや真空蒸着等の方法を用いて堆積
する方法である。しかし、この方法においては800℃
程度以上の高温熱処理によって高融点金属の硅化物膜と
その下の予め高濃度に不純物をドープしたソース・ドレ
イン領域との接触面でのオーミック性が劣化し、その結
果ソースドレイン領域の実効的な直列抵抗の増加を引起
す。
更に、この方法では、予め金属硅化物組成を持った膜を
堆積するため、ソース、ドレイン領域等の所望の領域に
のみ自己整合的に形成することは容易でないという欠点
をも含んでいる。
第2の方法は、高融点金属の硅化物そのものを堆積する
のではなく、高融点金属膜を堆積した後熱処理によって
高融点金属とシリコンとを反応させて硅化物層を形成す
る方法である。この方法では、ソース・ドレイン領域等
の所望の領域のシリコン表面を露出せしめてから高融点
金属膜の堆積を行うことにより、所望部のみに自己整合
的に高融点金属層を形成することができる。
しかし、この方法を実際に試みると高融点金属と高濃度
に不純物をドープしたシリコンとの反応の再現性や一様
性が著しく悪いことが判った。
即ち、高融点金属とシリコンとの硅化物反応が殆ど生じ
ない場合や、激しい反応が生じる場合が、試料間あるい
は試料内においても生じた。
これは多分高融点金属とシリコンとの界面や高融点金属
あるいはシリコンの状態によって硅化物形成反応が敏感
に影響された結果と考えられる。
更に、この様な方法においては、高融点金属とシリコン
との硅化物形成反応が生じた場合においても、硅化物形
成反応は、シリコン露出部の端部から未露出部(高融点
金属膜が絶縁物上にある領域)ヘハミ出して生じるだめ
、自己整合的に高融点金属の硅化物を所望領域にのみ形
成するという点においても問題があることが判明した。
その上、形成される高融点金属硅化物の均一性や平滑性
を悪く、この不均一性にかかわって種々の不都合が生じ
ることも判った。例えば、あらかじめ不純物が高濃度に
ドープされたシリコン基板表面に高融点金属を堆積した
後、熱処理に↓りで硅化物形成を行うと、不純物が不均
一な硅化物層を通って外部へ抜けるという現象が生じた
り、あるいはオーミックコンタクト形成を目的としてア
ルミニウム糸金属を該硅化物層上に堆積した後、500
”0程度の熱処理を実施しだ場合、アルミニウムと基板
のシリコンが硅化物層のピンホール等の不均一な個所を
通して相互拡散が生じ、いわゆるスパイクを生じる。以
上の如〈従来方法では、いずれの方法によっても短チャ
ネルシ9フ2 ソース及びドレイン’を極となしつる様な低抵抗でかつ
浅い不純物ドープ層からなる電極をシリコンの微細な開
口部に自己整合的に形成し得ないことは明らかである。
上記説明においては短チャネルシIJフンMO8型電界
効果のソース・ドレイン電極を例に用いたが、一般のシ
リコン半導体素子においても、素子性能の向上の及び集
積度向上の観点から低抵抗な浅い不純物ドープ°層が単
結晶シリコンの所定の開口部に自己整合的に形成される
ことが、極めて重要であることは当然である。
本発明の目的は低抵抗な浅い不純物ドープ層をシリコン
基板の開口部に対して自己整合して形成しうる新規な製
造方法を提供することである。
本発明によれば、少なくとも表面に単結晶シリコン層を
備えた基板の前記単結晶シリコン層上に絶縁膜を形成す
る工程と該絶縁膜に開口部を設ける工程と不純物をドー
プせしめた高融点金属層を堆積する工程とシリコン結晶
中で電気的に不活性な非ドーパントイオンを注入して該
高融点金属と前記単結晶シリコン層との接触部の界面を
混合せしめた後、400−600 ’Oの温度範囲で熱
処理を行うことにより前記開口部において高融点金属の
硅化物形成反応を生じせしめる工程と未反応で残留する
高融点金属膜を選択エツチングすることにより不純物が
ドープされた高融点金属硅化物層を前記開口部に対して
自己整合的に形成する工程と、その後、非還元性雰囲気
中で700”0以上の熱処理を行うことにより、ドープ
せしめた不純物を前記単結晶シリコン層へ拡散せしめて
前記高融点金属硅化物層に自己整合的に不純物ドープ層
を形成する工程とを含むことを特徴とする庫導体装置の
製造方法が得られる。
以下本発明の製造方法の実施例を図を用いて説明する。
第1図(a)〜(C)は本発明の詳細な説明するだめの
主要工程における概略断面図を、順次示したものである
先ず、p型車結晶シリコン基板を用意し、通常の熱酸化
法により厚さ3000AのSin,膜を形成し周知のホ
トエツチング法により所定の位置に開口を設けた後、全
面にリンを高濃度にドープしたMO膜13を厚さ400
A堆積し、第1図(a)の断面構造を得だ。
次に、上部よりSiイオンを加速電圧180kevでド
ーズ量5X10”crE2だけ注入し、MO膜13とシ
リコン基板11との接餉部の界面を混合する。次に55
0°CでN2ガス雰囲気で20分間熱処理を行い、前記
混合層において硅化物形成反応を生じせしめ死後、N2
0,系エツチング液にて8i02膜12上の未反応N1
0膜をエツチングすることにより第1図(b)に示しだ
如く、開口部のみに均一なMo硅化物が形成された。次
に、N2ガス雰囲気において850°C20分の熱処理
を行ってMo硅化物より不純物を損傷の回復とMo硅化
物の抵抗率の減少を行なう。
本実施例において、Mo硅化物の表面からpn接合まで
の距離〜0.1μmに対してシート抵抗130/口が実
現された。従来、n型の浅い接合はAsやPを直接単結
晶シリコン基板へ注入して形成されているが、接合深さ
を同程度に形成した場合シート抵抗は、100Ω/口以
上に達してしまい、もはや半導体集積回路の1極や配線
に使用しえない。
まだ、上記実施例では高融点金属としてMOを用い、注
入イオンとしてSiを用いた場合を示しだが、高融点金
属としてTi、W、Ta等、注入イオンとしてA丁等の
不活性元素を用いた場合にも同様な車効が得られた。
本発明による製造方法では、l結晶シリコン上に設けら
れた所定の開口部に均一な高融点金属の硅化物層及び浅
い不純物ドープ層が自己整合的に形成される。本発明で
得られる高融点金属硅化物層は、イオン注入による高融
点金属とシリコンとの界面混合効果のために著しく勝れ
た平滑性、均質性を有しており、バリヤメタルとしても
有用であった。更に、本発明では高融金属硅化物層下に
深さ0.1μm程度以下の極めて浅い不純物ドープ層を
形成することができ、かつ、浅い不純物ドープ層である
にもかかわらず、数Ω/日程度の低い抵抗値が得られた
。本発明による上記の優れた特長は短チャネルMO8型
電界効果トランジスタの浅いソースドレイン電極の形成
やMO8ICやバイポーラICの不純物ドープ層によっ
て形成されている微細な配線の低抵抗化等に有用であっ
た。
まだ、本発明の方法では、イオン注入を行った後に40
0〜600°Cという比較的低温の熱処理を行い、この
後、未反応な高融点金属を除去した後に700℃以上の
熱処理を行う2段熱処理を行なっているが、この2段熱
処理は均一、かつ、平滑な高融点金属珪化物を開口部に
対して自己整合的に形成する上で、極めて重要である。
すなわち、イオン注入後の最初のアニールを、例えば7
00℃程度以上の高温で行った場合には、開口部からは
みだして珪化物が形成されてしまう。従って、最初低温
でアニールを行った後、未反応な高融点金属を除去する
ことによってμ旧」部に自己整合して珪化物が形成され
る。この後、該珪化物層の抵抗率の減少及びイオン注入
によって導入された損傷の回復を目的とした700°0
程度以上の熱処理が実施される。この熱処理をH2ガス
を含んだ還元性ガス雰囲気で行った場合には、前記低温
熱処理によって形成された珪化物の均一性や平滑性が失
われてしまい、これに伴ってピンホール等の欠陥が多数
形成されるだめ集積回路への使用には適さない。
従って、非還元性ガス雰囲気、例えば、窒素不活性ガス
、酸素、水蒸気あるいは、これらの組合せたガス雰囲気
または真空中で700℃以上の熱処理を行うことが、珪
化物の均一かつ平滑な性質を維持する上で重要である。
また、前記実施例ではシリコン基板を用いたがこれに限
定する必要はなく、SO8基板のように表面にのみ単結
晶シリコン層が存在するものについても、本発明は適用
できる。
【図面の簡単な説明】
第1図は本発明の製造方法を説明するだめの主要工程の
概略断面図である。 11は単結晶シリコン基板、12は酸化膜、13はリン
がドープされたMo膜、14はMO硅化物層、15はリ
ンがドープされた単結晶シリコン層を、それぞれ示す。 ’17 ((1) /l Cb)

Claims (1)

  1. 【特許請求の範囲】 少なくとも表面に単結晶シリコン層を備えた基板の前記
    ni結結晶9ヨ32 工程と該絶縁膜に開口部を設ける工程と不純物をドープ
    せしめた高融点金属層を堆積する工程とシリコン結晶中
    で電気的に不活性ガ非ドーパントイオンを注入して該高
    融点金属と前記単結晶シリコン層との接触部の界面を混
    合せしめた後、400〜600°0の温度範囲で熱処理
    を行うことにより前記開口部において高融点金属の硅化
    物形成反応を生じせしめる工程と未反応で残留する高融
    点金属膜を選択エツチングすることにより不純物がドー
    プされた高融点金属・硅化物層を前記開口部に対して自
    己整合的に形成する工程と、その後、非還元性雰囲気中
    で、700℃以上の熱処理を行うことによリドープせし
    めた不純物を前記単結晶シリコン層へ拡散せしめて前記
    高融点金属硅化物層に自己整合的に不純物ドープ層を形
    成する工程とを含むことを特徴とする半導体装置の製造
    方法。
JP5182783A 1983-03-28 1983-03-28 半導体装置の製造方法 Pending JPS59177926A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5182783A JPS59177926A (ja) 1983-03-28 1983-03-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5182783A JPS59177926A (ja) 1983-03-28 1983-03-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59177926A true JPS59177926A (ja) 1984-10-08

Family

ID=12897712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5182783A Pending JPS59177926A (ja) 1983-03-28 1983-03-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59177926A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61181125A (ja) * 1985-02-06 1986-08-13 Nec Corp 半導体装置のオ−ミツク電極及びその製造方法
JPS62142319A (ja) * 1985-09-27 1987-06-25 テキサス インスツルメンツ インコ−ポレイテツド 半導体装置のド−プ領域/接点構造とその製法
JPS63240017A (ja) * 1987-03-27 1988-10-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2017118104A (ja) * 2015-12-01 2017-06-29 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体本体上の接触層形成

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111066A (en) * 1981-11-09 1982-07-10 Nec Corp Semiconuctor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111066A (en) * 1981-11-09 1982-07-10 Nec Corp Semiconuctor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61181125A (ja) * 1985-02-06 1986-08-13 Nec Corp 半導体装置のオ−ミツク電極及びその製造方法
JPS62142319A (ja) * 1985-09-27 1987-06-25 テキサス インスツルメンツ インコ−ポレイテツド 半導体装置のド−プ領域/接点構造とその製法
JPS63240017A (ja) * 1987-03-27 1988-10-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2017118104A (ja) * 2015-12-01 2017-06-29 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体本体上の接触層形成
US10002930B2 (en) 2015-12-01 2018-06-19 Infineon Technologies Ag Forming a contact layer on a semiconductor body

Similar Documents

Publication Publication Date Title
US4551908A (en) Process of forming electrodes and interconnections on silicon semiconductor devices
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
JPH0523055B2 (ja)
KR20030044800A (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US5940725A (en) Semiconductor device with non-deposited barrier layer
US5015593A (en) Method of manufacturing semiconductor device
JPS59210642A (ja) 半導体装置の製造方法
JPH0750276A (ja) 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法
KR0147626B1 (ko) 타이타늄 카본 나이트라이드 게이트전극 형성방법
JP2799304B2 (ja) 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法
JP3313432B2 (ja) 半導体装置及びその製造方法
JPH05218410A (ja) 半導体装置およびその製造方法
JPH08116057A (ja) 半導体装置のTiNゲート電極の製造方法
JPS59177926A (ja) 半導体装置の製造方法
JPH04225568A (ja) 半導体装置のコンタクト構造及びその製造方法
JPH0329189B2 (ja)
JPS59110115A (ja) 半導体装置の製造方法
KR0151038B1 (ko) 반도체장치의 폴리사이드 콘택 및 그 형성방법
JPH0235777A (ja) 半導体装置およびその製造方法
JPS59123228A (ja) 半導体装置の製造方法
JP2886174B2 (ja) 半導体装置の製造方法
JP3207883B2 (ja) バイポーラ半導体装置の製造方法
JP2838315B2 (ja) 半導体装置及びその製造方法
JPS59208772A (ja) 半導体装置の製造方法
JPS61150376A (ja) 半導体装置