JPH0523055B2 - - Google Patents

Info

Publication number
JPH0523055B2
JPH0523055B2 JP58179551A JP17955183A JPH0523055B2 JP H0523055 B2 JPH0523055 B2 JP H0523055B2 JP 58179551 A JP58179551 A JP 58179551A JP 17955183 A JP17955183 A JP 17955183A JP H0523055 B2 JPH0523055 B2 JP H0523055B2
Authority
JP
Japan
Prior art keywords
source
heat treatment
film
drain diffusion
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58179551A
Other languages
English (en)
Other versions
JPS6072272A (ja
Inventor
Yoshitaka Tsunashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP58179551A priority Critical patent/JPS6072272A/ja
Priority to US06/606,403 priority patent/US4575920A/en
Priority to DE8484306268T priority patent/DE3468149D1/de
Priority to EP84306268A priority patent/EP0139467B1/en
Publication of JPS6072272A publication Critical patent/JPS6072272A/ja
Publication of JPH0523055B2 publication Critical patent/JPH0523055B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、イオン注入法によりMOSEFTのソ
ース、ドレイン拡散層を形成する工程を含む半導
体装置の製造方法に関する。
〔発明の技術的背景とその問題点〕
近年、半導体集積回路の高集積化に伴い、素子
寸法は小さく、拡散層は浅く、配線は細く、とい
う傾向が顕著である。現在、MOS型集積回路の
製造方法としては、シリコン基板にゲート酸化膜
を介して多結晶シリコンゲート電極を形成し、こ
のゲート電極をマスクとしてイオン注入を行つて
ソース、ドレイン領域に高濃度不純物を導入した
後、900℃〜1000℃の熱処理工程を通して注入不
純物の活性化を行い、その後金属電極を形成す
る、というのが一般的である。ここでイオン注入
後の熱処理工程は、不純物を活性化して低抵抗拡
散層を得るために重要であるだけでなく、この拡
散層と金属電極との接触抵抗を下げて良好なオー
ミツク接触を得る上でも重要な役割を果たしてい
る。そしてそのためには、熱処理工程として前述
のような高温度を要するとされている。
ところが、MOS型集積回路の高集積化に伴つ
て素子寸法が縮少されるにつれ、従来の方法では
種々の問題が発生してきている。例えば、短チヤ
ネル効果や狭チヤネル効果を防止するにはソー
ス、ドレイン拡散層は浅い方がよく、しかもその
場合拡散層抵抗を十分小さくするためにはできる
だけ高不純物濃度であることが望まれる。しかし
ながら、高濃度で浅いソース、ドレイン拡散層を
形成することは非常に困難である。何故ならイオ
ン注入後、不純物活性化のために高温熱処理を行
うことにより不純物再拡散が生じるからである。
また、できるだけ高不純物濃度で浅いソース、ド
レイン拡散層を実現できたとしても、ドレイン近
傍でのホツトエレクトロン注入によるしきい値の
変動、表面ブレークダウン耐圧の低下、取出し電
極のつき抜け、等の問題が残る。
〔発明の目的〕
本発明は上記の如き問題を解決し、優れた特性
を保ちながらMOSFETの微細化、高集積化を可
能とした半導体装置の製造方法を提供することを
目的とする。
〔発明の概要〕
本発明においては、それぞれ２回のイオン注入
と熱処理工程によりソースおよびドレイン領域を
形成する。即ち第１回目のイオン注入とその後の
900℃以上の高温熱処理により、低不純物濃度の
ソース、ドレイン拡散層を形成する。次いでこの
ソース、ドレイン拡散層領域内の表面に第２回目
のイオン注入を行い、その後の熱処理を700℃以
下の温度で行う。この第２回目のイオン注入と熱
処理工程は、低不純物濃度のソース、ドレイン拡
散層に対して金属膜を低抵抗接触させるためであ
る。そしてこの後、ソース、ドレイン領域に例え
ば選択気相成長法によつて金属膜を貼りつける。
〔発明の効果〕
本発明によれば、第１図のイオン注入と高温熱
処理により形成される低不純物濃度の浅いソー
ス、ドレイン拡散層で主要なMOSFET特性が決
定される。従つて、短チヤネル効果や狭チヤネル
効果が少くなりホツトエレクトロン注入によるし
きい値変動が防止され、また表面ブレークダウン
耐圧も高いものとなる。そして第２回目のイオン
注入と低温熱処理、およびこれに続く金属膜の形
成によつて、ソースドレイン拡散層の実質的な層
抵抗を十分小さくすることができる。700℃以下
の熱処理では注入不純物の活性化は十分ではない
が、にも拘らず金属膜との良好な低抵抗オーミツ
クコンタクトが得られることは、本発明者らが初
めて明らかにしたものである。その現象と理由に
ついては、後に実験データに基づいて説明する。
そして本発明では、第２回目のイオン注入後の熱
処理温度が低いことから、この熱処理工程による
不純物再拡散が小さく、MOSFETの特性変動は
防止される。
〔発明の実施例〕
具体的な実施例の説明に入る前に、本発明のも
とになつた基礎実験データを説明する。
第１図に示したのは、６〜8Ω−cmのｐ型
（100）シリコン基板を用い、LOCOS法により素
子分離した後に、ヒ素（As）を加速電圧40KeV
で３×1015cm-2注入し、600〜1000℃の各温度で
熱処理して形成したn+拡散層とこの拡散層上に
スパツタ法により形成したAl−１％Si電極との
間の接触抵抗を測定した結果である。
このデータから、800〜1000℃という高温熱処
理を行つた場合には、熱処理時間にそれ程影響さ
れることなく低抵抗接触が得られている。これ
は、注入したヒ素原子がシリコン結晶格子点に入
つてキヤリア濃度が高くなること、つまり不純物
の活性化が十分になされて拡散層自体の比抵抗が
小さくなることにより、接触抵抗が小さくなつた
ものと理解される。
一方700℃以下の熱処理の場合も、短時間の熱
処理例えば、700℃では２分程度、600℃では30分
程度で1000℃の熱処理を行つたときと同程度の低
抵抗接触が得られている。この現象は次のように
理解される。
即ち、高濃度イオン注入により、注入層は非晶
質状になるが、この非晶質層は、600℃程度の低
温熱処理により非晶質−結晶界面からすみやかに
結晶化していく。この結晶化の際、注入不純物が
Si結晶格子点に入り、キヤリア濃度が高くなるの
に加えて、この熱処理で消滅しきれない微細欠陥
がキヤリアの再結合中心になつて、キヤリア濃度
を増大させる。このためSi表面の空乏層幅が狭く
なり、接触界面障壁をキヤリアが通り抜けやすく
なり、コンタクト抵抗は低下する。一方、低温熱
処理時間を長くすると、コンタクト抵抗が増大す
るのは、最大固溶度よりも多く、一たん結晶格子
点に入つた不純物が再び格子間位置に戻るのと、
微細欠陥が回復して、総体的にはその数が減るた
めである。これには、消滅しきれなかつた微細欠
陥のうち、格子間位置にあるSi原子が、格子点に
入つている不純物と置換する機構も考えられる。
第２図ａ〜ｄは本発明の一実施例の製造工程を
示す断面図である。まが６〜8Ω−cmのｐ型シリ
コン基板１を熱酸化してフイールド酸化膜２を形
成し、PEP工程を経て素子領域を形成した後、
ゲート酸化膜３を介して多結晶シリコンゲート電
極４を形成する(a)。ゲート酸化膜３は1000℃、乾
燥酸素中で熱酸化した200Åの酸化膜であり、ゲ
ート電極４はLPCVD法による3000Åの多結晶シ
リコン膜である。この後、ヒ素を加速電圧
40KeVで５×1014cm-2注入した後、1000℃、30分
の熱処理を行つてソース、ドレイン領域にn-拡
散層５ａ，５ｂを形成した後、再び加速電圧
40KeVで３×1015cm-2注入して600℃、180分の熱
処理を行つて浅いn+層６ａ，６ｂを形成する。
n+層６ａ，６ｂはそれぞれn-層５ａ，５ｂの領
域内でその表面部にのみ形成される。そして全面
にSiO2膜をCVD法により堆積した後、RIEによ
りエツチングしてゲート電極４の側壁部にSiO2
膜７を残置させる(b)。この後、WF6ガスを用い
たCVD法によりソース、ドレイン領域のn+層６
ａ，６ｂおよびゲート電極４上に選択的にＷ膜８
ａ〜８ｃを形成する(c)。この後、プラズマCVD
法によりSiO2膜９を堆積し、600℃熱処理した
後、コンタクトホールをあけてソース、ドレイン
を取出すAl配線１０ａ，１０ｂおよびゲートを
取出すAl配線（図示せず）を配設する(d)。
この実施例によれば、ソース、ドレイン領域内
の表面に浅く形成されたn+層６ａ，６ｂは、イ
オン注入後に700℃以上の熱工程が加えられない
ため不純物の再拡散がなく、従つて素子寸法を微
細化して、しかも特性変動をもたらすことなく高
集積化することができる。またソース、ドレイン
の金属電極としての下地Ｗ膜８ａ，８ｂは、n+
層６ａ，６ｂが活性化されてないにも拘らずこれ
に対して低抵抗オーミツク接触を示し、良好な
FET特性が得られる。即ち、Ｗ膜８ａ，８ｂを
n+層６ａ，６ｂのほぼ全面に低抵抗接触をもつ
て貼りつけることにより、ソース、ドレイン領域
の層抵抗を実質的に十分低いものとすることがで
きる。しかもMOSFETのソース、ドレインに係
わる主要な特性はn-拡散層５ａ，５ｂによつて
決まり、ホツトエレクトロンの注入によるしきい
値変動が防止され、また表面ブレークダウン耐圧
も高いものとなる。
なお、本発明は上記実施例に限られるものでは
ない。例えば、ｎ型シリコン基板を用いてｐ型ソ
ース、ドレイン領域を形成する場合にも本発明を
適用できる。またＷ膜の代りに同様の選択気相成
長法でMO膜など、他の金属膜を形成してもよ
い。更にソース、ドレイン領域への金属膜貼りつ
けの工程を省略して、直接Al，Al−Si電極等を
ソース、ドレイン領域にコンタクトさせる方法の
場合にも本発明は有用である。
【図面の簡単な説明】
第１図は本発明のもとになる実験データを示す
図、第２図ａ〜ｄは本発明の一実施例の製造工程
を示す図である。 １……ｐ型シリコン基板、２……フイールド酸
化膜、３……ゲート酸化膜、４……多結晶シリコ
ンゲート電極、５ａ，５ｂ……n-拡散層（ソー
ス、ドレイン領域）、６ａ，６ｂ……n+層、７…
…SiO2膜、８ａ〜８ｃ……Ｗ膜、９……SiO2膜、
１０ａ，１０ｂ……Al配線。

Claims (1)

  1. 【特許請求の範囲】 １ フイールド絶縁膜が形成された第１導電型シ
    リコン基板の素子形成領域にゲート絶縁膜を介し
    てゲート電極を形成する工程と、このゲート電極
    をマスクとして第２導電型を与える不純物をイオ
    ン注入し900℃以上の温度で熱処理をして低不純
    物濃度のソースおよびドレイン拡散層を形成する
    工程と、このソースおよびドレイン拡散層領域内
    の表面部に再度第２導電型を与える不純物を浅く
    イオン注入し700℃以下の温度で熱処理する工程
    と、この後前記ソースおよびドレイン拡散層表面
    に金属膜を形成させる工程とを備えたことを特徴
    とする半導体装置の製造方法。 ２ 金属膜の形成は、金属の選択的気相成長法に
    よることを特徴とする特許請求の範囲第１項記載
    の半導体装置の製造方法。
JP58179551A 1983-09-28 1983-09-28 半導体装置の製造方法 Granted JPS6072272A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58179551A JPS6072272A (ja) 1983-09-28 1983-09-28 半導体装置の製造方法
US06/606,403 US4575920A (en) 1983-09-28 1984-05-02 Method of manufacturing an insulated-gate field-effect transistor
DE8484306268T DE3468149D1 (en) 1983-09-28 1984-09-13 Method of manufacturing an insulated-gate field-effect transistor
EP84306268A EP0139467B1 (en) 1983-09-28 1984-09-13 Method of manufacturing an insulated-gate field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58179551A JPS6072272A (ja) 1983-09-28 1983-09-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6072272A JPS6072272A (ja) 1985-04-24
JPH0523055B2 true JPH0523055B2 (ja) 1993-03-31

Family

ID=16067718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58179551A Granted JPS6072272A (ja) 1983-09-28 1983-09-28 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4575920A (ja)
EP (1) EP0139467B1 (ja)
JP (1) JPS6072272A (ja)
DE (1) DE3468149D1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610089A (en) * 1983-12-26 1997-03-11 Hitachi, Ltd. Method of fabrication of semiconductor integrated circuit device
JPH0695563B2 (ja) * 1985-02-01 1994-11-24 株式会社日立製作所 半導体装置
US5276346A (en) * 1983-12-26 1994-01-04 Hitachi, Ltd. Semiconductor integrated circuit device having protective/output elements and internal circuits
US4641417A (en) * 1984-06-25 1987-02-10 Texas Instruments Incorporated Process for making molybdenum gate and titanium silicide contacted MOS transistors in VLSI semiconductor devices
JPH0612822B2 (ja) * 1984-07-27 1994-02-16 株式会社日立製作所 半導体装置
US4727038A (en) * 1984-08-22 1988-02-23 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device
US4653173A (en) * 1985-03-04 1987-03-31 Signetics Corporation Method of manufacturing an insulated gate field effect device
US4621413A (en) * 1985-06-03 1986-11-11 Motorola, Inc. Fabricating a semiconductor device with reduced gate leakage
US4703551A (en) * 1986-01-24 1987-11-03 Ncr Corporation Process for forming LDD MOS/CMOS structures
US4709467A (en) * 1986-03-13 1987-12-01 Advanced Micro Devices, Inc. Non-selective implantation process for forming contact regions in integrated circuits
EP0242540A1 (en) * 1986-04-21 1987-10-28 International Business Machines Corporation Method and structure for reducing resistance in integrated circuits
JPH0620140B2 (ja) * 1986-06-11 1994-03-16 株式会社日立製作所 薄膜トランジスタ
US5094980A (en) * 1986-06-27 1992-03-10 Digital Equipment Corporation Method for providing a metal-semiconductor contact
US5028554A (en) * 1986-07-03 1991-07-02 Oki Electric Industry Co., Ltd. Process of fabricating an MIS FET
US4791074A (en) * 1986-08-29 1988-12-13 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor apparatus
US4801555A (en) * 1987-01-14 1989-01-31 Motorola, Inc. Double-implant process for forming graded source/drain regions
US4774204A (en) * 1987-06-02 1988-09-27 Texas Instruments Incorporated Method for forming self-aligned emitters and bases and source/drains in an integrated circuit
US5016215A (en) * 1987-09-30 1991-05-14 Texas Instruments Incorporated High speed EPROM with reverse polarity voltages applied to source and drain regions during reading and writing
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium
CA1308496C (en) * 1988-02-18 1992-10-06 Rajiv V. Joshi Deposition of tungsten on silicon in a non-self-limiting cvd process
US5212400A (en) * 1988-02-18 1993-05-18 International Business Machines Corporation Method of depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby
US5086008A (en) * 1988-02-29 1992-02-04 Sgs-Thomson Microelectronics S.R.L. Process for obtaining high-voltage N channel transistors particularly for EEPROM memories with CMOS technology
US4971929A (en) * 1988-06-30 1990-11-20 Microwave Modules & Devices, Inc. Method of making RF transistor employing dual metallization with self-aligned first metal
KR930002673B1 (ko) * 1990-07-05 1993-04-07 삼성전자 주식회사 고융점금속 성장방법
US5403760A (en) * 1990-10-16 1995-04-04 Texas Instruments Incorporated Method of making a HgCdTe thin film transistor
JPH04177770A (ja) * 1990-11-09 1992-06-24 Nec Corp 可変容量ダイオードおよびその製造方法
US5208168A (en) * 1990-11-26 1993-05-04 Motorola, Inc. Semiconductor device having punch-through protected buried contacts and method for making the same
US5086017A (en) * 1991-03-21 1992-02-04 Industrial Technology Research Institute Self aligned silicide process for gate/runner without extra masking
US5108954A (en) * 1991-09-23 1992-04-28 Micron Technology, Inc. Method of reducing contact resistance at silicide/active area interfaces and semiconductor devices produced according to the method
KR960701478A (ko) * 1993-12-17 1996-02-24 존 엠. 클락 3세 전력 디바이스용 고융점 금속 접점(refractory metal contact for a power device)
KR100203131B1 (ko) * 1996-06-24 1999-06-15 김영환 반도체 소자의 초저접합 형성방법
US5877050A (en) * 1996-09-03 1999-03-02 Advanced Micro Devices, Inc. Method of making N-channel and P-channel devices using two tube anneals and two rapid thermal anneals
US6455385B1 (en) * 1998-01-07 2002-09-24 Advanced Micro Devices, Inc. Semiconductor fabrication with multiple low dose implant
JP3295931B2 (ja) * 1999-04-28 2002-06-24 日本電気株式会社 半導体装置の製造方法
US6569766B1 (en) * 1999-04-28 2003-05-27 Nec Electronics Corporation Method for forming a silicide of metal with a high melting point in a semiconductor device
CN102403256B (zh) * 2010-09-08 2014-02-26 上海华虹宏力半导体制造有限公司 赝埋层及制造方法、深孔接触及三极管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1269359A (en) * 1968-08-22 1972-04-06 Atomic Energy Authority Uk Improvements in or relating to semiconductors and methods of doping semiconductors
US4005450A (en) * 1970-05-13 1977-01-25 Hitachi, Ltd. Insulated gate field effect transistor having drain region containing low impurity concentration layer
JPS5946107B2 (ja) * 1975-06-04 1984-11-10 株式会社日立製作所 Ｍｉｓ型半導体装置の製造法
JPS52135685A (en) * 1976-05-10 1977-11-12 Nec Corp Semiconductor device
US4384301A (en) * 1979-11-07 1983-05-17 Texas Instruments Incorporated High performance submicron metal-oxide-semiconductor field effect transistor device structure
JPS5818965A (ja) * 1981-07-28 1983-02-03 Toshiba Corp 半導体装置の製造方法
US4442589A (en) * 1981-03-05 1984-04-17 International Business Machines Corporation Method for manufacturing field effect transistors
JPS584924A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置の電極形成方法
US4485550A (en) * 1982-07-23 1984-12-04 At&T Bell Laboratories Fabrication of schottky-barrier MOS FETs
US4498224A (en) * 1982-12-23 1985-02-12 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a MOSFET using accelerated ions to form an amorphous region

Also Published As

Publication number Publication date
EP0139467A1 (en) 1985-05-02
DE3468149D1 (en) 1988-01-28
JPS6072272A (ja) 1985-04-24
US4575920A (en) 1986-03-18
EP0139467B1 (en) 1987-12-16

Similar Documents

Publication Publication Date Title
JPH0523055B2 (ja)
JP2978736B2 (ja) 半導体装置の製造方法
US4463492A (en) Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state
JPH10284728A (ja) コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法
US5654209A (en) Method of making N-type semiconductor region by implantation
JP3313432B2 (ja) 半導体装置及びその製造方法
JPH0594968A (ja) 半導体装置及びその製造方法
JP2790157B2 (ja) 半導体集積回路装置の製造方法
JPH11121757A (ja) 半導体装置およびその製造方法
JPS6226573B2 (ja)
JPH1131665A (ja) 半導体集積回路装置の製造方法
JPS5856467A (ja) 半導体装置の製造方法
JP2886174B2 (ja) 半導体装置の製造方法
JP2838315B2 (ja) 半導体装置及びその製造方法
JPS59177926A (ja) 半導体装置の製造方法
JPS59169179A (ja) 半導体集積回路装置
JPS59208772A (ja) 半導体装置の製造方法
JPH06163576A (ja) 半導体装置の製造方法
JPH0227769A (ja) 半導体装置
JPS59110115A (ja) 半導体装置の製造方法
JPS6241429B2 (ja)
JPH0517701B2 (ja)
JPH0154853B2 (ja)
JPH03204968A (ja) 半導体装置の製造方法
JPS61251164A (ja) Ｂｉ−ＭＩＳ集積回路の製造方法