JPS59208772A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は相補型ＭＩＳ（以下ＭＩＳＦＥＴ含めてＣＭＯ
８と略称する）ＦＥＴを用いた半導体集積回路の製造方
法に関するものである。

ＣＭＯＳインバータを基本回路とする半導体装置回路は
低消費電力、低電圧動作、大きな雑音余裕という特長を
生かして大容量メモリや大規模論理回路への応用が進み
つつある。しかし、従来構造の一！、−１高集積化、高
速化を実現するには様々な問題点がある。例えば第１図
に部分断面略図金示すグロき従来のＣＭＯＳインバータ
においては、ｐ型シリコン基板１０１の表面に作られた
ＮチャネルＭＯ８ＦＥＴのドレインとなるｎ型不純物ド
ーグ層１０２とｎウェル１０３中に作られたｐチャネル
ＭＯ８ＦＥＴのソースとなるｐ型不純物ドープ層１０４
とを相互接続するＡｌ配線１０５Ｃが必要である。この
記載は通常次段のインバータへの出力配線も兼ねており
、次段のゲートポリシリコンとのコンタクト部まで伸び
ている。この配線はまた、ＧＮＤ線（グラウンド線）１
０５ａ、電源線１０５ｂと共通のＡ１層を用いるのでマ
スクパターンの設計上制約が多かった１、その上、これ
らのＡ７７部は比救的厚い層間絶縁膜】０６に開口した
コンタクト穴を弁して、ｎ型ドープ層、ｐ型ドープ層さ
らに次段のインバータのゲートポリシリコンに接触を取
ることになシ、上記３つのシリコン層のパターンとコン
タクト穴の重ね合わせマージン、史にコンタクト穴とＡ
ｇ配か−との気ね合わせマージンが十分に必要であり、
史にコンタクト穴自体もＡ　ｅが十分埋め込まれる程度
に人きくする必要がありこの従来Ｓ造では年積度の向上
は困姉であった。

第１図の構造の欠点の１部を別法するために提案きれた
のが第２図の構造である。すなわちＮチャネルＭＯ８Ｆ
ＥＴのドレインとなるｎ型ドープ層２０１とＰチャネル
ＭＯ８ＦＥＴのソースとなるｐ型ドープ層２０２と全ゲ
ート２０３ｇと同じ層のポリシリコン２０３ｃで相互接
続しようとするものである。

この利点は、次段のゲートまでポリシリコンのまま伸ば
ぜるのでＡｇは基本的には電源系配線専用に使え、マス
ク設計の自由度が増し高集積化が可能なことである。ま
たポリシリコン２０３ｃとシリコンドープ層２０１’、
　２０２’との面接接触（以下ダイレクトコンタクトと
セト、する）の占有面積は第１図のＡｌ出力配線］０５
ｃとｐまたはｎ型ドープ層］ｏ４゜１０２の間のコンタ
クトの占有面積に比較して十分小でいととも利点である
。これは第１図の場合、コンタクト穴が深いため穴あけ
の際の層間絶縁膜１０６のサイドエッチのマージンが必
要なこと、またＡ７とドープ層のコンタクト穴はＡ７の
アロイスパイクによる接合の短絡事故を防ぐためドープ
層の領域の内１目：」に十分な重ね合わせマージンを取
ってパターン設計する必要があるからである。これに対
し、り“イレクトコンタクトの場合は、ゲートポリシリ
コン２０３ｇと出刃配線ポリシリコン２０３ｃとは同じ
層なのでそれらの間の重ね合わせマージンは不賛なこと
、またダイレクトコンタクト部分面下のドープＩ　　２
０１’　、２０２’形成はポリシリコン２０３ｃからの
不純物拡散により自己整合的に行なわれるのでやはり重
ね合わせマージンが要らないからである。更にポリシリ
コンで次段に配線する場合は次段のゲートポリシリコン
とＡ７とのコンタクト穴が少くとも１つは減ることにな
りこの点も東績度の向上に有利である。しかしながら第
２図の構造にも欠点がある。通常ＣＭＯ３のゲートポリ
シリコンはＮチャネルＭＯ８にはｎ型不純物をドープし
たもの２０３ｇ、ｎ、ＰチャネルＭＯ８にはｐ型不純物
をドープしたもの２０３ｇ、ｐが用いられる。したがっ
て配線用のポリシリコン２０３ｃにもダイレクトコンタ
クトを弁してＮチャイ・ルＭＯ８のドレインに接続する
ｎ型のもの２０３ｃ　、ｎとＰチャネルＭＯ８のソース
に接続するｐ型のもの２０３ｃ、ｐの２つの領域ができ
、その境界にはｐｎ接合ｊができてしまう。この様に出
力配線に電位の異なる２つの領域ができるためこれを短
絡する必要が生じ愛合上にＡｌの架橋２０４ｃがやはシ
必要となる。

この人ｌは小さい占有面積で済むもののやはりＡ７パタ
ーン設計上の制約となることに変わりない。

この他に、最近の一般悄勢であるＭＯ３Ｏ３目積回路集
積化のための素子寸法の微細化、特にポリシリコン層の
厚さやソース・ドレインとなるｐ型並びにｎｕドープ層
の接合深さ等、深さ方向の微細化に伴なうシート抵抗の
上昇はそれら各層を素子間の配線として用いる際に時定
数の増大を招き集積回路としての高速動作を妨げ史に各
部での電圧降下の増大は動作マージンの減少を招くなど
大きな区・害となっている。例えば現在、接合深さが０
．３μｍ８度の比教的浅いｎ型ドープ層は砒累イオン注
入で形成できるがそのシート抵抗は３０〜５０Ω／口と
かなり太きい。近い将来要求される０１〜０２μｍの接
合深さのドープ層をイオン注入で作ろうとすると１００
Ω／口あるいはそれ以上となりもはや配線としては使用
不可能である。

更に、Ｏ１〜０２μｍ程度の浅い接合領域へのＡＡ糸の
金属のオーミックコンタクトではいわゆるアロイスパイ
クと呼ばれる局部的拡散２合金化反応が生じ浅い接合を
突き抜けて基板と電気的’Ａｎが起こり易い。

この様に従来のイオン注入のみで浅い接合の形成や、ポ
リシリコンへの不純物ドーピングを行なうと電気抵抗や
オーミックコンタクトの点で好ましくなく、第２図の構
造を微細化する際にも免かれ得ない欠点である。

これらの問題、即ち、出力ポリシリコン配線内にできる
ｐｎ接合の短絡の必要性と、湖いポリシリコン並びに浅
い不純物ドープ層のシート抵抗の増大とアルミ糸配線と
のコンタクト部でのアロイスパイクの問題を一挙に解決
するために金属硅化物をポリシリコン装面並びに浅い不
純物ドープ層表面に形成することが考えられる。しかし
、白金、パラジウム等の貴金属の硅化物を形成した場合
には、これらの負金属の硅化物の熱安定性が充分でない
ため８５０℃程度の熱処理によって抵抗値が著しく増大
したり、オーミックコンタクト部でアルミニウム系金属
と反応したりするという問題があり実用に供し難い。一
方、モリブデン、タングステン、タンタル、チタン寺の
いわゆる高融点金属の硅化物の場合にはそれらの材料自
身の耐熱性という点においては問題はない。そこで従来
の技術を用いてこれらの尚融点金属の硅化物をソース・
ドレイン領域上に形成して低抵抗化を図るという目的の
ために応用しようとすると次の２つの方法が従来考えら
れていた。

第１の方法は所望の組成比の高融点金属の硅化物膜その
ものをスパッタリングや真空蒸着等の方法を用いて堆積
する方法である。しかし、この方法においては８００℃
程度以上の前温熱処理によって尚融点金属の担化物膜と
その下の予め高濃度に不純物をドープしたソース・ドレ
イン領域との接１！ｌ！ｌ而でのオーミ、り性が劣化し
、その結果ソース・ドレイン領域の実効的な直列抵抗の
垢加を引起す。史に、この方法では、予め金属偵化物組
成を４勺つだｊｊ美を占り積するため、ソース、ドレイ
ン〒貝域等の所望の領域にのみ自己賢台的に形成するこ
とは谷筋ではないという欠点をも含んで因る。

第２の方法は、篩融点金属の硅化物そのものを堆積する
のではなく、高般・点金属膜をＪ４．−槓した波、熱処
理によって高１鯉点金属とシリコンとを反応させて硅化
物層を形成する方法でるる。この方法では、ソース・ド
レイン領域等の所望の慎域のシリコン表面を露出せしめ
てから高融点金属ノ戻の相２槓を行うことにより、所望
部のみに自己整合的に高−ＩＩ点金金属層形成すること
ができる。しかし、この方法を実際に試みると高融点金
属と高確度に４糾（物をドープしたシリコンとの反応の
再現性や一様性が著しく悪いことが判った。即ち、縄融
点金属とシリコンとの耐化物反応が殆ど生しない場合や
、激しい反応が生じる場合が、試料間あるいは試料内に
おいても生じた。これは多分高％ｌｊ点金属とシリコン
との界面や高両；点金風あるいはシリコンの状態によっ
て硅化物形成反応が敏感に影響てれた結果と考えられる
。丈に、この様な方法においては、高融点金挑とシリコ
ンとのイロ・化物形成反応か生じた場合においても、招
化物形成反応は、シリコン露出部のＸＮＩ・一部から未
露出部（ミー・点釜属膜が杷結′勿上にある鎮咳）ヘハ
ミ出して生じるため、自己ＩＩｒ’Ｈ合的に尚融点金属
の何化物を所望領域にのみ形成するという点においても
問題があることが牛１」１す」した。

その上、上記２つの方法いずれによって形成した尚け・
点金属の硅化物においても、８５０℃程度以上の高温熱
処理によって結晶粒径がｘｏｏｏＸオーダの多結晶にな
り、また表面の平滑性や均質性も余りよくない。この様
に表面の千両性や均質性もよくなくかつ多結晶の高融点
金属の硅化物層を高濃度に不純物全ドープしたシリコン
結晶表面に形成した後高温の熱処理を行うと、シリコン
結晶にドープしておいた不純物が硅化９勿層の結晶粒界
中に４広散しシリコン結晶中から抜けるという現象が生
じたり、あるいは、オーミックコンタクト用のアルミニ
ウム系金属を堆積した揚台には、フルシミニウムやシリ
コンが結晶粒界を容易に相互拡佇、・シいわゆるスパイ
ク音生じるということが仝１」」ツだ。

以上の如く、従来の方法、あるいは従来の方法によって
形成きれる高融点金属の姓化物層は、ソース、ドレイン
領域の低抵抗化という目的への応用には不適当でおるこ
とが判明した。

本発明者は以上述べた従来構造の欠点を除云するため／
１１４３図に概略断面を示したような楢竜の半導体装置
を提案している。

ｐ型巣結晶シリコン基板３０１上に形成されたｎウェル
３０２中にＰチャネルＭＯ８ＦＥＴが、ｐ型シリコン基
板にＮチャネルＭＯ８ＦＥＴがそれぞれ形成てれている
。３０３はゲート絶縁膜、３０４ｇはポリシリコンより
なるゲート電極、３０５ｅはＮチャネルへ４０ＳＦＥＴ
のドレインとなるｎｆｉドープ層３０６とＰチャネルＭ
Ｏ８ＦＥＴのソースとなるｐ型ドープ層３０７と全相互
接続し更に次段のインバータのゲートに伸びるポリシリ
コンの出力配線であり、ｎ型ドーノとｐ型ドープリ領域
がちシ境界部分にｐｎｎ接合となっている。Ｎチャネル
トランジスタのソース、ドレインとなる浅いｎｍドープ
層３０６、Ｐチャネルトランジスタのソース、ドレイン
となる浅いｐｕドーグ層３０７またゲートとなるポリシ
リコン３０４ｇｎ　、３０４ｇＰ　、史に出力画゛１線
のポリシリコン３０５Ｃの表面全体に平滑力λつ均質な
モリブデンイエ１化物膜３０８が形成されている。

この様にモリブデンイｄ、化物で浅い不利・物拡徴層や
澹いポリシリコンを覆うことにより、それら浅い拡散層
や尚いポリシリコンのシート抵抗は非常に低くできる　
例えば厚さ０１μｍのモリブテン硅化物で被榎した０、
１８μｍの接合深さのｎ型ドープ層（ｎ型部分の厚きは
０．０８μｍｒｒＬ）では１．３〜１．４Ａｄ／Ｉコの
値が央現している。このような低抵抗の配線を使えば動
作速度が向上する。また配線での電圧降下が小さくなり
動作マージンが広くなる。またｐ型とｎ型２つの領域が
ありｐｎ接合ができてし１う出力ポリシリコン表面もモ
リブテン硅化物で低抵抗化されると共に同電位にするこ
とができる。

まだＡｌ糸配線とのオーミックコンタクトが不要なので
Ａｌ糸配庵パターンの設引目山度が同上し、商集積化が
可能となる。

本発明の目的はこのような半導体装置の製造方法を提供
することである。

本発明によれば第１導電型の単結晶シリコン基板表面に
房、状の第２導電型ウエル領域とシリコン基板領域、並
びにそれらを分離する厚い絶縁膜のフィールド領域全形
成したのち、フィールド領域以外のシリコン表向にゲー
ト絶縁膜を被着し、イ桑にポリシリコンとシリコン基板
との間のダイレクトコンタクトを形成する領域である。

ウェル値域の一部とシリコン基板領戟の一部のゲート絶
縁膜に開口を設けたのち、ポリシリコン膜會被凋し、後
にｎチャネルＭＩＳＦＥＴを形成すべき領域上の当該ポ
リシリコン膜にはｎ型不純物を、また後にｐチャネルＭ
ＩｓＦＥＴ’ｅ形成すべき領域上の当該ポリシリコン膜
にはｐ型不純物をドープし、ゲート電極、素子間自ｃｉ
９Ｊとして成形し、次いで当該ポリシリコンパターンを
マスクにしてず友にＮチャネルＭＩＳＦＥＴを形成する
シリコン表面にはｎ型不純物をイオン注入し、゛また後
にＰチャネルＭＩＳＦ’ＥＴを形成するシリコン表面に
はｐ型不純物をイオンＡｔ人したのち、ＥｊＪＮ己ポリ
シリコンパターンで被ワれた以外のンリコン表面上に残
るゲート＋Ｉｅｉｆｆｌ膜を除云し、次いで高融点金属
湧膜を被層したのち、シリコン結晶内で眠気的に不活性
なイオンを注入して前記畠融点金属湖膜とそれに接する
単結晶あるいは多結晶シリコンとの界面を混合し、次い
で非酸化性ガス中で４００〜６００℃の熱死Ｊｆｆｉ’
？ｚ行ない、前記混１合層を平滑、均質な旨融点金槙硅
化物層となし、次いで未反応のまま残粕した金属全除去
し、その後非還元性ガス中で８００℃以上の熱処理を加
えることを特徴とする半導体装置の製造方法が得られる
。

次に本発明をその一実施例を用いて説明する。

該実施例は第３図に示したＣＭＯＳインバータ全製造す
るための方法である。

第４図（ａ）　、　（ｂ＋　、　（Ｃ）　、　（ｄｉ　
、　（ｅ）　、　（ｆｌはこのＣＭＯＳインパーク金製
造する際の主要工程でのはインノ＜−タの模式的断面図
を胆次示したものである。

まず比抵抗数Ω・ｃｎｌのｐ型巣結晶シリコン基板４０
１全用意し、通常の熱酸化法によって膜厚６ｏｏｏＸの
酸化膜４０２を形成する。通常のホトエツチング法によ
りいわゆるＮウェル頭載全形成すべき部分の酸化膜に開
口し、次に開口部表面に厚さ１ｏｏｏＸの酸化膜４０３
を被看したのち、リンイオン全加速′市圧］、　５０　
ＫｅＶ　、ドーズ量７　×ｌ　Ｑ’　（ｊｎ−たけ注入
し、蒙索ガス中で１２００℃１９時面の熱処理全行ない
深さ７μｍ程度のＮウェル・誤域４０４全形成する。（
（ａ）図） 次にすべての酸化膜を除云したのち、通常の選択酸化法
によってトランジスタが形成される活性領域以外の領域
（フィールド領域）にフィールド酸化膜４０５を形成す
る。次に活性領域のシリコン基板表面に膜厚３ｏ　ｏ　
’ｉのゲート絶縁膜４０６を形成する。（（ｂ）図） 次にダイレクトコンタク）ｆ形成する領域のゲート絶縁
膜４０６全開孔してシリコン面を露出式せたのぢ厚さ３
０００Ａのポリシリコンを被湛しｎチャネルＭＯＳＦＥ
Ｔｋ形成する領域上のポリシリコンにはｎ型の不純物、
ｐチャネルＭＯＳＦＥＴ　’ｉ影形成る領域上のポリシ
リコンにはｐ型の不純物をドープする。そのあとゲート
電極４０７ｇ、並びに出力配線４０７ｃとして成形する
。ここでｎチャネルあるいはｐチャネルＭＯＳＦＥＴを
形成する領域と記したのは出力画、線４０７Ｃを含めた
領域を意味する。

次にＮチャネ＃ＭＯＳＦＥＴのソース・ドレインとなる
ｎ型ドープ層４０８をＡｓイオン注入（　１０　０　Ｋ
ｅｙ。

１、　Ｘ　１　０”　ｃｎＩ−２）により、またＰチャ
ネルＭＯＳＦＥＴのソースドレインとなるｐ型ドープ層
４０９ｉＢイオン注入（　４０ＫｅＶ　、’ＬＸ　１０
Ｉ５ｏ＋＋−２）により形成する。（（Ｃ）図） 次にゲートポリシリコン４０７ｇｎ　、　４０７ｇｐを
マスクにして、ソース・ドレイン領域上のゲート絶縁膜
をエツチングし、シリコン基板表面を露出する。次に、
全面に膜厚４００Ａのモリブデン膜４１０をスパッタ蒸
着法で被着したのち、Ｓ１イオンを加速″厄圧１００Ｋ
ｅＶ．ドーズ量５　Ｘ　１　０１５ｃｍ−２だけ注入す
る。（（ｄ）図） その後、水素ガス中で６００℃，２０分間の熱死」」全
行なう。この工程によりＭｏと基板シリコンあるいはＭ
Ｏとポリシリコンとが接した部分でシリコン注入がなさ
れた個所のみにおいてＭｏとシリコンとの反応によシ平
滑，均質なＭＯ硅化物膜４１１が形成され、それ以外の
領域ではＭＯは未反応のまま残存している。次に、Ｈ２
Ｏ２系のエツチング液で３分間処理することにより未反
応のＭＯ膜のみがエツチングきれ、浅い拡散層上、ポリ
シリコン上にＭ。

シリサイド膜が選択的に残る。（（ｅ）図）次に窒素ガ
ス中で９００℃．３０分間の熱処理を行なう。これによ
りＭＯシリサイドの抵抗値が低下し、イオン注入で形成
された浅いｎ型およびｐ型ドープ層の活性化が行なわれ
、更にダイレクトコンタクト部の拡散層４０８’，４０
９’がポリシリコン配線４０７ｃｎ　、　４０７ｃｐか
らの不純物の拡散により形成される。その後層間絶縁膜
４１２を全面に形成したのちコンタクト穴を開口し、Ａ
ｌ糸の配線なお本発明の方法では、イオン注入を行った
鏝に４００〜６００℃という比較的低温の熱処理を行い
、この鎌、未反応な高融点金属全除去した後に８００℃
以上の熱処理を行う２段熱処理法が行われているが、こ
の２段熱処理は均一、かつ、平滑な高融点金属封化物を
開口部に対して自己整合的に形成する上で、極めて重要
である。すなわち、イオン注入後の最初のアニールを、
例えば８００℃程度以上の鍋温で行った場合には、開口
部からはみだして珪化物が形成されてしまう。従って、
最初低温でアニールを行った後、未反応な高融点金属を
除云することによって開口部に自己整合して珪化物が形
成される、このアニールを酸化性雰囲気中で行なうと表
面の高融点金属膜が醒化され昇踊してし捷うような場合
もありうる。この後、該珪化物層の抵抗率の減少及び注
入されたイオンの電気的活性化を目的とした８００℃程
度以上の熱処理が実施される。この熱処理をＨ２ガスを
含んだ還元性ガス雰囲気で行った場合には、前記低温熱
処理によって形成された珪化物の均一性や平滑性が失わ
れてしまい、これに伴ってピンホール等の欠陥が多数形
成されるため集積回路への使用にはカオさない。

従って、非還元性ガス雰囲気例えば、窒素不活性ガス、
酸素、水蒸気あるいはこれらの組合せたガス雰囲気また
は真空中で８００℃以上の熱処理を行うことが、珪化物
の均一かつ平滑な性質全維持する上で重要である。

本発明の製造方法によって形成された上記高融点金属硅
化物層の均一性、平滑性、結晶性、熱的安定性および合
金化反応に対する障壁性は従来方法によるものと比較し
て著しく良好であるため、該高融点金属硅化物層面下に
ブルミ糸のオアミックコンタクトも形成し得る浅く良好
な接合が形成でき、かつ非常に低抵抗にできるので動作
速度の向上が達成しうる。更に本発明の方法で得られる
硅化物は浅い接合と同時に任意のパターンの単結晶ある
いは多結晶シリコン表面に自己整合してできるので集積
度向上の点でも卓効がある。

なお、本実施例においてはＳｉイオンを高融点金属膜の
上部より注入してＭｏシリサイド全形成する場合につい
て説明したが、Ｓｉの他にＡｒ等の不活性イオンを用い
ても卓効があった。筐たＭＯ以外の高融点金属例えばＴ
ｉやＴａ、Ｗ”ｉ用いても同様の効果があった。

【図面の簡単な説明】

第１図は従来のＣＭＯＳインパークを示す模式的断面図
、第２１メ１はその問題点の１部を解決するために提案
されているＣＭＯＳインバータの模式的断面図、第３図
は本発明者が提案しているＣＭＯＳインバータの模式断
面図、第４図は本発明による製造方法の実施列金示すた
めの主要工程での模式的断面図ｉ図である。 １０１．３０１，４０１・・Ｐ型シリコン基板１０３．
３０２，４０４−ｎウニ／ｌ／１０２．２０１．３０６ １０４．２０２．３０７ １０５．２０４　　　　　・・・ｋ１ １０６．４１．２　　　　・・・層間絶縁膜０７ ３０８．４１１　　　　・・・高融点金属硅化物３０３
．４０６　　　　　　ゲート絶縁１漠／１１０　　　　
　　　・・・高融点金属膜４０５　　　　　　・・フィ
ールド酸化膜４０２　　　　　　・・・厚いシリコン酸
化膜４０３　　　　　　・・薄いシリコン酸化膜・・出
力配線企示す添字 ｇ　　　　　　　・・ゲート電極を示す添字・・ｎ型不
純物ドープを示す添字 ｐ　　　　　　　　・・・ｐ型　　〃　　　　〃第　１
　図 ＼ に 第２図 と、 ξ 第３図 （ （ 第４図 第　４　図

Claims (1)

【特許請求の範囲】
1. 第１導電型の単結晶シリコン基板表面に島状の第２４電
   型ウエル領域とシリコン基板領域、並びにそれら全分離
   する厚い絶蘇膜のフィールド領域を形成したのち、フィ
   ールド領域以外のシリコン表面にゲート絶縁膜を被着し
   、後にポリシリコンとシリコン基板との間のダイレクト
   コンタクトを形成する領域である、ウェル領域の一部と
   シリコン基板領域の一部のゲート絶縁膜に開口を設けた
   のち、ポリシリコン膜を被着し、後にｎチャネルＭＩＳ
   ＦＥＴ’ｚ形成すべき領域上の当該ポリシリコン膜には
   ｎ型不純物をドープし、壕だ後にｐチャネルＭＩ　５Ｆ
   ＦＪＴ　’ｉ影形成べき領域上の当該ポリシリコン膜に
   はｐ型不純物をドープし、ゲート電極、素子間配線とし
   て成形し、次いで当該ポリシリコンパターンをマスクに
   して後にＮチャネルＭＩＳＦＥＴ全形成するシリコン表
   面にはｎ型不純物をイオン注入し、１だ後にＰチャネル
   ＭＩＳＦＥＴを形成するシリコン表面にはｐ型不純物を
   イオン注入したのち、前記ポリシリコンパターンで被わ
   れた以外のシリコン表面上に残るグー）ｉ縁膜を除去し
   、次いで高融点金属薄膜を被着したのち、シリコン結晶
   内で電気的に不活性なイオン全注入して前記高融点金ｇ
   ％膜とそれに接する単結晶あるいは多結晶シリコンとの
   界面を混合し、次いで男敏化性ガス中で４００〜６ｏｏ
   ℃の熱処理を行ない、前記混合層を平滑、均質な為融点
   金属硅化物層となし、次いで未反応のまま残留した金属
   を除去し、その後非還元性ガス中で８ｏｏ℃以上の熱処
   理を加えることを特徴とする半導体装置の製造方法。