JPH02194653A - Ｍｉｓ形トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は低抵抗化と高信頼性化を図ったＭＩＳ形トラン
ジスタに関するものである。

従来の技術 近年、１．５μｍ〜２．０μｍの基準寸法を有するＣＭ
Ｏ８（相補型金属酸化膜半導体装置が、記憶素子や論理
回路など広範囲の分野で製品化されてきている。基準寸
法の縮小化とチップサイズの増大にともない、配線抵抗
による遅延が回路動作に影響を与えるようになってきた
。このため、第１層配線として用いるゲート電極材料の
低抵抗化が必要になってきている。

これまで多（用いられているＮ形不純物を拡散した多結
晶シリコンでは、２５Ω／口の抵抗値であり、この値は
アルミニウムの３ｍΩ／口の抵抗値に比べて大きな値で
ある。そこでタングステンなどの高融点金属あるいは高
融点金属シリサイドを用いるＭＯ３形トランジスタが出
現した。これらの材料は確かにＮ形不純物を拡散した多
結晶シリコンの１／１０から１／１００程度の抵抗値で
あるため大きな改善がなされたが、一方別の問題が生じ
た。それは、ゲート電極材料の仕事関数の差により、し
きい値が異なって（るという問題である。ＣＭＯ３形ト
ランジスタを用いた集積回路では、Ｎ形トランジスタと
Ｐ形トランジスタのバランスをとって動作するため従来
の設計では動作不良が生じやすかった。このために多結
晶シリコンの上にシリサイドを積層してもちいるポリサ
イド構造が用いられることが多くなった。

このポリサイド構造を第３図に示した断面図を参照して
説明する。この構造は、シリコン基板１の表面に選択的
にフィールド酸化膜２が形成され、フィールド酸化膜に
囲まれたシリコン基板１の表面にゲート酸化膜３が形成
され、ゲート酸化＠３の上に膜厚が２００から３００ｎ
ｍである不純物が拡散された多結晶シリコン膜４と、タ
ングステンシリサイド（ＷＳｉｘ）５が順次積層された
ゲート電極が形成され、シリコン基板１の中にソース領
域６とドレイン領域７が形成されたものである。なお、
この他に層間絶縁膜、コンタクトホールおよび電極が形
成されるがこれらは図面では省略した。

この構造によりしきい値電圧は、従来の多結晶シリコン
と同じになり、シート抵抗は、シリサイド単層に比べれ
ばやや高いが、多結晶シリコンの１１５程度になる。

発明が解決しようとする課題 ポリサイド構造にしても、１番目の問題として、シリサ
イド材料が通常のシリコン半導体プロセスで用いられる
過酸化水素水やぶつ酸によってエツチングされる性質が
あることである。すなわち洗浄や表面の汚染層除去の際
に上層のシリサイドのゲート電極材料がエツチングされ
、ときにはなくなってしまうこともある。このため従来
のような充分な洗浄ができにくくなる。２番目の問題は
汚染の問題である。シリサイドの材料はシリコンに比べ
て純度が悪くかつその材料自身が汚染源となるため、接
合リークや耐圧不良が発生し易くなる。３番目の問題は
、これらの膜の密着性とストレス、さらに異常現象の発
生である。例えば堆積後密着が悪（、はがれが発生した
り、ストレスによりトランジスタ特性が変化したり、ゲ
ート酸化膜が破壊されたり、容易に酸化されて堆積膨張
し、はがれたりする。特に、ポリサイド構造を配線のみ
として用いる場合に比べてゲート電極として用いる場合
には、Ｌ　Ｄ　Ｄ　（Ｌ　ｉｇｈｔｌｙ　　Ｄｏｐｅｄ
Ｄｒａｉｎ）構造のＭＯＳ）ランジスタを形成する際、
低加速でイオン注入するため保護酸化膜を除去する事に
なる。従って上層のシリサイドがむき出しになったまま
数多（の工程を通過せざるを得ないので大きな問題とな
る。

課題を解決するための手段 本発明のＭＩＳ形トランジスタは、シリコン基板の中に
ソース領域とドレイン領域が形成され、同ソース領域と
ドレイン領域の間の前記シリコン基板の表面にゲート絶
縁膜が形成され、同ゲート絶縁膜の上に第１の多結晶シ
リコンと金属シリサイドおよび第２の多結晶シリコンが
順次積層された３層構造のゲート電極が形成され、同３
層構造のゲート電極の側壁に第３の多結晶シリコンが形
成された構造である。

作用 従来でもポリサイド構造をゲート電極に用いるのでなけ
れば、シリサイドをいったん酸化して表面にシリコン酸
化膜を形成しておけば、問題のいくつかは避けることが
できた。しかしさきに述べたようにゲート電極として用
いる場合は、ＬＤＤ構造のトランジスタを形成するとき
ゲート電極上のシリコン酸化膜は除去されてしまうため
、意味をなさなかった。そこで本発明はシリコン酸化膜
のかわりにシリサイド上層の多結晶シリコンに不純物を
拡散し、ゲート電極の一部とすることにより、シリサイ
ド層は上下とも多結晶シリコンによって被われるため、
洗浄工程によってシリサイド層が、エツチングされるこ
とはない。また不純物が拡散された多結晶シリコンで挟
み込むことで、直接シリコン基板を汚染する事の低減が
はかられる。さらにシリサイドに起因するはがれや異常
酸化は、シリサイドが熱処理されることによりシリコン
がシリサイドと多結晶シリコン層間を移動し、結晶構造
や組成が変化をすると説明されているが、本発明ではシ
リサイドの上下に多結晶シリコンを有するため一様に反
応が進行し、はがれや異常酸化も起こりにくい。また上
下の多結晶シリコンはシリサイドのストレスを緩和する
作用もある。

実施例 本発明のＭＩＳ形トランジスタの実施例を第１図に示し
た構造断面図を参照して説明する。

この構造は、シリコン基板１の表面に選択的にフィール
ド酸化膜２が形成され、フィールド酸化膜２に囲まれた
シリコン基板１の表面にゲート酸化膜３が形成され、ゲ
ート酸化膜３の上に多結晶シリコン４とＷＳｉｘおよび
多結晶シリコン８が順次積層された３層のゲート電極が
形成され、３層のゲート電極の側面に多結晶シリコンの
側壁９と酸化膜の側壁１０が形成され、シリコン基板１
の中に低不純物濃度のソース領域１１と高不純物濃度の
ソース領域１２が形成され、ゲート電極の反対側に低不
純物濃度のドレイン領域１３と高不純物濃度のドレイン
領域１４が形成されたＬＤＤ構造のＭＯＳトランジスタ
である。

なお、この他に層間絶縁膜、コンタクトホールおよび電
極が形成されるがこれらは図面では省略した。

次に、この構造を得るための製造方法を第２図に示した
工程断面図を参照して説明する。

まず、シリコン基板１の表面に選択的にフィールド酸化
膜２を形成した後、ゲート酸化膜３を形成し、さらにＬ
ＰＧＶＤ　（減圧化学気層成長）法により多結晶シリコ
ン４を全面に堆積する（第２図ａ）。多結晶シリコン４
は、この時点では不純物が拡散されていない。膜厚は２
００から３００ｎｉである。次に、膜厚が１５Ｏｎｍか
ら２０Ｏｎ−のＷＳｉｘ（タングステンシリサイド）５
を堆積したのち、８５０℃から９５０℃の温度で２０分
から５０分間のアニールを行い、Ａｓ（ヒ素）イオンを
、３０ＫｅＶから６０ＫｅＶのエネルギーでｌ　Ｘ　１
０”ｃｍ−’からＩ　Ｘ　１０　Ｉ６ａｍ−３のドーズ
量で注入を行う。ＷＳｉｘ５の堆積後アニールを行うの
は多結晶シリコン４との界面の密着が、ＷＳｉｘ５の層
転移によるストレスで悪化するのを防止するためである
。またＡｓをイオン注入したのは、多結晶シリコン４に
Ｎ形の不純物を導入するためである。さらにＬＰＧＶＤ
により膜厚が２０ｎｍから１０Ｏｎ１１の多結晶シリコ
ン８を堆積する（第２図ｂ）。この時点ではこの多結晶
シリコン８は不純物が拡散されていないが後の熱処理工
程でＷＳｉｘからの不純物が拡散される。ＷＳｉｘ５中
の拡散速度は、多結晶シリコンに近（注入されたＡｓは
速やかに拡散するため、注入の順番はそれほど大きな意
味を持たないが、アニールしたＷＳｉｘは結晶成長して
次の高温熱処理工程で異常酸化しやすいので多結晶シリ
コン８堆積前に注入している。

次に、写真食刻法により３層の導電膜をエツチングして
ゲート電極パターンを形成する（第２図Ｃ）。

なお、多結晶シリコン４と８をスパッタ法で形成する場
合は、低温で形成するため、製造方法を以下のようにす
ることができる。多結晶シリコン４、ＷＳｉｘ５および
多結晶シリコン８を順次堆積し、８５０℃から９５０℃
の温度で２０分から５０分間のアニールを行い、Ａｓ（
ヒ素）を３０から６０ｋｅＶのエネルギーテ１×１０１
５Ｃ１１−３カらＩ　Ｘ　１０　Ｉ６ｃ＋＊−３のドー
ズ量で注入を行う。

これまではＷＳｉｘ５の上部にのみ多結晶シリコン８を
堆積しただけなので、ゲート電極パターンを形成すると
ＷＳｉｘ５の側面が露出することになる。そこで３層の
ゲート電極の側面を被うように多結晶シリコンの側壁を
形成する。この方法は、ゲート電極のパターン形成後、
全面に多結晶シリコン９゛を２０〜１１００ｎの厚さで
堆積する（第２図ｄ）。

なお、多結晶シリコン９°を形成するときに不純物を含
ませるか、多結晶シリコン９゛を形成した後、イオン注
入することにより不純物を含ませる。続いて、異方性ド
ライエツヂングにより多結晶シリコン９゛を除去して、
ゲート電極の側面に多結晶シリコンの側壁９を形成する
。引き続きＬ　Ｄ　Ｄ　（Ｌｉｇｈｔｌｙ　　Ｄｏｐｅ
ｄ　　Ｄｒａｉｎ）構造を形成するために、不純物イオ
ンをドーズ量少なく注入し、低不純物濃度のソース領域
１１とドレイン領域１３を形成する（第２図ｅ）。次に
全面にＬＰＣＶＤ法により高温酸化膜（ＨＴＯ）１０を
２０Ｏｎｍ〜３００ｎｍの厚さま・で形成する（第２図
ｆ）。

第１図に示すように再度ＨＴＯＩＯを異方性ドライエツ
チングにより除去しＨＴＯの側壁１０を形成する。以後
、不純物イオンをドーズ量多く注入し、高不純物濃度の
ソース領域１２とドレイン領域１４を形成する。

以上説明した工程では、ＷＳｉｘはすべて多結晶シリコ
ンで被われており、はがれや異常酸化、汚染が生じにく
くなる。

なお、本発明の実施例では金属シリサイドとしてＷＳｉ
ｘを用いて説明したが他の金属シリサイドの場合にちま
った（同様にあてはめる事ができる。また、ゲート絶縁
膜として酸化膜を用いたが窒化膜等の他の絶縁膜や２種
類以上の絶縁膜を積層してもよい。

発明の効果 本発明のＭＩＳ形トランジスタによれば、シリサイド上
層に多結晶シリコンを設けることにより、シリコンプロ
セスと同等の洗浄を可能とし、汚染を低減しつつ、かつ
上下に多結晶シリコンを有するため一様に反応が進行し
、はがれや異常酸化も起こりにくい。また上下の多結晶
シリコンはシリサイドのストレスを緩和する作用もある
。この結果、ＭＩＳ形トランジスタの信頼性が非常に向
上する効果がある。

【図面の簡単な説明】

第１図は本発明のＭＩＳ形トランジスタの実施例を示す
断面図、第２図は第１図の構造を得るための製造方法を
説明する工程断面図、第３図は従来例のポリサイドゲー
トの構造を説明する断面図である。 １・・・・・・シリコン基板、２・・・・・・フィール
ド酸化膜、３・・・・・・ゲート酸化膜、４．８．９’
・・・・・・多結晶シリコン、５・・・・・・タングス
テンシリサイド（ＷＳｉｘ）、９・・・・・・多結晶シ
リコンの側壁、１０・・・・・・高温酸化膜の側壁、１
１・・・・・・低不純物濃度のソース領域、１２・・・
・・・高不純物濃度のソース領域、１３・・・・・・低
不純物濃度のドレイン領域、１４・・・・・・高不純物
濃度のドレイン領域。 代理人の氏名　弁理士　粟野重孝　ほか１名１−−−シ
ソボン１匈え ？・−フィールド酸化票 ３−　ゲート酸化膜 毛ε−多詩西シリコン ５−　タングステンシソブイド（ＷＳもＸ）件−多３百
品シソコンのイＪｒｌＴｖ １０−−−晦史化膜のイ月を。 第 図 レークワゴン暴主及、 計−フィールド］疫化膜 ３−−−　ケート酸イヒハ莢 ５゛−タングステンシソブイ）′（ｗＳ−ｘ）第 図 １３・−イ氏不ｐし才勿農１にのトレインｆｌ飄１４・
−高不純物濃度のドレイン領域 ／　　々 ＼ ！ ９−−一多トト２−シリコンのづ月ろ１９′−多網品シ
ソゴン ｔｏ’−一一裏！酸化頃 １１−−−イ氏不托＠１農のソーヌ値域／３−−−イ氏
不嫂野吻濃戻のドレイン領矩翫／／ 第　３ ／−−−シリコン基板 Ｚ　°−フィールド酸化侯 ３−　ゲート酸化膜 ４−　り部品シリコン ５°−タングステンシリブイ）　（ＷＳ、ｋｇ）６−　
ソース１表式 ７−）’レイン預幻飄 図

Claims (1)

【特許請求の範囲】
1. シリコン基板中にソース領域とドレイン領域が形成され
   、同ソース領域とドレイン領域の間の前記シリコン基板
   の表面にゲート絶縁膜が形成され、同ゲート絶縁膜の上
   に第１の多結晶シリコンと金属シリサイド、および第２
   の多結晶シリコンが順次積層された３層構造のゲート電
   極が形成され、同３層構造のゲート電極の側壁に第３の
   多結晶シリコンが形成されたことを特徴とするＭＩＳ形
   トランジスタ。