JPH0227716A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0227716A JPH0227716A JP63176723A JP17672388A JPH0227716A JP H0227716 A JPH0227716 A JP H0227716A JP 63176723 A JP63176723 A JP 63176723A JP 17672388 A JP17672388 A JP 17672388A JP H0227716 A JPH0227716 A JP H0227716A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type
- impurity
- contact hole
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 109
- 239000012535 impurity Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000010410 layer Substances 0.000 abstract description 81
- 239000011229 interlayer Substances 0.000 abstract description 19
- 238000002955 isolation Methods 0.000 abstract description 10
- -1 fluorine ions Chemical class 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 abstract description 5
- 238000007493 shaping process Methods 0.000 abstract 2
- 229910052731 fluorine Inorganic materials 0.000 abstract 1
- 239000011737 fluorine Substances 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 21
- 238000005468 ion implantation Methods 0.000 description 14
- 230000006866 deterioration Effects 0.000 description 12
- 238000000137 annealing Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229910015900 BF3 Inorganic materials 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000006378 damage Effects 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 101000767534 Arabidopsis thaliana Chorismate mutase 2 Proteins 0.000 description 1
- 101000986989 Naja kaouthia Acidic phospholipase A2 CM-II Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/026—Deposition thru hole in mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/102—Mask alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、半導体装置における配線間の接続に関する
もので、特にＮ型およびＰ型の拡散層に至る開孔工程を
含む半導体装置の製造方法に関する。
もので、特にＮ型およびＰ型の拡散層に至る開孔工程を
含む半導体装置の製造方法に関する。
（従来技術）
従来技術では、半導体基板内にＮ型およびＰ型の拡散層
を形成した後、層間絶縁膜を堆積し、該Ｎ型拡散層と、
Ｐ型拡散層に対して１度にコンタクト孔を開孔した後、
金属配線を行っていた。
を形成した後、層間絶縁膜を堆積し、該Ｎ型拡散層と、
Ｐ型拡散層に対して１度にコンタクト孔を開孔した後、
金属配線を行っていた。
このような半導体装置の製造方法によると、従来、Ｎ型
ＭＯＳＦＥＴにおいて、コンタクト孔を開孔する場合、
コンタクト孔が拡散層から外れないよう、マスク合わせ
の余裕を設ける必要があった。近年、素子の微細化が進
み、その合わせ余裕が小さく成って来ている。この際、
コンタクト孔が拡散層から外れた場合に備えて、例えば
、ヒ素イオン、リンイオンを用いたイオン注入技術や、
ヒ素、リンを含んだ物質による、固層不純物拡散技術等
を用いようとする、いわゆる公知の５ＡＣ（Ｓ ｅｌ「
−Ａ Ｉｉｇｎｅｄ −Ｃｏｎｔａｃｔ）技術がある。
ＭＯＳＦＥＴにおいて、コンタクト孔を開孔する場合、
コンタクト孔が拡散層から外れないよう、マスク合わせ
の余裕を設ける必要があった。近年、素子の微細化が進
み、その合わせ余裕が小さく成って来ている。この際、
コンタクト孔が拡散層から外れた場合に備えて、例えば
、ヒ素イオン、リンイオンを用いたイオン注入技術や、
ヒ素、リンを含んだ物質による、固層不純物拡散技術等
を用いようとする、いわゆる公知の５ＡＣ（Ｓ ｅｌ「
−Ａ Ｉｉｇｎｅｄ −Ｃｏｎｔａｃｔ）技術がある。
しかしこの技術をＮ型およびＰ型拡散層が共存するＣＭ
ＯＳ−ＬＳＩに用いようとする場合、両拡散層に対する
コンタクト孔を１度に開孔すると、Ｐ型拡散層に特性の
異なるＮ型の例えば、ヒ素、リン等がドーピングされ、
コンタクト特性の劣化が生じること１；なる。また、Ｎ
型拡散層に対してのＳＡＣ形成工程においても、不純物
活性化のための熱処理によって、Ｐ型拡故層の不純物が
気相中への不純物拡散、いわゆるアウトデイフュージョ
ンを起こし、Ｐ型拡散層表面の不純物濃度が低下し、や
はり、コンタクト特性の劣化をもたらしたり、さらに、
層間絶縁膜を構成するＢＰＳＧ （ホウ素−リンケイ酸
ガラス）膜から、リンがＰ型拡散層にドーピングされ、
特性劣化が生じてしまう問題がある。
ＯＳ−ＬＳＩに用いようとする場合、両拡散層に対する
コンタクト孔を１度に開孔すると、Ｐ型拡散層に特性の
異なるＮ型の例えば、ヒ素、リン等がドーピングされ、
コンタクト特性の劣化が生じること１；なる。また、Ｎ
型拡散層に対してのＳＡＣ形成工程においても、不純物
活性化のための熱処理によって、Ｐ型拡故層の不純物が
気相中への不純物拡散、いわゆるアウトデイフュージョ
ンを起こし、Ｐ型拡散層表面の不純物濃度が低下し、や
はり、コンタクト特性の劣化をもたらしたり、さらに、
層間絶縁膜を構成するＢＰＳＧ （ホウ素−リンケイ酸
ガラス）膜から、リンがＰ型拡散層にドーピングされ、
特性劣化が生じてしまう問題がある。
また、例えば、Ｎ型拡散層に対して、ＳＡＣ技術を用い
る場合、Ｎ型拡散層と、ポリシリコン配線に対するコン
タクト孔を同時に開孔し、Ｎ型の不純物を拡散した場合
、ポリシリコン配線に拡散したＮ型ドーパント材が、拡
散移動し、ＭＯ９ＦＥＴ特性に悪影響を及ぼす。その拡
散移動した量によっては、ＭＯＳＦＥＴのゲート酸化膜
を破壊し、動作を不能とする。これは、Ｐ型拡散層への
コンタクト孔を同時に開孔し、ＳＡＣ技術を用いてＰ型
ドーパント材がＭＯＳＦＥＴまで拡散された場合にも言
える。
る場合、Ｎ型拡散層と、ポリシリコン配線に対するコン
タクト孔を同時に開孔し、Ｎ型の不純物を拡散した場合
、ポリシリコン配線に拡散したＮ型ドーパント材が、拡
散移動し、ＭＯ９ＦＥＴ特性に悪影響を及ぼす。その拡
散移動した量によっては、ＭＯＳＦＥＴのゲート酸化膜
を破壊し、動作を不能とする。これは、Ｐ型拡散層への
コンタクト孔を同時に開孔し、ＳＡＣ技術を用いてＰ型
ドーパント材がＭＯＳＦＥＴまで拡散された場合にも言
える。
（発明が解決しようとする課題）
この発明は上記のような点に鑑みてなされたもので、Ｎ
型拡散層とＰ型拡散層とを同＝基板上に有する半導体装
置において、コンタクト特性の良好な前記半導体装置の
製造方法を提供することを目的とする。
型拡散層とＰ型拡散層とを同＝基板上に有する半導体装
置において、コンタクト特性の良好な前記半導体装置の
製造方法を提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
この発明による半導体装置にあっては、Ｎ型拡散層およ
びＰ型拡散層に対するコンタクト孔の開孔を、同時では
なく、別々に開孔することによって、ＳＡＣ技術による
不純物のドーピングの際、該不純物が異なる特性の領域
へ拡散することを防ぎ、また、ＳＡＣ技術の熱処理工程
による、他の領域のアウトデイフュージョン、さらに、
層間絶縁膜等から、拡散層とは特性の異なる不純物が該
拡散層へ拡散することを防ぐことにより、拡散層とのコ
ンタクト特性の劣化を抑え、コンタクト特性の良好なＳ
ＡＣ技術を用いた半導体装置の製造方法が提供できる。
びＰ型拡散層に対するコンタクト孔の開孔を、同時では
なく、別々に開孔することによって、ＳＡＣ技術による
不純物のドーピングの際、該不純物が異なる特性の領域
へ拡散することを防ぎ、また、ＳＡＣ技術の熱処理工程
による、他の領域のアウトデイフュージョン、さらに、
層間絶縁膜等から、拡散層とは特性の異なる不純物が該
拡散層へ拡散することを防ぐことにより、拡散層とのコ
ンタクト特性の劣化を抑え、コンタクト特性の良好なＳ
ＡＣ技術を用いた半導体装置の製造方法が提供できる。
（作用）
このような製造方法によれば、Ｎ型、Ｐ型の両舷散層に
対して、別々にコンタクト孔を開孔することにより、例
えば、Ｎ型の拡散層にＳＡＣ技術を用いる場合には、先
に、Ｎ型の拡散層にコンタクト孔を開孔し、Ｎ型の不純
物をドーピングし、不純物活性化のための熱処理を行な
っても、この際、もう一方のＰ型の拡散層に対しては、
コンタクト孔が開孔されていないために、特性の違うＮ
型の不純物が気相中を介してドーピングされたり、熱処
理工程の際の熱によって、拡散層表面のアウトデイフュ
ージョンが生じたり、層間絶縁膜等から、特性の違う不
純物がドーピングされることがなくなり、従来、Ｎ型、
Ｐ重両拡散層を同時に開孔していた際に生じるＳＡＣ技
術を用いていない側の拡散層のコンタクト特性の劣化を
防ぐことができる。
対して、別々にコンタクト孔を開孔することにより、例
えば、Ｎ型の拡散層にＳＡＣ技術を用いる場合には、先
に、Ｎ型の拡散層にコンタクト孔を開孔し、Ｎ型の不純
物をドーピングし、不純物活性化のための熱処理を行な
っても、この際、もう一方のＰ型の拡散層に対しては、
コンタクト孔が開孔されていないために、特性の違うＮ
型の不純物が気相中を介してドーピングされたり、熱処
理工程の際の熱によって、拡散層表面のアウトデイフュ
ージョンが生じたり、層間絶縁膜等から、特性の違う不
純物がドーピングされることがなくなり、従来、Ｎ型、
Ｐ重両拡散層を同時に開孔していた際に生じるＳＡＣ技
術を用いていない側の拡散層のコンタクト特性の劣化を
防ぐことができる。
また、この製造方法によると、ポリシリコンの配線にコ
ンタクト孔を開孔する際にも別々に開孔することにより
、ポリシリコンの配線に対する、ＳＡＣ技術による不純
物のドーピングの際、気相中を介してのポリシリコンへ
の不純物のドーピング、および熱処理工程の熱による該
不純物の拡散移動によるＭＯＳＦＥＴの特性劣化、ある
いは、ゲート酸化膜の破壊を防ぐことができる。
ンタクト孔を開孔する際にも別々に開孔することにより
、ポリシリコンの配線に対する、ＳＡＣ技術による不純
物のドーピングの際、気相中を介してのポリシリコンへ
の不純物のドーピング、および熱処理工程の熱による該
不純物の拡散移動によるＭＯＳＦＥＴの特性劣化、ある
いは、ゲート酸化膜の破壊を防ぐことができる。
（実施例）
以下、第１図乃至第４図の製造工程図を参照して、この
発明の実施例に係わる半導体装置の製造方法を説明する
。
発明の実施例に係わる半導体装置の製造方法を説明する
。
（１）第１図（ａ）乃至第１図（ｃ）は、第１の実施例
の半導体装置の製造方法を工程順に示す断面図である。
の半導体装置の製造方法を工程順に示す断面図である。
第１図（ａ）において、Ｎ型の半導体基板１１上に、基
板とは反対導電型の井戸状拡散層１２を形成し、ＬＯＣ
ＯＳ法を用いて、素子間分離領域１３を形成し、続いて
、ポリシリコン配線１８を形成する。次に、この素子間
分離領域で分離された素子領域の半導体基板１１中にＮ
型不純物拡散層２１をヒ素イオンＡｓ＋を加速電圧４０
ＫｅＶ。
板とは反対導電型の井戸状拡散層１２を形成し、ＬＯＣ
ＯＳ法を用いて、素子間分離領域１３を形成し、続いて
、ポリシリコン配線１８を形成する。次に、この素子間
分離領域で分離された素子領域の半導体基板１１中にＮ
型不純物拡散層２１をヒ素イオンＡｓ＋を加速電圧４０
ＫｅＶ。
ドーズｆ ５ Ｘ １０ ”ｃｒｙ−２の条件でイオン
注入にて形成し、また、Ｐ型不純物拡散層２２をフッ化
ホウ素イオンＢＦ２を加速電圧５０ＫｅＶ、 ドーズｊ
２５ Ｘ １０ ”ＣＭ−２の条件でイオン注入して形
成する。次に、層間絶縁膜として、ＣＶＤ法により、シ
リコン酸化膜１４、および低温リフロー用の高濃度不純
物含有の絶縁膜１５、例えばＢＰＳＧ（ホウ素−リンケ
イ酸ガラス）膜を堆積形成した後、９００℃で３０分間
アニールすることにより、前記絶縁膜１５の表面平坦化
を行う。
注入にて形成し、また、Ｐ型不純物拡散層２２をフッ化
ホウ素イオンＢＦ２を加速電圧５０ＫｅＶ、 ドーズｊ
２５ Ｘ １０ ”ＣＭ−２の条件でイオン注入して形
成する。次に、層間絶縁膜として、ＣＶＤ法により、シ
リコン酸化膜１４、および低温リフロー用の高濃度不純
物含有の絶縁膜１５、例えばＢＰＳＧ（ホウ素−リンケ
イ酸ガラス）膜を堆積形成した後、９００℃で３０分間
アニールすることにより、前記絶縁膜１５の表面平坦化
を行う。
次に、第１図（ｂ）において、Ｎ型拡散層２１に対して
、図示しないマスクを用いて第１のコンタクト孔３１を
異方性エツチングにより開孔し、例えばヒ素イオンＡｓ
＋を加速電圧４０ＫｅＶ。
、図示しないマスクを用いて第１のコンタクト孔３１を
異方性エツチングにより開孔し、例えばヒ素イオンＡｓ
＋を加速電圧４０ＫｅＶ。
ドーズ量５Ｘ１０口Ｇ−２の条件でイオン注入し、８５
０℃で３０分間アニールすることにより、ＳＡＣによる
Ｎ型拡散層２３を形成する。
０℃で３０分間アニールすることにより、ＳＡＣによる
Ｎ型拡散層２３を形成する。
次に、第１図（ｃ）において、Ｐ０拡散層２２、および
ポリシリコン配線１８に対して第２のコンタクト孔３２
を異方性エツチングにより開孔し、全面にＡｌ−Ｃｕ−
３ｉ合金配線材料をスパッタ法により堆積し、これをパ
ターニングして、配線１６を形成し、全面に層間絶縁膜
１７を堆積する。
ポリシリコン配線１８に対して第２のコンタクト孔３２
を異方性エツチングにより開孔し、全面にＡｌ−Ｃｕ−
３ｉ合金配線材料をスパッタ法により堆積し、これをパ
ターニングして、配線１６を形成し、全面に層間絶縁膜
１７を堆積する。
この時、第２のコンタクト孔３２を形成するためのマス
ク部材により、第１のコンタクト孔３１は塞がれている
。
ク部材により、第１のコンタクト孔３１は塞がれている
。
このような製造方法によれば、ＳＡＣ技術を用いる側の
コンタクト孔を先に開孔し、そのコンタクト孔に不純物
をドーピング後、他のコンタクト孔を開孔することによ
って、後工程で開孔されたコンタクト孔中に、先工程で
開孔されたコンタクト孔中にドーピングされた不純物が
ドーピングされない。また、不純物活性化のための熱処
理工程の熱により、ＳＡＣ技術を用いない側の拡散領域
においてアウトデイフュージョンが生じることや、層間
絶縁膜等からの特性の違う不純物がドーピングされるこ
とも起こることなく、さらに、ポリシリコン配線へも別
々にコンタクト孔を開孔することにより、ポリシリコン
に対する不純物のドーピング、および熱処理工程の熱に
よる拡散移動によるＭＯＳＦＥＴの特性劣化、あるいは
、ゲート酸化膜の破壊の恐れがなく、良好なＭＯ５ＦＥ
Ｔ特性を持つＭＯＳＦＥＴを備えた、良好なコンタクト
特性を有する半導体装置が製造できる。
コンタクト孔を先に開孔し、そのコンタクト孔に不純物
をドーピング後、他のコンタクト孔を開孔することによ
って、後工程で開孔されたコンタクト孔中に、先工程で
開孔されたコンタクト孔中にドーピングされた不純物が
ドーピングされない。また、不純物活性化のための熱処
理工程の熱により、ＳＡＣ技術を用いない側の拡散領域
においてアウトデイフュージョンが生じることや、層間
絶縁膜等からの特性の違う不純物がドーピングされるこ
とも起こることなく、さらに、ポリシリコン配線へも別
々にコンタクト孔を開孔することにより、ポリシリコン
に対する不純物のドーピング、および熱処理工程の熱に
よる拡散移動によるＭＯＳＦＥＴの特性劣化、あるいは
、ゲート酸化膜の破壊の恐れがなく、良好なＭＯ５ＦＥ
Ｔ特性を持つＭＯＳＦＥＴを備えた、良好なコンタクト
特性を有する半導体装置が製造できる。
（２）第２図（ａ）乃至第２図（ｃ）は、第２の実施例
に係わる半導体装置の製造方法を工程順に示す断面図で
ある。
に係わる半導体装置の製造方法を工程順に示す断面図で
ある。
第２図（ａ）において、Ｐ型の半導体基板１１上に、基
板とは反対導電型の井戸状拡散層１２を形成し、ＬＯＣ
Ｏ３法を用いて、素子間分離膜１３を形成し、続いて、
ポリシリコン配線１８を形成する。次にこの素子間分離
領域１３で分離された素子間分離領域の半導体基板１１
中にＰ型不純物拡散層２２をフッ化ホウ素イオンＢＦ２
を加速電圧５０ＫｅＶ、 ドーズＥＡ ５ Ｘ １０
”ｃｍ−２の条件でイオン注入にて形成し、また、Ｎ
型不純物拡散層２１をヒ素イオンＡｓ＋を加速電圧４０
ＫｅＶ、 ドーズｉｉ ５ Ｘ １０ ”ａｘ−２の条
件でイオン注入して形成する。次に層間絶縁膜として、
ＣＶＤ法により、シリコン酸化膜１４、および低温リフ
ロー用の高濃度不純物含有の絶縁膜１５、例えば、ＢＰ
ＳＧ （ホウ素−リンケイ酸ガラス）膜を堆積形成した
後、９００℃で３０分間アニルすることにより、前記絶
縁膜１５の表面平坦化を行う。
板とは反対導電型の井戸状拡散層１２を形成し、ＬＯＣ
Ｏ３法を用いて、素子間分離膜１３を形成し、続いて、
ポリシリコン配線１８を形成する。次にこの素子間分離
領域１３で分離された素子間分離領域の半導体基板１１
中にＰ型不純物拡散層２２をフッ化ホウ素イオンＢＦ２
を加速電圧５０ＫｅＶ、 ドーズＥＡ ５ Ｘ １０
”ｃｍ−２の条件でイオン注入にて形成し、また、Ｎ
型不純物拡散層２１をヒ素イオンＡｓ＋を加速電圧４０
ＫｅＶ、 ドーズｉｉ ５ Ｘ １０ ”ａｘ−２の条
件でイオン注入して形成する。次に層間絶縁膜として、
ＣＶＤ法により、シリコン酸化膜１４、および低温リフ
ロー用の高濃度不純物含有の絶縁膜１５、例えば、ＢＰ
ＳＧ （ホウ素−リンケイ酸ガラス）膜を堆積形成した
後、９００℃で３０分間アニルすることにより、前記絶
縁膜１５の表面平坦化を行う。
次に、第２図（ｂ）において、Ｐ型拡散層２２に対して
、図示しないマスクを用いて第１のコンタクト孔３１を
異方性エツチングにより開孔し、例えばフッ化ホウ素イ
オンＢＦ２＋を加速電圧４０ＫｅＶ、 ドーズｍ ５
Ｘ １０ ”ｃｙｘ−２の条件でイオン注入し、８５０
℃で３０分間アニールすることにより、ＳＡＣによるＰ
’４２拡散層２４を形成する。
、図示しないマスクを用いて第１のコンタクト孔３１を
異方性エツチングにより開孔し、例えばフッ化ホウ素イ
オンＢＦ２＋を加速電圧４０ＫｅＶ、 ドーズｍ ５
Ｘ １０ ”ｃｙｘ−２の条件でイオン注入し、８５０
℃で３０分間アニールすることにより、ＳＡＣによるＰ
’４２拡散層２４を形成する。
次に、第２図（Ｃ）において、Ｎ型拡散層２１、および
ポリシリコン配線１８に対して、第２のコンタクト孔３
２を異方性エツチングにより開孔し、全面にＡｌ−Ｃｕ
−５ｉ合金配線材料をスパッタ法により堆積し、これを
バターニングして、配線１６を形成し、全面に層間絶縁
膜１７を堆積する。
ポリシリコン配線１８に対して、第２のコンタクト孔３
２を異方性エツチングにより開孔し、全面にＡｌ−Ｃｕ
−５ｉ合金配線材料をスパッタ法により堆積し、これを
バターニングして、配線１６を形成し、全面に層間絶縁
膜１７を堆積する。
この時、第２のコンタクト孔３２を形成するためのマス
ク部材により、第１のコンタクト孔３１は塞がれている
。
ク部材により、第１のコンタクト孔３１は塞がれている
。
このような製造方法によれば、ＳＡＣ技術を用いる側の
コンタクト孔を先に開孔することによって、そのコンタ
クト孔に不純物をドーピング後、他のコンタクト孔を開
孔することによって、後工程で開孔されたコンタクト孔
中に、先工程で開孔されたコンタクト孔中にドーピング
された不純物がドーピングされない。また、不純物活性
化のための熱処理工程の熱により、ＳＡＣ技術を用いな
い側の拡散領域において、アウトデイフュージョンが生
じることや、層間絶縁膜等からの特性の違う不純物がド
ーピングされることも起こることなく、さらに、ポリシ
リコン配線へも別々にコンタ孔 クトポを開孔することにより、ポリシリコンに対する不
純物のドーピング、および熱処理工程の熱による拡散移
動による、ＭＯＳＦＥＴの特性劣化、あるいは、ゲート
酸化膜の破壊の恐れがなく、良好なＭＯ５ＦＥＴ特性を
持つＭＯＳＦＥＴを備えた、良好なコンタクト特性を有
する半導体装置が製造できる。
コンタクト孔を先に開孔することによって、そのコンタ
クト孔に不純物をドーピング後、他のコンタクト孔を開
孔することによって、後工程で開孔されたコンタクト孔
中に、先工程で開孔されたコンタクト孔中にドーピング
された不純物がドーピングされない。また、不純物活性
化のための熱処理工程の熱により、ＳＡＣ技術を用いな
い側の拡散領域において、アウトデイフュージョンが生
じることや、層間絶縁膜等からの特性の違う不純物がド
ーピングされることも起こることなく、さらに、ポリシ
リコン配線へも別々にコンタ孔 クトポを開孔することにより、ポリシリコンに対する不
純物のドーピング、および熱処理工程の熱による拡散移
動による、ＭＯＳＦＥＴの特性劣化、あるいは、ゲート
酸化膜の破壊の恐れがなく、良好なＭＯ５ＦＥＴ特性を
持つＭＯＳＦＥＴを備えた、良好なコンタクト特性を有
する半導体装置が製造できる。
（３）第３図（ａ）乃至第３図（Ｃ）は、第３の実施例
の半導体装置の製造方法を工程順に示す断面図である。
の半導体装置の製造方法を工程順に示す断面図である。
第３図（ａ）において、Ｎ型の半導体基板１１上に、基
板とは反対導電中の井戸状拡散層１２を形成し、ＬＯＣ
Ｏ５法を用いて、素子間分離領域１３を形成する。次に
、メモリセル領域において、キャパシタ用のトレンチ溝
３３を開孔し、ゲート酸化＠１９を熱酸化により形成す
る。続いて、ポリシリコン配線１８、メモリセルのスイ
ッチング・トランジスタのゲート電極２５、およびメモ
リセルのキャパシタのゲート電極２６を形成する。
板とは反対導電中の井戸状拡散層１２を形成し、ＬＯＣ
Ｏ５法を用いて、素子間分離領域１３を形成する。次に
、メモリセル領域において、キャパシタ用のトレンチ溝
３３を開孔し、ゲート酸化＠１９を熱酸化により形成す
る。続いて、ポリシリコン配線１８、メモリセルのスイ
ッチング・トランジスタのゲート電極２５、およびメモ
リセルのキャパシタのゲート電極２６を形成する。
次に、素子間分離領域１３で分離された素子領域の半導
体基板１１中にＮ型不純物拡散層２１、および２７をヒ
素イオンＡｓ＋を加速電圧４０ＫｅＶ、 ドーズ量５
Ｘ １０ ”ｃｍ−２の条件でイオン注入にて形成し、
また、Ｐ型不純物拡散層２２をフッ化ホウ素イオンＢＦ
ｚ＋を加速電圧５０ＫｅＶ、 ドーズ量５ Ｘ Ｉ Ｑ
ｌ ５ ｏ−２の条件でイオン注入して形成する。次
に層間絶縁膜として、ＣＶＤ法により、シリコン酸化膜
１４、および低温リフロー用の高濃度不純物含有の絶縁
膜１５、例えば、ＢＰＳＧ （ホウ素−リンケイ酸ガラ
ス）膜を形成した後、９００℃で３０分間アニールする
ことにより、前記絶縁膜１５の表面平坦化を行う。
体基板１１中にＮ型不純物拡散層２１、および２７をヒ
素イオンＡｓ＋を加速電圧４０ＫｅＶ、 ドーズ量５
Ｘ １０ ”ｃｍ−２の条件でイオン注入にて形成し、
また、Ｐ型不純物拡散層２２をフッ化ホウ素イオンＢＦ
ｚ＋を加速電圧５０ＫｅＶ、 ドーズ量５ Ｘ Ｉ Ｑ
ｌ ５ ｏ−２の条件でイオン注入して形成する。次
に層間絶縁膜として、ＣＶＤ法により、シリコン酸化膜
１４、および低温リフロー用の高濃度不純物含有の絶縁
膜１５、例えば、ＢＰＳＧ （ホウ素−リンケイ酸ガラ
ス）膜を形成した後、９００℃で３０分間アニールする
ことにより、前記絶縁膜１５の表面平坦化を行う。
第３図（ｂ）において、メモリセルのスイッチング・ト
ランジスタのＮ型拡散層２７に対して、図示しないマス
クを用いて第１のコンタクト孔３１を異方性エツチング
により開孔し、例えばヒ素イオンＡｓ＋を加速電圧４０
ＫｅＶ、 ドーズ量５ Ｘ １０１５ｃｒｘ−２の条
件でイオン注入し、８５０℃で３０分間アニールするこ
とにより、Ｓへ〇によるＮ型拡散層２３を形成する。
ランジスタのＮ型拡散層２７に対して、図示しないマス
クを用いて第１のコンタクト孔３１を異方性エツチング
により開孔し、例えばヒ素イオンＡｓ＋を加速電圧４０
ＫｅＶ、 ドーズ量５ Ｘ １０１５ｃｒｘ−２の条
件でイオン注入し、８５０℃で３０分間アニールするこ
とにより、Ｓへ〇によるＮ型拡散層２３を形成する。
次に、第３図（ｃ）において、Ｎ型拡散層２１、Ｐ型拡
散層２２、およびポリシリコン配線１８に対して、第２
のコンタクト孔３２を異方性エツチングにより開孔し、
全面にＡｌ−Ｃｕ−５ｉ合金配線材料をスパッタ法によ
り堆積し、これをパタニングして、配線１６を形成し、
全面に層間絶縁膜１７を堆積する。この時、第２のコン
タクト孔３２を形成するためのマスク部材により、第１
のコンタクト孔３１は塞がれている。
散層２２、およびポリシリコン配線１８に対して、第２
のコンタクト孔３２を異方性エツチングにより開孔し、
全面にＡｌ−Ｃｕ−５ｉ合金配線材料をスパッタ法によ
り堆積し、これをパタニングして、配線１６を形成し、
全面に層間絶縁膜１７を堆積する。この時、第２のコン
タクト孔３２を形成するためのマスク部材により、第１
のコンタクト孔３１は塞がれている。
このような製造方法によれば、ＳＡＣ技術を用いる側の
コンタクト孔を先に開孔し、そのコンタクト孔に不純物
をドーピング後、他のコンタクト孔を開孔することによ
って、後工程で開孔されたコンタクト孔中に、先工程で
開孔されたコンタクト孔中にドーピングされた不純物が
ドーピングされない。また、不純物活性化のための熱処
理工程の熱により、ＳＡＣ技術を用いない側の拡散領域
において、アウトデイフュージョンが生じることや、層
間絶縁膜等からの特性の違う不純物がドーピングされる
ことも起こることな（、さらに、ポリシリコン配線へも
別々にコンタクト孔を開孔することにより、ポリシリコ
ンに対する不純物のド−ピング、熱処理工程の熱による
拡散移動によるＭＯＳＦＥＴの特性劣化、あるいは、ゲ
ート酸化膜の破壊の恐れがなく、良好なＭＯＳＦＥＴ特
性を持つＭＯＳＦＥＴを備えた、良好なコンタクト特性
を有する半導体装置が製造できる。
コンタクト孔を先に開孔し、そのコンタクト孔に不純物
をドーピング後、他のコンタクト孔を開孔することによ
って、後工程で開孔されたコンタクト孔中に、先工程で
開孔されたコンタクト孔中にドーピングされた不純物が
ドーピングされない。また、不純物活性化のための熱処
理工程の熱により、ＳＡＣ技術を用いない側の拡散領域
において、アウトデイフュージョンが生じることや、層
間絶縁膜等からの特性の違う不純物がドーピングされる
ことも起こることな（、さらに、ポリシリコン配線へも
別々にコンタクト孔を開孔することにより、ポリシリコ
ンに対する不純物のド−ピング、熱処理工程の熱による
拡散移動によるＭＯＳＦＥＴの特性劣化、あるいは、ゲ
ート酸化膜の破壊の恐れがなく、良好なＭＯＳＦＥＴ特
性を持つＭＯＳＦＥＴを備えた、良好なコンタクト特性
を有する半導体装置が製造できる。
（４）第４図（ａ）乃至第４図（ｃ）は、第４の実施例
の半導体装置の製造方法を工程順に示す断面図である。
の半導体装置の製造方法を工程順に示す断面図である。
第４図（ａ）において、Ｐ型の半導体基板１１上に、基
板とは反対導電型の井戸状拡散層１２を形成し、ＬＯＣ
ＯＳ法を用いて、素子間分離領域１３を形成する。次に
、メモリセル領域において、キャパシタ用のトレンチ溝
３３を開孔し、ゲ−ト酸化膜１９を熱酸化により形成す
る。続いて、ポリシリコン配ｖＡ１８．メモリセルのス
イッチングトランジスタのゲート電極２５、およびメモ
リセルのキャパシタのゲート電極２６を形成する。
板とは反対導電型の井戸状拡散層１２を形成し、ＬＯＣ
ＯＳ法を用いて、素子間分離領域１３を形成する。次に
、メモリセル領域において、キャパシタ用のトレンチ溝
３３を開孔し、ゲ−ト酸化膜１９を熱酸化により形成す
る。続いて、ポリシリコン配ｖＡ１８．メモリセルのス
イッチングトランジスタのゲート電極２５、およびメモ
リセルのキャパシタのゲート電極２６を形成する。
次に、素子間分離領域１３で分離された素子領域の半導
体基板１１中にＰ型不純物拡散層２２、および２８をフ
ヴ化ホウ素イオンＢＦ２＋を加速電圧５０ＫｅＶ、ドー
ズ量５ ｘ １０ ｌ５ｃｒｙ−２ノ条件ティオン注入
にて形成し、また、Ｎ型拡散層２１をヒ素イオンＡｓ＋
を加速電圧４０ＫｅＶ、 ドーズ量５Ｘ１０１５ｃＭ
−２の条件でイオン注入して、形成する。次に、層間絶
縁膜として、ＣＶＤ法により、シリコン酸化膜１４、お
よび低温リフロー用の高濃度不純物含有の絶縁膜１５、
例えば、ＢＰＳＧ（ホウ素−リンケイ酸ガラス）膜を形
成した後、９００℃で３０分間アニールすることにより
、前記絶縁膜１５の表面平坦化を行う。
体基板１１中にＰ型不純物拡散層２２、および２８をフ
ヴ化ホウ素イオンＢＦ２＋を加速電圧５０ＫｅＶ、ドー
ズ量５ ｘ １０ ｌ５ｃｒｙ−２ノ条件ティオン注入
にて形成し、また、Ｎ型拡散層２１をヒ素イオンＡｓ＋
を加速電圧４０ＫｅＶ、 ドーズ量５Ｘ１０１５ｃＭ
−２の条件でイオン注入して、形成する。次に、層間絶
縁膜として、ＣＶＤ法により、シリコン酸化膜１４、お
よび低温リフロー用の高濃度不純物含有の絶縁膜１５、
例えば、ＢＰＳＧ（ホウ素−リンケイ酸ガラス）膜を形
成した後、９００℃で３０分間アニールすることにより
、前記絶縁膜１５の表面平坦化を行う。
次に、第４図（ｂ）において、メモリセルのスイッチン
グ・トランジスタのＰ型拡散＊２８に対して、図示しな
いマスクを用いて第１のコンタクト孔３１を異方性エツ
チングにより開孔し、例えばフヅ化ホウ素イオンＢＦ２
＋を加速電圧４０ＫｅＶ、 ドーズＥｉ５ Ｘ １０
”ｃｍ−２の条件でイオン注入し、８５０℃で３０分間
アニールすることにより、ＳＡＣによるＰ型拡散層２４
を形成する。
グ・トランジスタのＰ型拡散＊２８に対して、図示しな
いマスクを用いて第１のコンタクト孔３１を異方性エツ
チングにより開孔し、例えばフヅ化ホウ素イオンＢＦ２
＋を加速電圧４０ＫｅＶ、 ドーズＥｉ５ Ｘ １０
”ｃｍ−２の条件でイオン注入し、８５０℃で３０分間
アニールすることにより、ＳＡＣによるＰ型拡散層２４
を形成する。
次に、第４図（ｃ）において、Ｎ型拡散層２１、Ｐ型拡
散層２２、およびポリシリコン配線１８に対して、第２
のコンタクト孔３２を異方性エツチングにより開孔し、
全面にＡｌ−Ｃｕ−５ｔ合金配線材料をスパッタ法によ
り堆積し、これをパタニングして、配線１６を形成し、
全面に層間絶縁膜１７を堆積する。この時、第２のコン
タクト孔３２を形成するためのマスク部材により、第１
のコンタクト孔３１は塞がれている。
散層２２、およびポリシリコン配線１８に対して、第２
のコンタクト孔３２を異方性エツチングにより開孔し、
全面にＡｌ−Ｃｕ−５ｔ合金配線材料をスパッタ法によ
り堆積し、これをパタニングして、配線１６を形成し、
全面に層間絶縁膜１７を堆積する。この時、第２のコン
タクト孔３２を形成するためのマスク部材により、第１
のコンタクト孔３１は塞がれている。
このような製造方法によれば、ＳＡＣ技術を用いる側の
コンタクト孔を先に開孔することにより、そのフンタク
ト孔に不純物をドーピング後、他のコンタクト孔を開孔
することによって、後工程で開孔されたコンタクト孔中
に、先工程で開孔されたコンタクト孔中にドーピングさ
れた不純物がドーピングされない。また、不純物活性化
のための熱処理工程の熱により、ＳＡＣ技術を用いない
側の拡散領域において、アウトデイフュージョンが生じ
ることや、層間絶縁膜等からの特性の違う不純物がドー
ピングされることも起こることなく、さらに、ポリシリ
コン配線へも別々にコンタクト孔を開孔することにより
、ポリシリコンに対する不純物のドーピング、熱処理工
程の熱による拡散移動によるＭＯＳＦＥＴの特性劣化、
あるいはゲート酸化膜の破壊の恐れがなく、良好なＭＯ
ＳＦＥＴ特性を持つＭＯＳＦＥＴを備えた、良好なコン
タクト特性を有する半導体装置が製造できる。
コンタクト孔を先に開孔することにより、そのフンタク
ト孔に不純物をドーピング後、他のコンタクト孔を開孔
することによって、後工程で開孔されたコンタクト孔中
に、先工程で開孔されたコンタクト孔中にドーピングさ
れた不純物がドーピングされない。また、不純物活性化
のための熱処理工程の熱により、ＳＡＣ技術を用いない
側の拡散領域において、アウトデイフュージョンが生じ
ることや、層間絶縁膜等からの特性の違う不純物がドー
ピングされることも起こることなく、さらに、ポリシリ
コン配線へも別々にコンタクト孔を開孔することにより
、ポリシリコンに対する不純物のドーピング、熱処理工
程の熱による拡散移動によるＭＯＳＦＥＴの特性劣化、
あるいはゲート酸化膜の破壊の恐れがなく、良好なＭＯ
ＳＦＥＴ特性を持つＭＯＳＦＥＴを備えた、良好なコン
タクト特性を有する半導体装置が製造できる。
［発明の効果］
近年、素子の微細化と共に、コンタクト孔の横方向の寸
法の縮小が進み、合わせて、コンタクト孔回りのアライ
メント余裕のスケールダウンにも一段と拍車が掛り、各
方面で拡散層に対するＳ Ａ Ｃ（Ｓ ｅｌ「−Ａ Ｉ
ｌｇｎｃｄ−Ｃｏｎｔａｃｔ）技術が検討されている。
法の縮小が進み、合わせて、コンタクト孔回りのアライ
メント余裕のスケールダウンにも一段と拍車が掛り、各
方面で拡散層に対するＳ Ａ Ｃ（Ｓ ｅｌ「−Ａ Ｉ
ｌｇｎｃｄ−Ｃｏｎｔａｃｔ）技術が検討されている。
ＳＡＣを実現する方法としては、再イオン注入法や、固
層不純物拡散法があるが、ＣＭＯ３構造のような、同一
基板内に、Ｎ型と、Ｐ型の拡散層が存在する半導体集積
回路において、これらのＳＡＣ技術を用いようとする場
合、従来のように、Ｎ型拡散層、Ｐ型拡散層それぞれに
対するコンタクト孔を一度に開孔すると、Ｓ Ａ Ｃｌ
：ｌ：おける不純物のドーピングによって、池の反対導
電型の拡散層に特性の異なる不純物がドーピングされて
コンタクト特性が劣化する。また、ＳＡＣ技術の不純物
活性化のための熱処理による熱のために、他の拡散層に
アウトデイフュージョンが生じたり、さらに、層間絶縁
膜等から、特性の異なる不純物が拡散層にドーピングさ
れて、やはりコンタクト特性が劣化する。
層不純物拡散法があるが、ＣＭＯ３構造のような、同一
基板内に、Ｎ型と、Ｐ型の拡散層が存在する半導体集積
回路において、これらのＳＡＣ技術を用いようとする場
合、従来のように、Ｎ型拡散層、Ｐ型拡散層それぞれに
対するコンタクト孔を一度に開孔すると、Ｓ Ａ Ｃｌ
：ｌ：おける不純物のドーピングによって、池の反対導
電型の拡散層に特性の異なる不純物がドーピングされて
コンタクト特性が劣化する。また、ＳＡＣ技術の不純物
活性化のための熱処理による熱のために、他の拡散層に
アウトデイフュージョンが生じたり、さらに、層間絶縁
膜等から、特性の異なる不純物が拡散層にドーピングさ
れて、やはりコンタクト特性が劣化する。
第５図に従来のＮ型、Ｐ重両拡散層に対し、同時にコン
タクト孔を開孔し、Ｎ型拡散層にヒ素イオンによる再イ
オン注入を用いた場合のコンタクト特性を示す。
タクト孔を開孔し、Ｎ型拡散層にヒ素イオンによる再イ
オン注入を用いた場合のコンタクト特性を示す。
第５図（ａ）は、Ｎ型の拡散層に対するコンタクト特性
で、第５図（ｂ）は、Ｐ型の拡散層対するコンタクト特
性である。これらから明らかに、Ｐａ拡散層に対するコ
ンタクト特性には、コンタクト孔同時開孔による、上記
のような影響が出ていることが分る。
で、第５図（ｂ）は、Ｐ型の拡散層対するコンタクト特
性である。これらから明らかに、Ｐａ拡散層に対するコ
ンタクト特性には、コンタクト孔同時開孔による、上記
のような影響が出ていることが分る。
第６図は、コンタクト・サイズと、コンタクト抵抗の関
係をグラフにしたものである。
係をグラフにしたものである。
今後のコンタクトサイズの微細化を考える上では、第６
図の曲線（ａ）に示すように、従来の技術、即ち、ＳＡ
Ｃ技術を用いない場合、コンタクト・サイズの縮小と共
に、コンタクト抵抗の増大は避けられない問題となる。
図の曲線（ａ）に示すように、従来の技術、即ち、ＳＡ
Ｃ技術を用いない場合、コンタクト・サイズの縮小と共
に、コンタクト抵抗の増大は避けられない問題となる。
しかしながら、第６図の直ｔＩｉＩ（ｂ）に示すように
、ＳＡＣ技術を用いたならば、コンタクト・サイズの縮
小に伴うコンタクト抵抗の増大を抑制することが可能で
あり、次巴代デバイスにおける何らかのＳＡＣ技術の導
入は必須であると考えられる。
、ＳＡＣ技術を用いたならば、コンタクト・サイズの縮
小に伴うコンタクト抵抗の増大を抑制することが可能で
あり、次巴代デバイスにおける何らかのＳＡＣ技術の導
入は必須であると考えられる。
この発明によれば、Ｎ型と、Ｐ型の拡散層に対するコン
タクト孔を別々に開孔することにより、Ｎ型再拡散層を
形成するための不純物のドーピングや、熱処理を行って
も、Ｐ型拡散層は層間絶縁膜で保護されているために、
コンタクト特性は劣化することなく、良好なＳＡＣ技術
を実現することが可能となる。さらに、ポリシリコン配
線へのコンタクト開孔を別々に行うことにより、ＭＯＳ
ＦＥＴの特性の劣化をも防ぐことが可能となる。
タクト孔を別々に開孔することにより、Ｎ型再拡散層を
形成するための不純物のドーピングや、熱処理を行って
も、Ｐ型拡散層は層間絶縁膜で保護されているために、
コンタクト特性は劣化することなく、良好なＳＡＣ技術
を実現することが可能となる。さらに、ポリシリコン配
線へのコンタクト開孔を別々に行うことにより、ＭＯＳ
ＦＥＴの特性の劣化をも防ぐことが可能となる。
第１図乃至第４図は、この発明の実施例に係わる半導体
装置の製造方法を工程順に示した断面図で、第５図は、
従来技術により製造した半導体装置のコンタクト特性を
本発明による半導体装置のコンタクト特性と比較して示
したグラフで、第６図は、従来技術によるコンタクトと
、この発明に係わるＳＡＣ技術によるコンタクトのコン
タクト・サイズとコンタクト抵抗の関係を示したグラフ
である。 １１・・・・・・半導体基板、１２・・・・・・井戸状
拡散層、１３・・・・・・素子間分離領域、１４・・・
・・・ＣＶＤ・シリコン酸化膜、１５・・・・・・ＢＰ
ＳＧＭ、１６・・・・・・Ａｌ−Ｃｕ−５Ｌ合金配線、
１７・・・・・・層間絶縁膜、１８・・・・・・ポリシ
リコン配線、１９・・・・・・ゲート酸化膜、２１・・
・・・・Ｎ型不純物拡散層、２２・・・・・・Ｐ型不純
物拡散層、２３・・・・・・再Ｎ型不純物拡散層、２４
・・・・・・再Ｎ型不純物拡散層、２５・・・・・・ト
ランジスタのゲート電極、２６・・・・・・キャパシタ
のゲート電極、２７・・・・・・メモリセルのＮ型不純
物拡散層、２８・・・・・・メモリセルのＰ型不純物拡
散層、３１・・・・・・第１のコンタクト孔、３２・・
・・・・第２のコンタクト孔、３３・・・・・・トレン
チ溝 出願人代理人 弁理士 鈴江武彦 第 図 第 図
装置の製造方法を工程順に示した断面図で、第５図は、
従来技術により製造した半導体装置のコンタクト特性を
本発明による半導体装置のコンタクト特性と比較して示
したグラフで、第６図は、従来技術によるコンタクトと
、この発明に係わるＳＡＣ技術によるコンタクトのコン
タクト・サイズとコンタクト抵抗の関係を示したグラフ
である。 １１・・・・・・半導体基板、１２・・・・・・井戸状
拡散層、１３・・・・・・素子間分離領域、１４・・・
・・・ＣＶＤ・シリコン酸化膜、１５・・・・・・ＢＰ
ＳＧＭ、１６・・・・・・Ａｌ−Ｃｕ−５Ｌ合金配線、
１７・・・・・・層間絶縁膜、１８・・・・・・ポリシ
リコン配線、１９・・・・・・ゲート酸化膜、２１・・
・・・・Ｎ型不純物拡散層、２２・・・・・・Ｐ型不純
物拡散層、２３・・・・・・再Ｎ型不純物拡散層、２４
・・・・・・再Ｎ型不純物拡散層、２５・・・・・・ト
ランジスタのゲート電極、２６・・・・・・キャパシタ
のゲート電極、２７・・・・・・メモリセルのＮ型不純
物拡散層、２８・・・・・・メモリセルのＰ型不純物拡
散層、３１・・・・・・第１のコンタクト孔、３２・・
・・・・第２のコンタクト孔、３３・・・・・・トレン
チ溝 出願人代理人 弁理士 鈴江武彦 第 図 第 図
Claims (2)
- （１）第１導電型の半導体基板内に少なくともＮ型拡散
層と、Ｐ型拡散層とを有する半導体装置の製造方法にお
いて、該Ｎ型拡散層および該Ｐ型拡散層の一方に対する
開孔工程が、他方の拡散層に対する開孔より前に行われ
ることを特徴とする半導体装置の製造方法。 - （２）該Ｎ型拡散層に対する開孔後、および該Ｐ型拡散
層に対する開孔後のいずれか一方、あるいは双方に対し
て夫々同型の不純物ドーピングと、熱処理工程を行うこ
とを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176723A JP2645088B2 (ja) | 1988-07-15 | 1988-07-15 | 半導体装置の製造方法 |
| US07/378,627 US5106782A (en) | 1988-07-15 | 1989-07-12 | Method of manufacturing a semiconductor device |
| KR1019890010112A KR920009372B1 (ko) | 1988-07-15 | 1989-07-15 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176723A JP2645088B2 (ja) | 1988-07-15 | 1988-07-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0227716A true JPH0227716A (ja) | 1990-01-30 |
| JP2645088B2 JP2645088B2 (ja) | 1997-08-25 |
Family
ID=16018653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63176723A Expired - Lifetime JP2645088B2 (ja) | 1988-07-15 | 1988-07-15 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5106782A (ja) |
| JP (1) | JP2645088B2 (ja) |
| KR (1) | KR920009372B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232220B1 (en) * | 1996-07-15 | 2001-05-15 | Infineon Technologies Ag | Method for fabricating a semiconductor component having a low contact resistance with respect to heavily doped zones |
| US6878594B2 (en) | 1997-07-16 | 2005-04-12 | Fujitsu Limited | Semiconductor device having an insulation film with reduced water content |
| JP2005248250A (ja) * | 2004-03-04 | 2005-09-15 | Teijin Ltd | カスケード式に接続された選択的ポンプ群を備える化学気相蒸着装置と、カスケード式に接続された選択的ポンプ群のモニター装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514616A (en) * | 1991-08-26 | 1996-05-07 | Lsi Logic Corporation | Depositing and densifying glass to planarize layers in semi-conductor devices based on CMOS structures |
| US5646057A (en) * | 1994-07-25 | 1997-07-08 | Taiwan Semiconductor Manufacturing Company | Method for a MOS device manufacturing |
| US5637525A (en) * | 1995-10-20 | 1997-06-10 | Micron Technology, Inc. | Method of forming a CMOS circuitry |
| US5783470A (en) * | 1995-12-14 | 1998-07-21 | Lsi Logic Corporation | Method of making CMOS dynamic random-access memory structures and the like |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129364A (en) * | 1980-03-14 | 1981-10-09 | Nec Corp | Complementary field effect transistor |
| JPS63128626A (ja) * | 1986-11-18 | 1988-06-01 | Nec Corp | 半導体集積回路装置のコンタクト形成方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6028397B2 (ja) * | 1978-10-26 | 1985-07-04 | 株式会社東芝 | 半導体装置の製造方法 |
| JPS56134757A (en) * | 1980-03-26 | 1981-10-21 | Nec Corp | Complementary type mos semiconductor device and its manufacture |
| JPS5744022A (en) * | 1980-08-28 | 1982-03-12 | Jiyouban Kiso:Kk | Hydraulic lifting, dead weight drop system pile driving device |
| US4512073A (en) * | 1984-02-23 | 1985-04-23 | Rca Corporation | Method of forming self-aligned contact openings |
| US4535532A (en) * | 1984-04-09 | 1985-08-20 | At&T Bell Laboratories | Integrated circuit contact technique |
| US4549914A (en) * | 1984-04-09 | 1985-10-29 | At&T Bell Laboratories | Integrated circuit contact technique |
| JPS61116870A (ja) * | 1984-11-13 | 1986-06-04 | Seiko Epson Corp | 半導体装置の製造方法 |
| US4686000A (en) * | 1985-04-02 | 1987-08-11 | Heath Barbara A | Self-aligned contact process |
-
1988
- 1988-07-15 JP JP63176723A patent/JP2645088B2/ja not_active Expired - Lifetime
-
1989
- 1989-07-12 US US07/378,627 patent/US5106782A/en not_active Expired - Lifetime
- 1989-07-15 KR KR1019890010112A patent/KR920009372B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129364A (en) * | 1980-03-14 | 1981-10-09 | Nec Corp | Complementary field effect transistor |
| JPS63128626A (ja) * | 1986-11-18 | 1988-06-01 | Nec Corp | 半導体集積回路装置のコンタクト形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232220B1 (en) * | 1996-07-15 | 2001-05-15 | Infineon Technologies Ag | Method for fabricating a semiconductor component having a low contact resistance with respect to heavily doped zones |
| US6878594B2 (en) | 1997-07-16 | 2005-04-12 | Fujitsu Limited | Semiconductor device having an insulation film with reduced water content |
| US7232720B2 (en) | 1997-07-16 | 2007-06-19 | Fujitsu Limited | Method for fabricating a semiconductor device having an insulation film with reduced water content |
| US7422942B2 (en) | 1997-07-16 | 2008-09-09 | Fujitsu Limited | Method for fabricating a semiconductor device having an insulation film with reduced water content |
| JP2005248250A (ja) * | 2004-03-04 | 2005-09-15 | Teijin Ltd | カスケード式に接続された選択的ポンプ群を備える化学気相蒸着装置と、カスケード式に接続された選択的ポンプ群のモニター装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5106782A (en) | 1992-04-21 |
| KR920009372B1 (ko) | 1992-10-15 |
| KR900002408A (ko) | 1990-02-28 |
| JP2645088B2 (ja) | 1997-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5372957A (en) | Multiple tilted angle ion implantation MOSFET method | |
| US6653699B1 (en) | Polysilicon/Amorphous silicon gate structures for integrated circuit field effect transistors | |
| JPH0426542B2 (ja) | ||
| KR0165423B1 (ko) | 반도체 장치의 접속구조 및 그 제조방법 | |
| US5369055A (en) | Method for fabricating titanium silicide contacts | |
| KR0178551B1 (ko) | 반도체 집적 회로 제조 방법 | |
| US4621413A (en) | Fabricating a semiconductor device with reduced gate leakage | |
| US5683920A (en) | Method for fabricating semiconductor devices | |
| EP0459398B1 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
| KR930002283B1 (ko) | 반도체장치 | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| JPH0227716A (ja) | 半導体装置の製造方法 | |
| JP2809080B2 (ja) | 半導体装置の製造方法 | |
| JPH07283400A (ja) | 半導体装置及びその製造方法 | |
| JP2796047B2 (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JP3714757B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JP3247498B2 (ja) | 半導体装置の製造方法 | |
| KR0151039B1 (ko) | 폴리사이드 배선 구조를 가지는 반도체 장치 및 그 제조방법 | |
| JPS62203363A (ja) | 半導体装置の製造方法 | |
| JP3043791B2 (ja) | 半導体装置の製造方法 | |
| KR100240272B1 (ko) | 반도체 소자의 제조방법 | |
| JP2925868B2 (ja) | 半導体装置の製造方法 | |
| JPH06132523A (ja) | Ｍｏｓトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |