JPS6097668A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＭＯ８ＬＳＩで代表される半導体装置において
使用される浅い不純物ドープ層の表面に金属硅化物が形
成された半導体装置及びその製造方法に関するものであ
る。

近年、シリコンＭＯＢ型電界効果トランジスタは、高周
波用の単体トランジスタや集積回路の基本素子として広
く用いられている。これらのいずれの応用に対してもス
イッチング速度、最大動作周波数、利得等のトランジス
タの特性の向上、あるいは集積回路における集積度の向
上を図るためトランジスタのチャネル長の短縮が重要な
課題である。しかし、チャネル長が１〜１．５μｍ以下
まで短縮されると、いわゆる短チヤネル効果として知ら
れている閾値電圧のチャネル長依存性やソース・ドレイ
ン間耐圧の低下等の重大な問題が化シル。これらの問題
は主として、ソースとドレイン間の距離がドレイン領域
にょる空乏層の延びの程度あるいはそれ以下にまで短か
くなったためによるものである。この問題、即ち、ドレ
イン空乏層の延びの影響を軽減するためには、ソース及
びドレイン領域を形成する不純物ドープ層の接合深さを
浅く・することが有効であることが知られているＯ しかし、接合深さが浅くなるに従って不純物ドープ層の
シート抵抗の上昇が生じ、ソース・ドレインの寄生抵抗
の原因となる。また、ソースあるいはドレイン領域の延
長が素子間の相互接続配線として使用される場合には信
号の伝播遅延や電圧低下の原因となる。

現在、この問題を解決する方法として、ソース及びドレ
インを形成する不純物ドープ層の表面を金属の硅化物層
によって被うことにより実質的なシート抵抗の減少を達
成する方法が提案されている。金属硅化物としてはＰｔ
硅化物やＭｏ硅化物及びＴｉ硅化物が使用されているＯ
ａｔ硅化物の熱的安定性は十分でなく、８５０℃程度の
熱処理によって抵抗が増大する欠点があるｏ　ＭｏやＴ
ｉの硅化物耐熱性という点からはＰｔ硅化物よシはすぐ
れているが、Ｍｏ硅化物は固有抵抗率が１００μΩ−程
度であシ、十分低い抵抗値を得るには少くとも３０００
Ｘ程度以上の厚みの膜を使用しなければならない欠点が
あり、Ｔｉの硅化物の場合には固有抵抗率はＭｏ硅化物
の場合の４分の１ないし５分の１であり十分小さいが、
弗酸系のエツチング液に容易にエツチングされ５、しか
もＡＪＩ’と比較的低温（〜４５０℃）で反応してしま
うという大ｙ９＝欠点を持っている口通常のＭＩＳ型電
界効果トランジスタの製造工程では、ソース及びドレイ
ン電極形成後リンシリケートガラス等の層間絶縁膜を形
成した後、該絶縁膜に湿式エツチング及びドライエツチ
ングによシコンタクトホールを設け、その後アルミニウ
ム系電極配線を形成する手順によって、ソース及びドレ
イン電極が完成されるＯ従って、ソース及びドレイン不
純物ドープ層の表面を被う金属硅化物としては、固有抵
抗率が小さくかつ耐熱性が良好である他に弗酸等の薬品
に対してすぐれた耐性を持つこと、形状が平坦かつ平滑
でピンホールもないこと、あるいは前記層間絶縁膜エツ
チング時のドライエツチングに対して十分小さいエツチ
ング速度であること、さらには、アルミニウム系電極配
線形成後の熱処理時にアルミニウムと下地８ｉとの反応
に対してすぐれたバリヤー性を有すること等々が要求さ
れ、かつこれらの要求が同時に満されることが期待され
る０前記した如（、Ｐｔ硅化物やＭｏ硅化物あるいはＴ
ｉ硅化物はこれらの諸要求の一部をみたすのみであシ、
これらの金属シリサイドの一層膜によってソース。

ドレインとなるべき不純物ドープ層を被覆した構造では
、短チヤネルＭＩＳ型電界効果トランジスタのソース及
びドレイン等に実際に使用しうる簡便な低抵抗電極は得
られない。

本発明の目的は前記の諸要求を同時に渦たすことのでき
る浅い不純物ドープ層及びその製造方法を提供すること
である。

本発明によれば、少なくとも表面に単結晶シリコン層を
備えた基板の前記単結晶シリコン表面ニ不純物ドープ層
が設けられ、その表面に少なくとも２種類の平滑かつ均
一な高融点金属硅化物が層状に設けられていることを特
徴とする半導体装置が得られる。

更に、本発明によれば、少なくとも表面に単結晶シリコ
ン層を備えた基板の前記単結晶シリコン層上に絶縁膜を
形成する工程と、該絶縁膜に開口部を設けた後前記基板
上に少なくとも２種類の高融点金属を層状に堆積する工
程と、■族又はＶ族のドーパントイオンを注入するか、
もしくはシリコン結晶中においてｐ型あるいはｎ型を示
さない非ドーパントイオンと前記ドーパントイオンとを
重ねて注入することによって前記開口部で接する前記高
融点金属と前記単結晶シリコン層との界面を混合する工
程と、４００〜６５０℃の温度範囲で熱処理を行うこと
によシ、前記開口部において高融点金属の硅化物形成反
応を生じせしめる工程と、未反応で残留する高融点金属
を選択エツチングすることによシ少なくとも２種類の平
滑かつ均一な高融点金属硅化物を前記開口部に対して自
己整合的に形成する工程と、その後、アニールを行って
注入不純物を活性化させることによって、前記高融点金
属硅化物層の下に自己整合的に不純物ドープ層を形成す
る工程とを含むことを特徴とする半導体装置の製造方法
が得られる０ 本発明による構造及び製造方法は、本発明者等が見出し
た次の様な新規な事実に基づいたものである・第１図（
ａ）の如く、シリコン基板１０１上に開口１０３”、（
有する二酸化シリコン膜１０２を形成した後、２種類の
高融点金属膜１０４．　１０５を層状に形成し、その後
■族又は■族のドーパントイオンを注入するか、もしく
は該ドーパントイオンとシリコン結晶中においてｐ型あ
るいはｎ型を示さ々い非ドーパントイオンとを重さねて
注入するととによシ、前記関口部１０３で接する前記高
融点金属１０４とシリコンとの界面を混合した後、４０
０〜６５０℃の温度範囲で熱処理を行うととによシ、第
１図（ｂ）の如く前記開口部のみに極めて平坦かつ平滑
でピンホールがない高品質な高融点金属の硅化物１０６
　、　１０７が２層構造で形成し得、かっこの後のアニ
ールを行って、注入不純物の活性化を行うことにより前
記開口部の高融点金属硅化物層に自己整合して浅い不純
物ドープ屑１０８が形成し得ることを見出した。

本発明の一例として、下層に厚さ２００ＸのＴｉ膜を、
上層に厚さ】００ＸのＭｏ膜を堆枯した２層構造にＡｓ
イオンによりイオン注入を行った場合には、接合深さ０
．１μｍのｎ型不純物ドープ層上に、平坦かつ平滑なＴ
ｉ硅化物及びＭｏ硅化物′ｆｔ２層に形成しえた。この
場合における２層硅化物層のシート抵抗値は４Ω／口で
あシ、Ａｓ注入のみによるｎ型不純物ドープ層のシート
抵抗値に比して１０倍以上の低抵抗化が実現された。ま
た、上層のＭ。

硅化物は７ツ酸系のエツチング液に対して安定であシ、
硅化物上に層間絶縁膜の開口を前記７ツ酸系エツチング
液にて形成することが可能であった。

さらに、Ａ／系電極配線を前記硅化物へのコンタクトメ
タルとして使用したオーミッン電極は５５０℃の熱処理
後も良好なコンタクト特性を示し、十分な耐熱性が得ら
れた。以上の如く、Ｔｉ硅化物とＭｏ硅化物との２層構
造では、Ｔｉ硅化物の低抵抗という特長及びＭｏ硅化物
の弗酸に対する安定性やＡＩ！との反応に対する良好な
バリヤー性という特長を同時に用いることができ、一層
のみの硅化物を用いた場合の問題点を解決しえた。

また、本発明の方法は、イオン注入を行った後に４００
〜６５０℃という比較的低温の熱処理を行い、この後、
未反応な高融点金属を除去した後に注入不純物の活性化
を行う方法によっているが、イオン注入後のアニールを
６５０℃以下の低温で行うととは均質かつ平滑な高融点
金属硅化物を単結晶シリコン上の開口部に対して自己整
合的に形成する上で極めて重要である。すなわち、イオ
ン注入後の最初のアニールを、例えば８００℃程度以上
の高温で行った場合には、開口部からはみだして硅化物
が形成されてしまう。従って、最初低温でアニールを行
った後、未反応な高融点金属を除去することによって開
口部に自己整合して硅化物が形成される◇この後、該硅
化１層の抵抗率の減少及び注入された不純物の電気的活
性化を目的としたアニールが行われる。

以下、本発明の製造方法の一実施例を図を用いて説明す
る。

第２図（ａｌｌ　（ｂｌｌ　（Ｃａｌ　（ｄｌは本発明
の詳細な説明するための図で主要工程における概略断面
を順次示したものである。

先ず、ｎ型単結晶シリコン基板２０１ヲ用意し、通常の
熱酸化法により、厚さ３０００Ｘ（Ｄ８ｉ０２膜２０２
を形成し、周知のフォトエツチング法にょシ所定の位置
に開口２０３を設けた後、全面に膜厚２００又１７）Ｔ
ｉ膜２０４及び１００Ｘ（７）　Ｍｏ膜２０５　全連続
スパッタリングにて形成し第２図（ａ）の構造を得たＯ 次に、Ｓｉイオンを加速電圧８０　ｋｅＶで５Ｘ１０１
５の−２だけ注入し、Ｔｉ膜と単結晶シリコン基板との
接触部の界面を混合する。次にボロンイオンを加速電圧
２５　ｋｅＶでｉ　Ｘ　］　０”ｃｍ−２だけ注入し、
５５０℃でＨ２ガス雰囲気で２０分間の熱処理を行って
、前記混合層において硅化物形成反応を生じせしめ、第
２図（ｂｌに示す如く、単結晶シリコン基板の開口部に
自己整合してＴｉ硅化物２０６及びＭｏ硅化物２０７を
層状に形成せしめる。

次に、Ｈ３Ｏ２系エツチング液にて８ｉ０ｚ膜上の未反
応金属をエツチング除去した後、Ｎ！ガス雰囲気で、９
００℃２０分間の熱処理を行いドープ層２０８の電気的
活性化を行うことによシ、第χ図（ｅｌに示す如く、開
口部に自己整合して硅化物層及び不純物ドープ層２０９
が形成される〇 次に厚さ５０００Ｘのリンシリケートガラス層２１０ｔ
−形成した後、フォトレジストをマスクＫＭリンシリケ
ートガラス層２１０を弗酸にょシエッチングし開口５２
１１ｔ−形一成した後、アルミニウム系電極２１２を形
成して、第２図（ｄｌの電極が完成された。本実施例に
おいて、上層のＭＯ硅化物表面からｐｎ接合までの距離
は０．１μｍと極めて浅いにかかわらず、シート抵抗値
は４Ω／口という低い値が得られた０従来、ｐ型の浅い
ドープ層はボロンイオンをシリコン基板に直接注入する
方法によりて形成されていたが、同程度の接合深さでは
シート抵抗値は本実施例と比べて２桁以上も大きい口ま
た、接合深さが０．１μｍと極めて浅いにもかかわらず
アルミニウム系電極２１２形成後の熱処理を５５０田で
行なっても接合リークは生じなかった０即ちきわめて高
いバリヤ性を有していることがわかった。

また、前記実施例では高融点金属としてＭｏ及びＴｉミ
ラい、注入イオンとしてシリコン及びポロンを用いた場
合を示したが、高融点金属として社、Ｍｏ　、　Ｗ、　
Ｔａから１〜３つえらび、これとＴ％とをくみあわせた
２〜４層を、注入イオンとしては、シリコン又はアルゴ
ンとＡｓ等のＶ族のドーパントを用いた場合にも同様な
効果が得られた０ただし、硅化物の積層構造としては耐
薬品性等に劣るＴｉ硅化物は表面に出ていない方が好ま
しい。

また前記実施例でれ単結晶シリコン基板を用いたが、何
もとれに限る必要社々（，８０８基板あるいは８０Ｉ基
板の如く、表面にシリコン層が存在する基板であればよ
い０また、本発明で対象とするシリコン層は単結晶に限
らず多結晶シリコンでもかまわ々い〇

【図面の簡単な説明】

第１図（ａｌｌ　（ｂ）及び第２図（ａ）ｔ　（ｂｉｔ
　（ｃ）ｔ　（ｄｌは本発明の半導体装置構造及び製造
方法を説明するための概略断面図である◎ 図中、１０１．　１０２は単結晶シリコン基板、１０２
゜２０２は二酸化シリコン膜、１０３．　２０３ｆ′ｉ
シリコン表面が露出された開口部、　１０４．　２０４
はＴｉ膜、１０５、　２０５はＰ１４０膜、１０６．　
２０６は１ｌｌｉ硅化膜、１０７゜２０７はＭｏ硅化膜
、１０８はｎ製不純物ドープ層、２０８はポロン注入層
、２ｏ９はボロンドープ層、２１０はリンシリケートガ
ラス層、２１１は硅化物表面が露出された開口部、２１
２はＡＩ！系電極電極配線れぞれ示す口 ２Ｉ−２図 （０） ７１　図 （ｄ）

Claims (2)

【特許請求の範囲】
1. （１）少なくとも表面に単結晶シリコン層を備えた基板
   の前記単結晶シリコン表面に不純物ドープ層が設けられ
   、その表面に少なくとも２種類の平滑かつ均一な高融点
   金属硅化物が層状に設けられていることを特徴とする半
   導体装置。
2. （２）少なくとも表面に単結晶シリコン層を備えた基板
   の前記単結晶シリコン層上に絶縁膜を形成する工程と、
   該絶縁膜に開口部を設けた後前記基板上に少なくとも２
   種類の高融点金属を層状に堆積する工程と、■族又はＶ
   族のドーパントイオンを注入するか、もしくはシリ□コ
   ン結晶中においてｐ型あるいはｎ型を示さない非ドーパ
   ントイオンと前記ドーパントイオンとを重ねて注入する
   ことによって前記開口部で接する前記高融点金属と前記
   単結晶シリコン層との界面を混合する工程と、４００〜
   ６５０℃の温度範囲で熱処理を行うことによシ、前記開
   口部において高融点金属の硅化物形成反応を生じせしめ
   る工程と、未反応で残留する高融点金属を選択エツチン
   グすることによシ少なくとも２種類の平滑かつ均一な高
   融点金属硅化物を前記開口部に対して自己整合的に形成
   し、その後アニールによシ注入不純物を活性化せしめる
   ととによシ、前記高融点金属硅化物層の下に自己整合的
   に不純物ドープ層を形成する工程とを含むことを特徴と
   する半導体装置の製造方法。