JPS61150216A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はシリコン基板の表面、特に不純物拡散層の表面
に金属シリサイドを形成して素子の高集積化および動作
の高速化を図った半導体装置の製造方法に関するもので
ある。

〔背景技術〕

近年におけるＩＣ，ＬＳＩ等の半導体装置の高集積化に
伴なって素子の微細化が進められており、例えばＭＯ８
型半導体装置ではソ”−ス・ドレイン領域等の不純物拡
散□層が浅型化、低面積化され、また素子間を接続する
配線も像幅化されている。

このため、不純物拡散層や配線における電気抵抗が増大
され、素子動作の高速化の障害となっている。このよう
なことから、最近の半導体装置では不純物拡散層の表面
、つまりシリコン基板の表面を金属シリサイド化して抵
抗の低減を図り、これから素子動作速度の向上を図る試
みがなされている。

即ち、日経マグロウヒル社発行「日経エレクトロニクス
（別冊マイクロデバイセズ）Ｊ１９ｓ。

年１月２３日号Ｐ、１１８〜１２０にその一例が。

開示されているように、ソース・ドレイン領域等の上に
Ｐｔ、Ｔｉなどの金属を全面に付け、これを熱処理する
ことによりシリコン表面に対応する部位（界面）の金属
にシリサイドを形成できる。

その後、未反応金属のみをエツチング除去することによ
り、シリコン表面上にのみ金属シリサイドを形成し、こ
の金属シリサイドの低抵抗性（たとえばＴｉＳｉ、のシ
ート抵抗的２Ω／　口（Ｔ　ｉの被着膜厚６００にアニ
ール温度７００°Ｃの場合））によって素子の低抵抗化
を達成できる。

しかしながら、本発明者が前記方法により形成した金属
シリサイドについて検討したところ、素子間や電極とを
絶縁する絶縁膜（フィールド酸化膜や電極の両側のＣＶ
Ｄ−８ｉＯ７膜など）上に金属シリサイドがせり上がる
。またフィールド酸化膜や電極を絶縁するＣＶＤ−８ｉ
Ｏ，膜の５ｉｎ２と被着金属Ｍ（Ｔ　ｉ、Ｍｏ、Ｗ、Ｔ
ａなと）と反応して金属シリサイド（Ｍ−Ｓｉ−０）が
これらフィールド酸化膜やＣｖＤ−８ｉＯ２膜上にも形
成される。従って、素子間や電極との間で短絡事故が発
生することが明らかとされた。例えば、第２図の例では
シリコン基板１上のソース・ドレイン領域１３の表面に
形成した金−シリサイド（ＭＳｉ２）９ａやこれと同時
に形成したゲート電極（ポリシリコン）４上の金属シリ
サイド（ＭＳ１２）１０ａの各端が夫々素子間絶縁分離
用のフィールド酸化膜２．ザイドウォール（ゲート側部
の絶縁膜としてのＣＶＤ・Ｓ　ｉ　０２１［）６上にせ
り上り（拡がり）、図示Ｘ箇所では両者が短絡されてし
まう。また被着金属Ｍと、フィールド酸化膜２やザイド
ウォール６の５ｉｎ２とが反応して金属シリサイド（Ｍ
−８ｉ−０）１４がフィールド酸化膜２やサイドウオー
ル６上の被着金属の内側部分で形成されるので、外側の
未反応の被着金属Ｍを図示の如くエツチング除去しても
Ｙ箇所で金属シリサイド１４を介して金属シリサイド９
ａと１０ａとが短絡してしまうし、フィールド酸化膜２
上に金属シリサイド１４が残存してしまうこと把なり不
具合である。

このような不具合は半導体装置の信頼性を低下させるこ
とになる。

この原因について考察すると、金属膜中にシリコン基板
のシリコンが吸い上げられるが、金属膜が厚くなるとこ
の吸い上げ量も多くなってシリサイド化反応が横方向に
拡がり易くなりせり上がり現象が発生することになる。

〔発明の目的〕

本発明の目的は、金属シリサイドを形成すべき領域以外
への金属シリサイドの拡、かりによるせり上りを防止し
、かつ金属シリサイドを形成すべき領域以外の領域の絶
ａｍのＳ　ｓ　Ｏｘと金属とのシリサイド化反応を抑制
して、金属シリサイドを形成すべき特にシリコン基板、
つまり不純物拡ヤ層上にのみ金属シリサイドを形成でき
、その信頼性を向上して高集積化、高速化を達成できる
半導体装置の製造方法を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、シリコン基板上に金属膜を形成し、略４００
〜６００℃の温度範囲で熱処理をすることにより、シリ
コンの移動を抑え、セルファラインで特にシリコン基板
側のシリコン面上にのみ高抵抗の金属シリサイドを形成
でき、それ以外の領域の未反応金属をエツチング除去し
た後、更に６００℃以上の高温で熱処理を行なって前記
高抵抗の金属シリサイドを低抵抗の金属シリサイドに変
えることができ２．これによりシリコン面以外の面上に
金属シリサイドが形成されたり、拡がったり（せり上っ
たり）するのを防止でき金属シリサイド膜における短絡
を防止して素子の微細化を図り、高集積かつ高信頼性の
半導体装置を得ることができる。

〔実施例〕

第１図（ａ）〜（ｆ）は本発明をＭＯＳ）ランジスタに
適用した実施例であり、特にＬＤＤ　（Ｌｉｇｈｔｌｙ
ｄｏｐｅｄ　　ｄｒａｉｎ　）型Ｎ０８）ランジスタに
適用した例である。

先ず、同図（ａ）に示すようにＰ形シリコン基板１上に
素子分離用のフィールド酸化膜（Ｓｉｎ、膜）２および
ゲート酸化膜３を形成し、かつその上にポリシリコン膜
をパターニングしてゲート電極４を形成する。しかる上
で全面にＰ（りん）をたとえばドース量１　ｘ　１０１
３ｃｍ−でイオン打込みし、セルファライン法によって
Ｐイオン打込層５を形成する。

次いで、全面にＣＶＤ法によりＳｉＯ，膜を形成し、こ
れを反応性イオンエツチング（以下、ＲＩＥと略称する
。）法によりエッチバックすることにより同図（ｂｌに
示すようにゲート電極４０両側にサイドウオール６を形
成する。

次に同図（ＣＩのように全面に、たとえば約６００タン
）膜７をスパッタ法などにより形成する、そして全面に
Ａｓ（ひ素）をたとえば、ドーズ量ＩＸＩＯＩＳｃｍ”
（エネルギ１５０ＫｅＶ）−？ｌ−イオン打込みｔ２、
シリコン基板１とＴｉ膜７との界面のミキシングを行な
うと共にシリコン基板１内にＡｓイオン打込層８を形成
する。なお、このときゲート電極４の上面においてもミ
キシングが行なわれる。

しかる後、略４００〜６００°Ｃ（略４００℃以上で６
００℃以下）の温度範囲で、かつ不活性ガス雰囲気中で
低温アニール（第１段アニール）を行ない、同図（ｄｉ
に示すようにセルファラインでシリコン基板１のシリコ
ン面上即ちＡｓイオン打込層８上のＴｉ膜７をシリサイ
ド化してＴｉ（チタン）シリサイド（ＴｉｘＳｉｙ（２
ｘ＞Ｙ）、たとえばＴｉＳｉ、Ｔｉ５Ｓｉｓ）９を形成
する。このときゲート電極４上にもＴｉシリサイド（Ｔ
ｉｘＳｉｙ。

（２ｘ）ｙ））１０が形成される、このＴｉシリサイド
（ＴｉｘＳｉｙ　ここで２ｘ）ｙ）９．１０は高抵抗（
Ｔｉ膜７の厚さ６００Ａ、アニール温度５００℃でシー
ト抵抗３０〜４０Ω／口）である。

なおフィールド酸化膜２およびサイドウオール６上のＴ
ｉ膜７はシリサイド化されず、もとのままである。ここ
で、６００℃以下の第１段アニールでは高抵抗のＴｉシ
リサイドが形成されるが、下限を略４００℃以上と限足
しｆｃ理由は、略４００℃以下でアニールを行なうと、
形成されるＴｉシリサイドの膜厚が薄いために、後で第
２段アニール（６００℃以上の高温アニール）を行なっ
てもその抵抗（略４０Ω／口以上）がうまく下らないた
めである。なお、６００℃以下の低温アニールを行なう
と金属（ここではＴｉ）とフィールド酸化膜２．サイド
ウオール６のＳｉｎ！との反応（シリサイド化反応即ち
Ｔｔ−８ｉ−０）が抑えられると共に、Ｓｉの移動が抑
えられることにより、形成される金属シリサイドここで
はＴｉシリサイド（ＴｉｘＳｉｙ（２ｘ＞Ｙ　））がシ
リコン基板１およびゲート電極４のシリコン面からフィ
ールド酸化膜２やサイドウオール６へと横力向に拡がら
ない（せり上らない）という効果がある。

次にウェットエツチング（ｆｃとえばエツチング液とし
てＨ，Ｏ，：　ＮＨｊ　：Ｈ，Ｏ＝１　：　１　：　５
の混合液）により、Ｔｉ膜７のシリサイド化されていな
いフィールド酸化膜２およびサイドウオール６上の未反
応部分（金属部分）を除去すれば、シリコン基板１およ
びゲート電極４上にのみ同図ｔｅｌに示す如く高抵抗の
Ｔｉシリサイド９および１０が残される。

その後、６００℃以上の温度でかつ不活性ガス雰囲気中
で高温アニール（第２段アニール）を行ない、Ｔｉシリ
サイド９．１０のＴｉｘＳｉｙ（２ｘ＞ｙ）を安定で低
抵抗のＴｉ８ｉｒに変え、低抵抗のＴｉシリサイド（Ｔ
ｉＳｉ２　　）１１．１２を同図（ｆ）に示す如くシリ
コン基板１およびゲート電極４上に形成する。これによ
りＴｉシリサイド１１゜１２の抵抗値をたとえば略５〜
１０Ω／口の如く小さくすることができる。またこのと
きの高温アニール（第２段アニール）によりＰイオン打
込層５、Ａｓイオン打込層８が拡散されてＮｍでかつＬ
ＤＤ構造の不純物拡散層、つまりソース・ドレイン領域
１３が図示の如く形成できＭＯＳ）ランジスタが形成さ
れる。

以上のような製造方法によって、金属シリサイドを形成
すべきでないフィールド酸化膜２やサイドウオール６上
で、シリサイド化反応、即ちＴｉと５ｉＯｙとのシリサ
イド化反応（Ｔ　ｉ　−８ｉ　−０）および８４の移動
によるＴｉｘＳｉｙ（２ｘ＞ｙ　）の形成（シリコン面
で形成されるＴｉｘＳｉｙ（２ｘ）ｙ）の拡がり（せり
上がり）に相当する、）を起さず、ンースードレイン領
域１３である不純物拡散層上およびゲート電極４などの
シリコン面上のみに低抵抗の金属シリサイド（ここでは
ＴｉＳｉりを形成することができ、従って拡散層抵抗お
よびゲート電極抵抗を低くすることができると共Ｋ、相
互間の短絡などの事故を確実に防止できるようになる。

これにより素子（ＭＯＳ）ランジスタ）の微細化を図っ
て高集積化を達成しくＶＬＳＩの高集積化が容易となる
。）かつ一方ではその信頼性を向上できる。

〔効果〕

（１）　　シリコン基板上に金属膜を形成した上で略４
００〜６００℃の温度範囲で熱処理をしてシリサイド化
反応を行なうと、Ｓｉの移動が抑えられシリコン基板側
のシリコン面（ゲート電極がポリシリコンの場合も含む
）上にのみ金属シリサイド（高抵抗のＭｘＳｉｙ　（２
Ｘ＞Ｙ　））を形成スルコとができ、それ以外の未反応
金属をエツチング除去してしまうので、金属シリサイド
を形成すべきでない領域でのシリサイド化反応ＣＭ−８
ｔ−０）及び金属シリサイドを形成すべきでない領域へ
の金属シリサイド（ＭｘＳｉｙ　（２ｘ＞）’　）ノ拡
がり（せり上り）を起らなくすることができる。

（２１更に６００℃以上の温度で熱処理をすることによ
り、前記金属シリサイド（高抵抗のもの）を低抵抗化す
る（　ＭＳ　ｉ、を形成する）ことができ、従って前記
シリコン面上のみに低抵抗の金属シリサイドを形成する
ことができ、前述した短絡などの事故を確実に防止でき
る。

（３）従って拡散層抵抗やゲート電極抵抗などを低くす
るのに利用できる。

（４）以上より高集積でかつ高信頼性の半導体装置（た
とえばＶＬＳＩ半導体装置）を製造できる。

以上本発明によってなされた発明を実施例にもとづき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

たとえば、金属シリサイドを形成する金属としてＴｉ（
チタン）を用いているが、Ｔａ（タンタル）、Ｍｏ（モ
リブテン）ｅ　Ｗ（タングステン）。

ｐｔ（白金）、Ｐｄ（パラジウム）、Ｈｆ（ハフニクム
）などの高融点金属を用いてもよく、この場合Ｔｉを用
いた場合と同様の作用効果が得られることはもちろんで
ある。また拡散層形成用のイオン打込み（ここではＡｓ
イオン打込み、）は高抵抗のＴｉシリサイド９を形成後
（同図（ｄ）、　（ｅｌ参照）行なってもよく、また低
抵抗のＴｉシリサイド１−１を形成後に行なってもよい
。

〔利用分野〕・　　　　゛　　　　　　　　。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＭ０Ｓ型電界効果ト
ランジスタに適用した場合について説明したが、それに
限定されるものではなく、ＭＯ８型半導体装置、バイポ
ーラ型半導体装置はもとより、高集積、高速型の半導体
装置の全てに適用できる。　　　　　゛

【図面の簡単な説明】

第１図（ａｔ〜ｒｍ＊本発明の一実施例を工程順に示す
断面図、 第２図は従来の不具合を説明する断面図である。 １・・・シリコン基板、２・・・フィールド酸化膜、３
・・・ゲート酸化膜、４・・・ゲート電極、６・・・サ
イドウオール、７・・・Ｔｉ膜、９，１０・・・Ｔｉシ
リサイド（Ｔ　ｒｘｓ　ｒ　ｙ　＊　２　Ｘ　＞　３’
　）、１１．　１２・・Ｔ　ｉシリサイド（Ｔｉ５ｊｙ
　　）、１３・・・シース・ドレイン領域。

Claims (1)

1. 【特許請求の範囲】 １、シリコン基板上に金属膜を形成し、略４００〜６０
   ０℃の温度範囲で熱処理をしてシリサイド化反応を行な
   い、未反応金属をエッチング除去して前記シリコン基板
   側のシリコン面上に高抵抗の金属シリサイドを形成し、
   この後６００℃以上の温度で熱処理を行なって前記高抵
   抗の金属シリサイドを低抵抗の金属シリサイドに変える
   工程を含んでなる半導体装置の製造方法。 ２、前記金属膜に高融点金属（Ｍとおく）を用い、前記
   高抵抗の金属シリサイドとしてＭｘＳｉｙ（２ｘ＞ｙ）
   を形成し、前記低抵抗の金属シリサイドとしてＭＳｉ＿
   ２を形成してなる特許請求の範囲第１項記載の半導体装
   置の製造方法。 ３、シリサイドはシリコン基板の不純物拡散層上に形成
   してなり不純物拡散層形成用のイオン打込みはシリサイ
   ド形成前後のいずれかに行なってなる特許請求の範囲第
   １項又は第２項記載の半導体装置の製造方法。