JP2001244346A - シリサイド層の形成方法 - Google Patents

シリサイド層の形成方法

Info

Publication number
JP2001244346A
JP2001244346A JP2001013292A JP2001013292A JP2001244346A JP 2001244346 A JP2001244346 A JP 2001244346A JP 2001013292 A JP2001013292 A JP 2001013292A JP 2001013292 A JP2001013292 A JP 2001013292A JP 2001244346 A JP2001244346 A JP 2001244346A
Authority
JP
Japan
Prior art keywords
layer
forming
ions
metal
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001013292A
Other languages
English (en)
Other versions
JP4458685B2 (ja
Inventor
Kimin Ri
起 ▲みん▼ 李
Jae-Gyung Ahn
在 ▲ぎゅん▼ 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2001244346A publication Critical patent/JP2001244346A/ja
Application granted granted Critical
Publication of JP4458685B2 publication Critical patent/JP4458685B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 半導体装置のシリサイド層の形成方法におい
て、特にＣＭＯＳ素子などで用いられる微細グレーンか
ら成るデュアルゲートの中でゲートの優れた導電性を確
保し、これと同時に後続の工程における熱的安定性を確
保して、シート抵抗を減少させるようにする。 【解決手段】 半導体基板３０上にドーピングされてい
ない多数個のグレーンから成るポリシリコン層を形成
し、導電性を与えるためにＰ型不純物イオンで前記ポリ
シリコン層をドーピングさせ、熱が加えられると前記ポ
リシリコン層の前記グレーンサイズを成長させるイオン
で前記ポリシリコン層を再ドーピングさせ、再ドーピン
グされた前記ポリシリコン層上にシリサイド層４０，４
１形成用の金属層を所定の厚さに形成し、前記ポリシリ
コン層の一部と前記金属層とを反応させてシリサイド層
４０，４１を形成するものである。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は半導体装置のシリサ
イド（silicide：ケイ化物）層の形成方法に関し、特に
ＣＭＯＳ素子などで用いられる微細グレーンから成るデ
ュアルゲートの中でＰ型でドーピングされたゲートを、
ヒ素（Ａｓ）などのＮ型不純物のグレーン成長特性を利
用して臨界濃度の範囲で再ドーピングさせてＰ型ゲート
のグレーンサイズを成長させることにより、ゲートの優
れた導電性を確保し、これと同時に後続の工程における
熱的安定性を確保して、シート抵抗を減少させるように
した半導体装置のシリサイド層の形成方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、ソース及
びドレイン領域として利用される不純物領域とゲートの
幅とが減少されつつある。これによって、半導体装置
は、不純物領域の接触抵抗及びゲートのシート抵抗が増
加し、動作速度が低下するという問題点が発生するよう
になってきた。
【０００３】従って、半導体装置内の素子同士の電極を
アルミニウム合金及びタングステンなどの低抵抗物質で
構成するか、又はゲート電極をドーピングされたポリシ
リコンで構成する場合は、その上部にシリサイド層を形
成して抵抗を減少させる。上記のようにポリシリコンで
構成されたゲートにシリサイド層を形成するとき、該ゲ
ートと不純物領域の表面とに同時にシリサイド層を形成
して接触抵抗を減少させるサリサイド（salicide）構造
を形成することができる。このサリサイド構造を形成す
る工程を、サリサイデーション（salicidation）とい
う。
【０００４】上記説明した如く、半導体素子の設計準則
（design rule）がさらに厳しくなるに伴い、ゲートに
おける相対的に高い抵抗は、素子の動作速度を低下させ
る主要原因となる。
【０００５】これに対して、半導体集積回路において、
回路の集積度を高め、動作速度の向上を図るために、配
線のライン幅がサブミクロンに縮小されることが行われ
る。この場合、半導体集積回路の構成要素であるＭＯＳ
トランジスタにおいて、隣接ゲートライン同士の間の間
隔が短くなる。従って、ゲートライン同士の間の寄生キ
ャパシタンスが大いに増加し、回路の信号伝達速度が大
いに低下するようになってきた。
【０００６】また、半導体集積回路において、信号伝達
速度は遅延時間によって影響を受けるが、この遅延時間
はゲートラインのライン抵抗とゲートライン同士の間の
寄生キャパシタンスによって決定される。
【０００７】従って、回路の信号伝達速度の向上を図る
ためには、ゲートラインのライン抵抗を小さくするか、
又はゲートライン同士の間の間隔を伸ばして寄生キャパ
シタンスを減少させるようにすればよい。
【０００８】しかしながら、ゲートライン同士の間の間
隔を伸ばすと回路の集積度を高くすることが出来ないの
で、ゲートラインのライン抵抗を小さくさせて信号の遅
延時間を減少させるのがよい。一般に、ゲートラインの
ライン抵抗を小さくさせるために、ゲートを、不純物が
高濃度にドーピングされた多結晶シリコン上にシリサイ
ドを積層したポリサイド（polycide）構造で形成する。
【０００９】従って、低抵抗のゲート電極の製造が素子
の動作速度の改善に必要となる。このような抵抗改善の
ために、比抵抗値の低い耐熱金属で形成されたシリサイ
ド（refractory metal silicide）を有するゲート電極
を製造する。このような構造のゲート電極をポリサイド
（polycide：silicide on doped polycrystalline sili
con）形ゲート電極という。
【００１０】上記ポリサイド構造の形成のためにもっと
も広く用いられるのがタングステンシリサイド（ＷＳｉ
2）であるが、半導体素子の集積度が増加して単位素子
が占める面積の減少に応じて、さらに低い抵抗値を有す
るシリサイドの形成が求められている。このとき、ＷＳ
ｉ2の比抵抗値は６０〜２００μΩcmである。このよう
な要求に応ずるシリサイドの中で最も有力なものがコバ
ルトシリサイド（ＣｏＳｉ2）とチタンシリサイド（Ｔ
ｉＳｉ2）であり、これらの比抵抗値は１５〜２０μΩc
mである。
【００１１】上記ポリサイド構造の形成方法は、以下の
２つに大別される。第１は、導電性を有するドーピング
されたポリシリコン層上に金属層を蒸着したのち、これ
を熱処理して金属とシリコンとの反応によってシリサイ
ドを形成する方法である。しかし、このときに形成され
る金属−シリコンのシリサイドは、厚く且つ均一な厚さ
のシリサイド層の形成が困難である。
【００１２】一般に、純粋な金属とシリコンは非常に激
しく反応し、シリサイドとシリコンとの界面におけるモ
フォロジー（morphology:形態）が粗くなって、以後ゲ
ート電極を形成する工程で確かにパターニングしにくく
なる。これについては、“J.S.Byun et al．J.electroc
hem. Soc. vol. 144. 3175(1997)”に詳しく説明されて
いる。
【００１３】また、十分なゲートドーピングのために微
細サイズのグレーンから成るポリシリコンを用いる場
合、相対的に広いグレーンバウンダリーを有するドーピ
ングされたポリシリコンと金属とがさらに激しく反応
し、また高濃度のドーパントの故に均一なシリサイドの
形成が困難となる。
【００１４】第２は、熱工程の代わりに、導電性を有す
るドーピングされたポリシリコン層上に直接シリサイド
物質を蒸着する方法がある。一般に、スパッタリング法
でドーピングされたポリシリコン層上に、シリサイドコ
ンポジットターゲット（silicide composite target）
を利用してシリサイド層を直接形成する。しかし、かか
る方法はシリサイドの形成時にパーティクル（particl
e）を発生させ、半導体素子の集積度が増えるほど素子
の信頼性の低下をもたらす。すなわち、金属とシリコン
という二つの構成要素から成るコンポジットターゲット
において、それぞれの要素のスパッタリング比が異なる
ので、均一な組成のシリサイド蒸着が困難で且つパーテ
ィクルが発生する。
【００１５】一方、ＣＭＯＳトランジスタの高集積化に
伴い、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタ
の夫々のサイズが小さくなるので、短チャンネル効果
（short channel effect）及びホットキャリヤ（hot ca
rrier）によって半導体素子の特性が低下する。これに
対して、ＮＭＯＳトランジスタ及びＰＭＯＳトランジス
タのソース又はドレインのそれぞれをＬＤＤ（Lightly
Doped Drain）構造で形成して、半導体素子の特性が低
下することを防止した。ＣＭＯＳトランジスタは、ＰＭ
ＯＳトランジスタのゲートに、ＮＭＯＳトランジスタの
ゲートと同様にＮ型の不純物が高濃度にドーピングされ
る。従って、ＰＭＯＳトランジスタは、チャンネルが基
板の表面に形成されずにバルク（bulk）内に形成され
て、突き抜け（punch through）現象によって降伏電圧
（breakdown voltage）が低下する。
【００１６】これにより、ＰＭＯＳトランジスタはＰ型
の不純物が高濃度にドーピングされたゲートを持ち、Ｎ
ＭＯＳトランジスタはＮ型の不純物が高濃度にドーピン
グされたゲートを持つデュアルゲートＣＭＯＳトランジ
スタが開発された。このデュアルゲートＣＭＯＳトラン
ジスタにおいて、ＰＭＯＳトランジスタは、チャンネル
が基板の表面に形成されるので、突き抜け現象によって
降伏電圧の低下が防止される。
【００１７】デュアルゲートＣＭＯＳトランジスタも、
ゲートを、不純物が高濃度にドーピングされた多結晶シ
リコンとシリサイドとから成るポリサイド構造で形成
し、シート抵抗を減らして、集積度が高くなることによ
る信号伝達速度の低下を解決した。
【００１８】また、半導体素子のサイズがさらに縮小さ
れるのに応じて、ゲートとして用いられるポリシリコン
の十分なドーピングのために微細なグレーンサイズのポ
リシリコンが求められるが、このようなポリシリコン構
造が形成されるコバルトシリサイド（ＣｏＳｉx）など
のシリサイドは熱的安定性が非常に脆弱となる。これ
は、コバルト（Ｃｏ）とともに直接サリサイデーション
反応に加わるポリシリコンのグレーンサイズに起因す
る。即ち、相対的にグレーンサイズが大きい場合より、
微細なグレーンから成るポリシリコンは、グレーンバウ
ンダリー（grain boundary）の面積が増加して、サリサ
イデーションが急激に行われる。
【００１９】そして、急激なサリサイデーションは、後
続の熱工程によって金属の集塊現象（agglomeration）
をもたらし、シート抵抗を急激に増加させる。
【００２０】図６〜図９は従来技術による半導体装置の
シリサイド層の形成方法の工程を示すもので、特にデュ
アルゲートを有するＣＭＯＳトランジスタの製造工程の
断面図である。
【００２１】まず、図６に示すように、半導体基板であ
るシリコン基板１０に、Ｐ型及びＮ型の不純物イオンを
選択的にドーピングしてＮウェル１１及びＰウェル１２
を形成する。
【００２２】その後、上記Ｎウェル１１及びＰウェル１
２の境界部分の上に、ＬＯＣＯＳ（Local Oxidation of
Silicon）法或いはＳＴＩ（shallow trench isolatio
n）法などの方法によって、単一素子同士の間を電気的
に絶縁及び隔離するためのフィールド酸化膜１３を形成
する。
【００２３】そして、Ｎウェル１１及びＰウェル１２の
表面を熱酸化し、ゲート絶縁膜用酸化膜１４を成長させ
て形成する。
【００２４】次に、上記フィールド酸化膜１３及びゲー
ト絶縁膜用酸化膜１４を含む基板１０上に、ドーピング
されていないポリシリコン或いは非晶質シリコン（amor
phous silicon）を化学気相蒸着（Chemical Vapor Depo
sition：以下、「ＣＶＤ」と略称する）法で蒸着して、
シリコン層１５を形成する。この場合、ゲート形成用か
ら非晶質シリコンを形成する場合には、これを熱処理し
て多結晶に変化させる工程を追加して進行する。このと
き、多結晶から成るシリコン層１５は、後で形成される
ゲート抵抗を減少させるための不純物ドーピングを容易
にするために、微細グレーンポリシリコンとなるように
する。
【００２５】次に、図７に示すように、シリコン層１５
上にフォトレジストを塗布したのち、露光及び現像を施
して、ＮＭＯＳ素子が形成されるＰウェル１２領域の上
部のシリコン層１５を露出させた第１フォトレジストパ
ターン１６を形成する。
【００２６】そして、上記第１フォトレジストパターン
１６をイオン注入マスクとして、ＡｓなどのＮ型不純物
イオンを用いるイオン注入を、露出したＰウェル１２領
域のシリコン層に選択的に行い、それにより、Ｎ型不純
物でドーピングされた第１ポリシリコン層１５０を形成
する。この第１ポリシリコン層１５０は、以後パターニ
ングされてＮＭＯＳトランジスタのゲートとなる。
【００２７】次に、図８に示すように、図７に示す第１
フォトレジストパターン１６を酸素灰化（Ｏ2 ashing）
などの方法で除去して、Ｎウェル１１領域の上部にてド
ーピングされていないシリコン層１５を露出させる。
【００２８】そして、上記露出したシリコン層１５とＮ
型不純物でドーピングされた第１ポリシリコン層１５０
との表面にフォトレジストを塗布したのち、露光及び現
像を施して、Ｎウェル１１の上部にてドーピングされて
いないシリコン層１５の表面を露出させた第２フォトレ
ジストパターン１７を形成する。
【００２９】その後、上記第２フォトレジストパターン
１７をイオン注入マスクとして、ホウ素（Ｂ）、二フッ
化ホウ素（ＢＦ2）などのＰ型不純物イオンを用いるイ
オン注入を、露出されたＮウェル１１領域のシリコン層
に選択的に行い、それにより、Ｐ型不純物でドーピング
された第２ポリシリコン層１５１を形成する。この第２
ポリシリコン層１５１は、以後パターニングされてＰＭ
ＯＳトランジスタのゲートとなる。
【００３０】次に、図８に示す第２フォトレジストパタ
ーン１７を酸素灰化などの方法で除去して、Ｐウェル１
２領域の上部にてドーピングされた第１ポリシリコン層
１５０を露出させる。
【００３１】以後の工程としては、ゲート電極のみをポ
リサイド構造で形成するＣＭＯＳ製造工程と、ゲート電
極のみならず不純物拡散領域にもシリサイド層を形成す
るサリサイド構造のＣＭＯＳ製造工程とについてそれぞ
れ説明する。
【００３２】第１に、ゲート電極のみならず不純物拡散
領域にもシリサイド層を形成するサリサイド構造のＣＭ
ＯＳ製造工程は下記の通りである。まず、図８に示すＮ
型不純物でドーピングされた第１ポリシリコン層１５０
とＰ型不純物でドーピングされた第２ポリシリコン層１
５１とをフォトリソグラフィーでパターニングして、図
９に示すように、Ｎ型不純物でドーピングされたポリシ
リコンから成るＮ型ゲート１５００とＰ型不純物からド
ーピングされたポリシリコンから成るＰ型ゲート１５１
０とを形成する。このとき、図８に示すゲート絶縁膜用
酸化膜１４も共にパターニングして、残留のゲート絶縁
膜用酸化膜１４から成るゲート絶縁膜１４０、１４１を
それぞれのゲート１５００、１５１０に介在させる。
【００３３】次に、一般的なＣＭＯＳトランジスタの製
造工程において、ゲート側壁スペーサ１８とソース又は
ドレインとして用いられる不純物拡散領域１９を、Ｎ型
ゲート１５００とＰ型ゲート１５１０とに対応するシリ
コン基板１０の所定部位に形成する。このとき、Ｎ型ゲ
ート１５００の不純物拡散領域１９ａはＮ型不純物イオ
ンで活性領域をドーピングさせて形成し、Ｐ型ゲート１
５１０の不純物拡散領域１９ｂはＰ型不純物イオンで活
性領域をドーピングさせて形成し、該不純物拡散領域１
９ａ、１９ｂは低濃度ドーピング領域を有するＬＤＤ構
造で形成することができる。
【００３４】そして、シリコンから成る露出部位である
Ｎ型ゲート１５００及びＰ型ゲート１５１０の上部表面
と不純物拡散領域１９の表面とに、シリサイド形成用金
属としてコバルト（Ｃｏ）やチタニウム（Ｔｉ）をスパ
ッターリングで蒸着して金属層（図示省略）を形成す
る。このとき、上記金属層の形成厚さは、各ゲート１５
００、１５１０の厚さと合わせられ、全高が後で形成さ
れるサリサイド構造の最終ゲート電極が求める高さに適
するようにする。
【００３５】その後、シリコン層と金属層に急速熱処理
を施して金属とシリコンを反応させ、金属層が形成され
たＮ型ゲート１５００、Ｐ型１５１０の上部と不純物拡
散領域１９の上部に電極抵抗減少用のシリサイド層２
０、２１をそれぞれ形成して、ポリサイド構造を有する
最終ゲート電極を形成する。ここで、シリサイド層２
０、２１がゲート１５００、１５１０電極と不純物拡散
領域１９とに同時に形成される工程をサリサイデーショ
ンといい、その形成物質をサリサイドという。
【００３６】第２に、ゲート電極のみをポリサイド構造
で形成するCMＯＳ製造工程は、図８に示された工程に続
いて次のように進行される。
【００３７】まず、図８に示す第２フォトレジストパタ
ーン１７を酸素灰化などの方法で除去して、Ｐウェル１
２領域の上部にてドーピングされた第１ポリシリコン層
１５０を露出させたのち、図示されてはいないが、第１
及び第２ポリシリコン層１５０、１５１上にコバルト、
タングステンなどの高融点金属の金属層を蒸着する。
【００３８】そして、シリコン基板１０をアニーリング
などで熱処理させ、シリコンと金属を反応させて、サリ
サイデーション反応に加わっていない第１ポリシリコン
層１５０と第２ポリシリコン層１５１の上にシリサイド
層を形成する。
【００３９】次に、第１及び第２ポリシリコン層１５
０、１５１とシリサイド層及びゲート絶縁膜用酸化膜１
４の所定部位をフォトリソグラフィー法で除去して、図
９に示すようにゲート１５００、１５１０をパターニン
グする。
【００４０】そして、各ゲート１５００、１５１０をマ
スクとして、Ｐウェル１２にヒ素（Ａｓ）或いはリン
（Ｐ）などのＮ型不純物を、Ｎウェル１１にホウ素
（Ｂ）或いは二フッ化ホウ素（ＢＦ2）などのＰ型不純
物を高濃度にそれぞれイオン注入して不純物領域を形成
する。このとき、ゲート１５００、１５１０の側面にゲ
ート側壁スペーサ１８を形成して、ＬＤＤ構造をもたせ
るように不純物拡散領域１９を形成することができる。
【００４１】上述した如き、従来技術によるシリサイド
層の形成方法は、０．２５μｍ以下の設計準則を有する
半導体素子において、微細サイズのグレーンから成るポ
リシリコンをマトリックスとしてコバルトシリサイド
（ＣｏＳｉx）を形成する場合、相対的に多いグレーン
バウンダリー及び微細グレーンサイズのため急激なサリ
サイデーションによって形成されたシリサイド層と、反
応に加わっていないポリシリコン層との界面におけるモ
フォロジー（形態）が不均一であり、このような不均一
性は後続の熱工程で深化して、結果としてシリサイド層
（ＣｏＳｉx）の金属の集塊現象をもたらし、シート抵
抗を増加させるので、ゲートドーピング効率の優れた微
細サイズのグレーンから成るポリシリコンを適用しにく
いものであった。
【００４２】つまり、Ｐ型不純物でドーピングされたゲ
ートは、グレーンサイズの変化がないから、金属の集塊
現象が発生して、ドーピングされていないポリシリコン
の抵抗と類似したシート抵抗特性の低下が発生するの
で、微細グレーンから成るポリシリコンをゲート用とし
て適用する場合、ゲートドーピングの側面では有利であ
るが、シリサイドの熱的安定性を低下させるという問題
点がある。
【００４３】
【発明が解決しようとする課題】そこで、本発明は、こ
のような問題点に対処し、互いに異なる導電形不純物で
ドーピングされたデュアルゲートを形成するとき、Ｎ型
ポリシリコン層とＰ型ポリシリコン層を形成した後、Ｐ
型ポリシリコン層のみをＡｓなどのＮ型不純物イオンで
臨界濃度（１Ｅ１９〜５Ｅ２０ions／cm3）だけ追加ド
ーピングさせて、Ｐ型ポリシリコンのグレーンサイズを
成長させることにより、コバルトなどから成るシリサイ
ドのシート抵抗と熱的安定性を改善するようにしたシリ
サイド層の形成方法を提供することを目的とする。
【００４４】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第一の手段によるシリサイド層の形成方法
は、半導体基板上にドーピングされていない多数個のグ
レーンから成るポリシリコン層を形成するステップと、
導電性を与えるためにＰ型不純物イオンで前記ポリシリ
コン層をドーピングさせるステップと、熱が加えられる
と前記ポリシリコン層の前記グレーンサイズを成長させ
るイオンで前記ポリシリコン層を再ドーピングさせるス
テップと、再ドーピングされた前記ポリシリコン層上に
シリサイド層形成用の金属層を所定の厚さに形成するス
テップと、前記ポリシリコン層の一部と前記金属層とを
反応させてシリサイド層を形成するステップと、から成
るものである。
【００４５】そして、前記グレーンサイズを成長させる
イオンの再ドーピング時のドーピング濃度は、グレーン
バウンダリーの外へ析出される臨界ドーピング濃度の範
囲とするものである。
【００４６】また、前記グレーンサイズを成長させるイ
オンとしてはＡｓイオンを使用し、前記再ドーピング時
のＡｓイオンのドーピング濃度は１Ｅ１９〜５Ｅ２０io
ns／cm3の範囲とするものである。
【００４７】さらに、前記シリサイド層形成用の金属層
は、Ｔｉ、Ｗ、Ｍｏ、Ｃｏ、ＴａもしくはＰｔの高融点
金属で形成するものである。
【００４８】さらにまた、前記ポリシリコン層は、微細
グレーンから成るように形成するものである。
【００４９】また、前記ポリシリコン層は、カラム構造
をもたせるように形成するものである。
【００５０】さらに、前記シリサイド層は、前記ポリシ
リコン層と前記シリサイド層形成用の金属層とにアニー
リングなどの方法で熱を加えて形成するものである。
【００５１】さらにまた、前記シリサイド層形成用の金
属層は、コバルト−シリサイドから成るように形成する
ものである。
【００５２】また、第二の手段によるシリサイド層の形
成方法は、半導体基板上にゲート絶縁膜を形成するステ
ップと、前記ゲート絶縁膜上にポリシリコン層を形成す
るステップと、前記ゲート絶縁膜上に多数個のグレーン
から成るポリシリコン層を形成するステップと、導電性
を与えるためにＰ型不純物イオンで前記ポリシリコン層
をドーピングさせるステップと、熱が加えられると前記
ポリシリコン層の前記グレーンのサイズを成長させるイ
オンで前記ポリシリコン層を再ドーピングさせるステッ
プと、再ドーピングされた前記ポリシリコン層上にシリ
サイド層形成用の金属層を所定の厚さに形成するステッ
プと、前記ポリシリコン層の一部と前記金属層とを反応
させてシリコン−金属化合物層を形成するステップと、
前記シリコン−金属化合物層、前記反応に加わらなかっ
た残留の前記ポリシリコン層、及び前記ゲート絶縁膜を
パターニングした残留のシリコン−金属化合物層、前記
シリコン層、及び前記ゲート絶縁膜から成るゲートパタ
ーンを形成するステップと、前記ゲートパターンの側面
下端の前記半導体基板に一対の不純物拡散領域を互いに
対応するように夫々形成し、前記ゲートパターンの側面
に絶縁体から側壁スペーサを形成するステップと、から
成るものである。
【００５３】そして、前記グレーンサイズを成長させる
イオンの再ドーピング時のドーピング濃度は、グレーン
バウンダリーの外へ析出される臨界ドーピング濃度の範
囲とするものである。
【００５４】また、前記グレーンサイズを成長させるイ
オンとしてはＡｓイオンを使用し、前記再ドーピング時
のＡｓイオンのドーピング濃度は１Ｅ１９〜５Ｅ２０io
ns／cm3の範囲とするものである。
【００５５】さらに、前記シリサイド層形成用の金属層
は、Ｔｉ、Ｗ、Ｍｏ、Ｃｏ、ＴａもしくはＰｔの高融点
金属で形成するものである。
【００５６】さらにまた、前記ポリシリコン層は、微細
グレーンから成るように形成するものである。
【００５７】また、前記シリコン−金属化合物層は、前
記ポリシリコン層と前記シリサイド層形成用の金属層と
にアニーリングなどの方法で熱を加えて形成するもので
ある。
【００５８】さらに、前記シリコン−金属化合物層は、
コバルト−シリサイドから成るように形成するものであ
る。
【００５９】さらにまた、前記ポリシリコン層は、前記
シリサイド層形成用の金属層が安定的に形成されること
ができる厚さとなるように形成するものである。
【００６０】また、第三の手段によるシリサイド層の形
成方法は、半導体基板上にゲート絶縁膜を形成するステ
ップと、前記ゲート絶縁膜上に多数個のグレーンから成
るポリシリコン層を形成するステップと、導電性を与え
るためにＰ型不純物イオンで前記ポリシリコン層をドー
ピングさせるステップと、熱が加えられると前記ポリシ
リコン層の前記グレーンのサイズを成長させるイオンで
前記ポリシリコン層を再ドーピングさせるステップと、
前記ポリシリコン層及び前記ゲート絶縁膜をパターニン
グした残留のポリシリコン層及びゲート絶縁膜から成る
ゲートパターンを形成するステップと、前記ゲートパタ
ーンの側面下端の前記半導体基板に一対の不純物拡散領
域を互いに対応するように夫々形成し、前記ゲートパタ
ーンの側面に絶縁体から側壁スペーサを形成するステッ
プと、露出した前記ゲートパターンの上部表面と前記不
純物拡散領域の表面に所定の厚さのシリサイド層形成用
の金属層を形成するステップと、前記金属層と残留の前
記シリコン層の一部と前記不純物拡散領域の半導体基板
とを反応させて金属−シリコン化合物層及び金属−半導
体化合物層を夫々形成して、サリサイド構造を有するゲ
ート電極を形成するステップと、から成るものである。
【００６１】そして、前記グレーンサイズを成長させる
イオンの再ドーピング時のドーピング濃度は、グレーン
バウンダリーの外へ析出される臨界ドーピング濃度の範
囲とするものである。
【００６２】また、前記グレーンサイズを成長させるイ
オンとしてはＡｓイオンを使用し、前記再ドーピング時
のＡｓイオンのドーピング濃度は１Ｅ１９〜５Ｅ２０io
ns／cm3の範囲とするものである。
【００６３】さらに、前記シリサイド層形成用の金属層
は、Ｔｉ、Ｗ、Ｍｏ、Ｃｏ、ＴａもしくはＰｔの高融点
金属で形成するものである。
【００６４】さらにまた、前記ポリシリコン層は、微細
グレーンから成るように形成するものである。
【００６５】また、前記金属−シリコン化合物層及び金
属−半導体化合物層は、前記半導体基板にアニーリング
などの方法で熱を加えて形成するものである。
【００６６】さらに、前記金属−シリコン化合物層及び
金属−半導体化合物層の金属はコバルトで形成するもの
である。
【００６７】また、第四の手段によるシリサイド層の形
成方法は、素子隔離膜によって隔離されたＰウェルとＮ
ウェルとを半導体基板の所定の部位に夫々形成するステ
ップと、前記Ｐウェル及びＮウェルの表面にゲート絶縁
膜用酸化膜を形成するステップと、前記Ｐウェルの上部
のゲート絶縁膜用酸化膜上にＮ型不純物でドーピングさ
れた第１ポリシリコン層を形成した後、前記Ｎウェルの
上部のゲート絶縁膜用酸化膜上にＰ型不純物でドーピン
グされた第２ポリシリコン層を形成するステップと、熱
が加えられるとポリシリコンのグレーンサイズを成長さ
せるイオンで前記第２ポリシリコン層を再ドーピングさ
せるステップと、前記第１、第２ポリシリコン層及び前
記ゲート絶縁膜用酸化膜をパターニングした残留の第
１、第２ポリシリコン層及びゲート絶縁膜用酸化膜から
成る第１、第２ゲートパターンを夫々形成するステップ
と、前記第１、第２ゲートパターンの側面下端の前記半
導体基板に一対の不純物拡散領域を互いに対応するよう
に夫々形成し、前記第１、第２ゲートパターンの側面に
絶縁体から側壁スペーサを形成して、前記Ｐウェルと前
記Ｎウェルの領域にＮＭＯＳトランジスタとＰＭＯＳト
ランジスタとを夫々形成するステップと、露出した前記
第１、第２ゲートパターンの上部表面と前記不純物拡散
領域の表面にシリサイド層形成用の金属層を所定の厚さ
に形成するステップと、前記金属層と残留の前記第１、
第２ポリシリコン層の一部と前記不純物拡散領域の半導
体基板とを反応させて金属−シリコン化合物層及び金属
−半導体化合物層を夫々形成して、サリサイド構造を有
するゲート電極を形成するステップと、から成るもので
ある。
【００６８】そして、前記グレーンサイズを成長させる
イオンの再ドーピング時のドーピング濃度は、グレーン
バウンダリーの外へ析出される臨界ドーピング濃度の範
囲とするものである。
【００６９】また、前記グレーンサイズを成長させるイ
オンとしてはＡｓイオンを使用し、前記再ドーピング時
のＡｓイオンのドーピング濃度は１Ｅ１９〜５Ｅ２０io
ns／cm3の範囲とするものである。
【００７０】さらに、前記シリサイド層形成用の金属層
は、Ｔｉ、Ｗ、Ｍｏ、Ｃｏ、ＴａもしくはＰｔの高融点
金属で形成するものである。
【００７１】さらにまた、前記第１、第２ポリシリコン
層は、微細グレーンから成るように形成するものであ
る。
【００７２】また、前記金属−シリコン化合物層及び金
属−半導体化合物層は、前記半導体基板にアニーリング
などの方法で熱を加えて形成するものである。
【００７３】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて説明する。本発明は、半導体装置におい
てコバルト（Ｃｏ）などを用いて形成するシリサイド層
の形成方法に係り、サリサイデーション反応に加わるポ
リシリコンのグレーンサイズを制御する方法において、
Ａｓイオンの臨界ドーピング濃度を利用して後続の熱工
程に対して安定的なゲートを形成し、特にデュアルゲー
トを持つＣＭＯＳ素子のＰ型ゲートの特性を改善するも
のである。このとき、デュアルゲートを形成するため
に、Ｎ型不純物でドーピングされたポリシリコン層とＰ
型不純物でドーピングされたポリシリコン層とをイオン
注入によって形成し、Ｐ型ポリシリコン層を、Ａｓイオ
ンの１Ｅ１９〜５Ｅ２０ions／cm3程度の臨界ドーピン
グ濃度に再ドーピングさせて、一般的なＣＭＯＳ形電界
効果トランジスタ（ＭＯＳＦＥＴ）を製造する。
【００７４】ゲート電極のシート抵抗を減少させるため
にドーピングされていないポリシリコンの十分なドーピ
ングが求められ、このために微細なグレーンサイズを有
するポリシリコンを用いる。
【００７５】しかしながら、このようなポリシリコンを
用いるサリサイデーションはグレーンバウンダリーが増
加して金属イオンの拡散通路が増加するので、サリサイ
デーションが急激に起こり、後続の熱工程によって金属
の集塊現象をもたらすなどの熱的安定性が低下して、形
成されるゲートのシート抵抗を増加させるようになる。
【００７６】ポリシリコンにおいて、グレーンサイズが
小さくなると、イオン注入されたイオン同士がこのよう
なグレーンの界面の間へさらに拡散する確率が高まるよ
うになる。しかし、グレーンサイズが大きければ、同一
体積でイオン同士がグレーンの境界面に沿って拡散でき
る確率が著しく低下する。即ち、グレーンサイズが小さ
くなると、増加した境界面に沿って拡散しやすい反面、
グレーンサイズが大きければ、イオン同士の拡散経路と
なる境界面自身の面積が減ってしまい、拡散作用が困難
となってしまう。
【００７７】従って、本発明は、Ａｓイオンがポリシリ
コン層に１Ｅ１９〜５Ｅ２０ions／cm3の臨界ドーピン
グ濃度にドーピングされる場合、グレーンサイズを成長
させるが、その濃度が５Ｅ２０ions／cm3以上の場合に
は、それぞれのグレーンバウンダリーに析出され、グレ
ーンバウンダリーの変化を制限して、グレーン成長を抑
える事実を適用する。
【００７８】ゲートとして用いられるポリシリコンの電
気的抵抗を減少させるためにポリシリコンの十分なドー
ピングが行われるべきであるので、微細グレーンで形成
されたポリシリコン或いはカラム構造のポリシリコン
（columnar polycilicon）などの多様なポリシリコン組
織（scheme）に対し、グレーン成長の増減を制御するＡ
ｓイオンなどをイオン注入してポリシリコングレーンの
成長を図る。
【００７９】従って、本発明は０．２５μｍ以下の設計
準則で構成される半導体素子において、寄生抵抗を減ら
し、シート抵抗のライン独立性を改善し、コバルトなど
から成るシリサイドの熱的安定性を改善することによ
り、安定的なシート抵抗特性を確保する。
【００８０】上述した如き、ＣＭＯＳトランジスタにお
いて、突き抜け現象によって降伏電圧が低下することを
防止するために、ＰＭＯＳトランジスタはＰ型の不純物
が高濃度にドーピングされたゲートを有し、ＮＭＯＳト
ランジスタはＮ型の不純物が高濃度にドーピングされた
ゲートを有するデュアルゲートＣＭＯＳトランジスタが
開発された。デュアルゲートＣＭＯＳトランジスタにお
けるＰＭＯＳトランジスタは、チャンネルが基板の表面
に形成されるので、突き抜け現象によって降伏電圧が低
下することが防止される。
【００８１】また、集積度の向上による信号伝達速度の
低下を解決するために、デュアルゲートＣＭＯＳトラン
ジスタも、ゲートを不純物が高濃度にドーピングされた
多結晶シリコンとシリサイドとから成るポリサイド構造
で形成する。
【００８２】Ａｓイオンの場合、ポリシリコンの単位体
積当たりのドーピング濃度が１Ｅ１９〜５Ｅ２０ions／
cm3の範囲であれば、反応が行うマトリックスのグレー
ンの成長を誘導するが、その濃度が５Ｅ２０ions／cm3
を超えると、Ａｓイオン同士がグレーンバウンダリーに
析出されてグレーン成長を抑える現象が発生する。
【００８３】従って、ポリシリコンからデュアルゲート
を形成する場合、ＡｓなどのＮ型不純物でドーピングさ
れたＮ型ゲート用ポリシリコンではグレーンが成長する
が、Ｂ、ＢＦ2などのＰ型不純物でドーピングされたＰ
型ゲート用ポリシリコンではドーピング後の後続工程で
グレーンサイズは殆ど変わらない。
【００８４】このような理由で、コバルト−シリサイド
の形成工程後のＰ型不純物でドーピングされたゲートの
シート抵抗特性が低下するので、本発明では、Ｐ型不純
物でドーピングされたゲートをＡｓの臨界ドーピング濃
度にドーピングさせ、ポリシリコンのグレーン成長を伸
ばして、コバルト−シリサイドの熱的安定性を図る。
【００８５】その結果、微細グレーンから成るポリシリ
コンをドーピングさせてゲートを形成する場合、導電性
確保のための不純物ドーピングが十分に行われ、同時に
ゲート電極のシート抵抗特性が大いに改善される。
【００８６】以下、添付図面を参照しつつ、本発明の実
施の形態について詳しく説明する。図１〜図５は本発明
による半導体装置のシリサイド層の形成方法を示す工程
図であり、特にチャンネルの長さ方向から見たデュアル
ゲートを有するＣＭＯＳトランジスタの製造工程の断面
図である。
【００８７】まず、図１に示すように、半導体基板であ
るシリコン基板３０に、Ｐ型及びＮ型の不純物イオンを
選択的にドーピングしてＣＭＯＳトランジスタ素子の活
性領域となるＰウェル３１及びＮウェル３２を夫々形成
する。
【００８８】その後、Ｐウェル３１及びＮウェル３２の
境界部分の上に、ＬＯＣＯＳ法或いはＳＴＩ法などの方
法によって、単一素子同士の間を電気的に絶縁及び隔離
する素子隔離膜としてのフィールド酸化膜３３を形成す
る。
【００８９】そして、Ｎウェル３１及びＰウェル３２の
表面を熱酸化し、ゲート絶縁膜用酸化膜３４を成長させ
て形成する。
【００９０】次に、上記フィールド酸化膜３３及びゲー
ト絶縁膜用酸化膜３４を含む基板３０上に、ドーピング
されていないポリシリコン或いは非晶質シリコンをＣＶ
Ｄ法で蒸着して、シリコン層３５を形成する。
【００９１】このとき、ゲート形成用から非晶質シリコ
ンを形成する場合には、これを熱処理して多結晶に変化
させる工程を追加して進行する。
【００９２】多結晶から成るシリコン層３５は、以後形
成されるゲートの抵抗を減少させるための不純物ドーピ
ングを容易にするために、微細グレーンポリシリコンと
なるようにする。これは、ポリシリコングレーンサイズ
が小さくなると、イオン注入されたイオン同士がこのよ
うなグレーン同士の界面の間へさらに拡散する確率が高
まるためである。しかし、グレーンサイズが大きけれ
ば、同一体積におけるイオン同士がグレーンの境界面に
沿って拡散しうる確率が著しく低下する。即ち、グレー
ンサイズが小さくなると、小さい境界面に沿って拡散し
やすい反面、粒境界面が大きければイオン同士の拡散経
路となる境界面自身の面積が減ってしまい、拡散作用が
困難となってしまう。
【００９３】次に、図２に示すように、シリコン層３５
上にフォトレジストを塗布した後、Ｐウェル３１領域の
上部を定める露光マスクを利用した露光及び現像を施し
て、ＮＭＯＳ素子が形成されるＰウェル３１領域の上部
のシリコン層３５を露出させた第１フォトレジストパタ
ーン３６を形成する。
【００９４】そして、上記第１フォトレジストパターン
３６をイオン注入マスクとして、ＡｓなどのＮ型不純物
イオンを用いるイオン注入を、露出したＰウェル３１領
域のシリコン層に選択的に行い、それにより、Ｎ型不純
物でドーピングされた第１ポリシリコン層３５０を形成
する。このとき、 第１ポリシリコン層３５０のイオン注
入ドーズは５Ｅ１５ions／cm2の程度とし、該第１ポリ
シリコン層３５０は、以後パターニングされてＮＭＯＳ
トランジスタのゲートとなる。
【００９５】次に、図３に示すように、図２に示す第１
フォトレジストパターン３６を酸素灰化などの方法で除
去して、Ｎウェル３２領域の上部にてドーピングされて
いないシリコン層３５を露出させる。
【００９６】そして、上記露出したシリコン層３５とＮ
型不純物でドーピングされた第１ポリシリコン層３５０
との表面にフォトレジストを塗布した後、 第１フォトレ
ジストパターン形成用露光マスクのリバーストーン（re
versed tone）を有する露光マスクで露光及び現像を施
し、 それにより、Ｎウェル３２領域の上部にてドーピン
グされていないシリコン層３５の表面を露出させた第２
フォトレジストパターン３７を形成する。
【００９７】その後、 上記第２フォトレジストパターン
３７をイオン注入マスクとして、Ｂ、ＢＦ2などのＰ型
不純物イオンを用いるイオン注入を、露出したＮウェル
３２領域のシリコン層に選択的に行い、 それにより、Ｐ
型不純物でドーピングされた第２ポリシリコン層３５１
を形成する。 このとき、 第２ポリシリコン層３５１のイ
オン注入ドーズは５Ｅ１５ions／cm2の程度とし、該第
２ポリシリコン層３５１は、以後パターニングされてＰ
ＭＯＳトランジスタのゲートとなる。
【００９８】このように、形成されるトランジスタの導
電形とポリシリコンドーピング用不純物の導電形とを一
致させるのは、突き抜け現象によってトランジスタの降
伏電圧が低下することを防止するためである。
【００９９】次に、図３に示す第２フォトレジストパタ
ーン３７を再びイオン注入マスクとして、露出した第２
ポリシリコン層３５１を、ポリシリコンのグレーンサイ
ズを成長させることができるイオンで再ドーピングさせ
る。本発明の実施例では、このようなイオンとしてＡｓ
イオンを使用し、イオン注入時のドーピング濃度は臨界
ドーピング濃度の範囲をもたせるようにする。ここで、
臨界ドーピング濃度というのは、単位体積当たりにイオ
ン注入されてその体積で飽和状態に達して析出されはじ
める濃度ということである。
【０１００】上記のように再ドーピングした結果、図４
に示すように、Ｐ型不純物イオンとＮ型不純物イオンの
Ａｓイオンとで共にドーピングされた第３ポリシリコン
層３５１０が形成される。 即ち、 この第３ポリシリコン
層３５１０は、前記第２ポリシリコン層３５１が再び他
の種類の不純物でドーピングされて形成される。
【０１０１】このとき、 上記第３ポリシリコン層３５１
０がドーピングされた濃度は、１Ｅ１９〜５Ｅ２０ions
／cm3の程度を保つようにする。その理由は、Ａｓイオ
ンの臨界ドーピング濃度による量として、Ａｓイオンが
ポリシリコン層に１Ｅ１９〜５Ｅ２０ions／cm3のドー
ピング濃度にドーピングされる場合には、グレーンサイ
ズを成長させるが、その濃度が５Ｅ２０ions／cm3以上
の場合には、 夫々のグレーンバウンダリーに析出され、
グレーンバウンダリーの変化を制限して、グレーンの成
長を抑えるためである。
【０１０２】参考として、第３ポリシリコン層３５１０
は、Ｐ型不純物イオン注入を、イオン注入ドーズが５Ｅ
１５ions／cm2の程度として行っているので、Ａｓイオ
ン注入濃度が１Ｅ１９〜５Ｅ２０ions／cm3であればＰ
型不純物の濃度が大いに優勢である。従って、カウンタ
ドーピング（counter doping）による逆効果は無視でき
る程度である。
【０１０３】次に、図４に示す第２フォトレジストパタ
ーン３７を酸素灰化などの方法で除いて、Ｐウェル３１
領域の上部にてＮ型不純物でドーピングされた第１ポリ
シリコン層３５０を露出させる。この第１ポリシリコン
層３５０は、以後パターニングされてＮＭＯＳトランジ
スタ素子のゲートとなる。
【０１０４】以後の工程としては、ゲート電極のみをポ
リサイド構造で形成するＣＭＯＳ製造工程と、ゲート電
極のみならず不純物拡散領域にもシリサイド層を形成す
るサリサイド構造のＣＭＯＳ製造工程とについて夫々説
明する。
【０１０５】第１に、ゲート電極のみならず不純物拡散
領域にもシリサイド層を形成するサリサイド構造のＣＭ
ＯＳ製造工程は下記の通りである。
【０１０６】まず、図４に示すＮ型不純物でドーピング
された第１ポリシリコン層３５０とＰ型不純物及びＡｓ
イオンでドーピングされた第３ポリシリコン層３５１０
を、フォトリソグラフィーでパターニングして、図５に
示すように、Ｎ型不純物でドーピングされたポリシリコ
ンから成るＮ型ゲート３５００と、Ｐ型不純物及びＡｓ
イオンでドーピングされたポリシリコンから成るＰ型ゲ
ート３５１１とを形成する。
【０１０７】このとき、図４に示すゲート絶縁膜用酸化
膜３４も共にパターニングして、残留のゲート絶縁膜用
酸化膜３４から成るゲート絶縁膜３４０を、夫々のゲー
ト３５００、３５１１と基板３０のＰウェル３１及びＮ
ウェル３２との間に介在させる。
【０１０８】次に、一般的なＣＭＯＳトランジスタの製
造工程において、ゲート側壁スペーサ３８とソース又は
ドレインとして用いられる不純物拡散領域３９を、Ｎ型
ゲート３５００とＰ型ゲート３５１１とに対応するシリ
コン基板３０の所定部位に一対ずつ形成する。このと
き、Ｎ型ゲート３５００の不純物拡散領域３９ａは、Ａ
ｓなどのＮ型不純物イオンで活性領域をドーピングさせ
て形成し、Ｐ型ゲート３５１１の不純物拡散領域３９ｂ
は、Ｂ、ＢＦ2などのＰ型不純物イオンで活性領域をド
ーピングさせて形成し、該不純物拡散領域３９ａ、３９
ｂは、低濃度ドーピング領域を有するＬＤＤ構造で形成
することができる。
【０１０９】そして、シリコンから成る露出部位である
Ｎ型ゲート３５００及びＰ型ゲート３５１１の上部表面
と不純物拡散領域３９の表面とに、シリサイド層形成用
の金属層として、コバルト（Ｃｏ）やチタニウム（Ｔ
ｉ）をスパッタリングで蒸着して金属層（図示省略）を
選択的に形成する。このとき、上記金属層の形成厚さ
は、各ゲート３５００、３５１１の厚さと合わせられ、
全高が後で形成されるポリサイド構造の最終ゲート電極
が求める高さに適するようにする。なお、前記シリサイ
ド層形成用の金属層としては、Ｗ、Ｍｏ、Ｔａ、Ｐｔな
どを蒸着してもよい。
【０１１０】その後、シリコン層と金属層に急速熱処理
を施して金属とシリコンを反応させ、金属層が形成され
たＮ型ゲート３５００、Ｐ型ゲート３５１１の上部と不
純物拡散領域３９の上部にシート抵抗及びコンタクト抵
抗減少用のシリサイド層４０、４１をそれぞれ形成し
て、ポリサイド構造を有する最終ゲート電極を形成す
る。ここで、シリサイド層４０、４１が、ゲート３５０
０、３５１１電極と不純物領域３９とに同時に形成され
る工程をサリサイデーションといい、その形成物質をサ
リサイドという。
【０１１１】従って、上記シリサイド層４０、４１によ
ってコンタクト抵抗とシート抵抗が同時に減少されたＮ
ＭＯＳトランジスタとＰＭＯＳトランジスタとから成る
ＣＭＯＳトランジスタが製造される。
【０１１２】第２に、ゲート電極のみをポリサイド構造
で形成するＣＭＯＳ製造工程は、図４に示された工程に
続いて下記のように進行される。
【０１１３】まず、図４に示す第２フォトレジストパタ
ーン３７を酸素灰化などの方法で除去して、Ｐウェル３
１領域の上部にてドーピングされた第１ポリシリコン層
３５０を露出させた上、図示していないが、第１及び第
３ポリシリコン層３５０、３５１０上にコバルト、タン
グステンなどの高融点金属の金属層を蒸着する。
【０１１４】そして、シリコン基板３０をアニーリング
などで熱処理させ、シリコンと金属を反応させて、サリ
サイデーション反応に参加していない第１ポリシリコン
層３５０上と第３ポリシリコン層３５１０上にシリサイ
ド層を形成する。このとき、ＮＭＯＳ素子のゲート形成
用第１ポリシリコン層３５０は導電性を与えるためにＡ
ｓイオンでドーピングされており、第３ポリシリコン層
３５１０はＡｓイオンが臨界ドーピング濃度にドーピン
グされているので、サリサイデーションが起る第１及び
第３ポリシリコン層３５０、３５１０のグレーンサイズ
が成長することから形成されるシリサイドの金属の集塊
現象が防止され、ゲートの熱的安定性を改善する。
【０１１５】その後、シリサイド層４０、４１と第１及
び第３ポリシリコン層３５０、３５１０とゲート絶縁膜
用酸化膜３４の所定部位をフォトリソグラフィー法でパ
ターニングして、図５に示すように、ゲート絶縁膜３４
０を基板３０との間に介在させたＮＭＯＳトランジスタ
とＰＭＯＳトランジスタのゲート３５００、３５１１を
形成する。
【０１１６】そして、上記ゲート３５００、３５１１を
イオン注入マスクとして露出したＰウェル３１にヒ素
（Ａｓ）或いはリン（Ｐ）などのＮ型の不純物を、露出
したＮウェル３２にホウ素（Ｂ）或いはＢ、ＢＦ2など
のＰ型の不純物を高濃度に夫々イオン注入して不純物拡
散領域３９を形成する。このとき、ゲート３５００、３
５１１の側面にゲート側壁スペーサ３８を形成し、ＬＤ
Ｄ構造をもたせるように不純物拡散領域３９を形成する
ことができる。なお、本発明の実施例では、Ｐ型不純物
でドーピングされたポリシリコンのグレーンサイズを後
続の熱工程で増加させるため、Ａｓイオンでポリシリコ
ンを臨界ドーピング濃度にドーピングさせたが、コバル
トシリサイドの熱的安定性の確保及びゲート用ポリシリ
コンのドーピング能力を改善し得る他の種類のイオンを
使用することもできる。
【０１１７】
【発明の効果】本発明は以上のように構成されたので、
Ｂ、ＢＦ2などのＰ型不純物イオンでドーピングされた
ポリシリコンをＡｓイオンの臨界ドーピング濃度に再ド
ーピングさせてポリシリコンのグレーンサイズを増加さ
せることにより、コバルトシリサイドの熱的安定性を確
保してゲート電極のシート抵抗の特性を改善することが
できる。これは、Ａｓイオンのドーピング濃度が１Ｅ１
９〜５Ｅ２０ions／cm3の範囲と限定されるとき、Ａｓ
イオンでドーピングされたポリシリコンのグレーン成長
が誘導されるからである。
【０１１８】また、本発明は、上述したＡｓイオンのド
ーピング特性を利用してゲート形成物質としてポリシリ
コンを用いる場合、導電性を与えるための不純物イオン
で微細グレーンから成るポリシリコンを十分ドーピング
させることができ、且つ形成されたゲートのシート抵抗
の特性を大いに改善することができるという効果があ
る。
【図面の簡単な説明】
【図１】 本発明による半導体装置のシリサイド層の形
成方法を示す工程図であり、シリコン基板上にＣＭＯＳ
トランジスタ素子の活性領域となるＰウェル及びＮウェ
ルを形成し、このＰウェル及びＮウェルの表面にフィー
ルド酸化膜及びゲート絶縁膜用酸化膜を形成し、さらに
このフィールド酸化膜及びゲート絶縁膜用酸化膜の上面
にＣＶＤ法によりシリコン層を形成する工程を示す断面
図である。
【図２】 同じく本発明による半導体装置のシリサイド
層の形成方法を示す工程図であり、Ｐウェル領域の上部
のシリコン層を露出させた第１フォトレジストパターン
を形成し、これをイオン注入マスクとしてＮ型不純物イ
オンを用いるイオン注入をＰウェル領域のシリコン層に
選択的に行って、第１ポリシリコン層を形成する工程を
示す断面図である。
【図３】 同じく本発明による半導体装置のシリサイド
層の形成方法を示す工程図であり、Ｎウェル領域の上部
にてドーピングされていないシリコン層の表面を露出さ
せた第２フォトレジストパターンを形成し、これをイオ
ン注入マスクとしてＰ型不純物イオンを用いるイオン注
入をＮウェル領域のシリコン層に選択的に行って、第２
ポリシリコン層を形成する工程を示す断面図である。
【図４】 同じく本発明による半導体装置のシリサイド
層の形成方法を示す工程図であり、前記第２ポリシリコ
ン層を他の種類の不純物で再ドーピングして第３ポリシ
リコン層を形成する工程を示す断面図である。
【図５】 同じく本発明による半導体装置のシリサイド
層の形成方法を示す工程図であり、Ｎ型ゲートとＰ型ゲ
ートのデュアルゲートを有するＣＭＯＳトランジスタを
製造した状態を示す断面図である。
【図６】 従来の技術による半導体装置のシリサイド層
の形成方法を示す工程図である。
【図７】 同じく従来の技術による半導体装置のシリサ
イド層の形成方法を示す工程図である。
【図８】 同じく従来の技術による半導体装置のシリサ
イド層の形成方法を示す工程図である。
【図９】 同じく従来の技術による半導体装置のシリサ
イド層の形成方法を示す工程図である。
【符号の説明】
３０…シリコン基板 ３１…Ｐウェル ３２…Ｎウェル ３３…フィールド酸化膜 ３４…ゲート絶縁膜用酸化膜 ３４０…ゲート絶縁膜 ３５…シリコン層 ３５０…第１ポリシリコン層 ３５１…第２ポリシリコン層 ３５１０…第３ポリシリコン層 ３６…第１フォトレジストパターン ３７…第２フォトレジストパターン ３８…ゲート側壁スペーサ ３９ａ，３９ｂ…不純物拡散領域 ４０，４１…シリサイド層 ３５００…Ｎ型ゲート ３５１１…Ｐ型ゲート

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上にドーピングされていない多
    数個のグレーンから成るポリシリコン層を形成するステ
    ップと、 導電性を与えるためにＰ型不純物イオンで前記ポリシリ
    コン層をドーピングさせるステップと、 熱が加えられると前記ポリシリコン層の前記グレーンサ
    イズを成長させるイオンで前記ポリシリコン層を再ドー
    ピングさせるステップと、 再ドーピングされた前記ポリシリコン層上にシリサイド
    層形成用の金属層を所定の厚さに形成するステップと、 前記ポリシリコン層の一部と前記金属層とを反応させて
    シリサイド層を形成するステップと、から成るシリサイ
    ド層の形成方法。
  2. 【請求項２】前記グレーンサイズを成長させるイオンの
    前記再ドーピング時のドーピング濃度は、グレーンバウ
    ンダリーの外へ析出される臨界ドーピング濃度の範囲と
    することを特徴とする請求項１記載のシリサイド層の形
    成方法。
  3. 【請求項３】前記グレーンサイズを成長させるイオンと
    してはＡｓイオンを使用し、前記再ドーピング時のＡｓ
    イオンのドーピング濃度は１Ｅ１９〜５Ｅ２０ions／cm
    3の範囲とすることを特徴とする請求項１記載のシリサ
    イド層の形成方法。
  4. 【請求項４】前記シリサイド層形成用の金属層は、Ｔ
    ｉ、Ｗ、Ｍｏ、Ｃｏ、ＴａもしくはＰｔの高融点金属で
    形成することを特徴とする請求項１記載のシリサイド層
    の形成方法。
  5. 【請求項５】前記ポリシリコン層は、微細グレーンから
    成るように形成することを特徴とする請求項１記載のシ
    リサイド層の形成方法。
  6. 【請求項６】前記ポリシリコン層は、カラム構造をもた
    せるように形成することを特徴とする請求項１記載のシ
    リサイド層の形成方法。
  7. 【請求項７】前記シリサイド層は、前記ポリシリコン層
    と前記シリサイド層形成用の金属層とにアニーリングな
    どの方法で熱を加えて形成することを特徴とする請求項
    １記載のシリサイド層の形成方法。
  8. 【請求項８】前記シリサイド層形成用の金属層は、コバ
    ルト−シリサイドから成るように形成することを特徴と
    する請求項１記載のシリサイド層の形成方法。
  9. 【請求項９】半導体基板上にゲート絶縁膜を形成するス
    テップと、 前記ゲート絶縁膜上にポリシリコン層を形成するステッ
    プと、 前記ゲート絶縁膜上に多数個のグレーンから成るポリシ
    リコン層を形成するステップと、 導電性を与えるためにＰ型不純物イオンで前記ポリシリ
    コン層をドーピングさせるステップと、 熱が加えられると前記ポリシリコン層の前記グレーンの
    サイズを成長させるイオンで前記ポリシリコン層を再ド
    ーピングさせるステップと、 再ドーピングされた前記ポリシリコン層上にシリサイド
    層形成用の金属層を所定の厚さに形成するステップと、 前記ポリシリコン層の一部と前記金属層とを反応させて
    シリコン−金属化合物層を形成するステップと、 前記シリコン−金属化合物層、前記反応に加わらなかっ
    た残留の前記ポリシリコン層、及び前記ゲート絶縁膜を
    パターニングした残留のシリコン−金属化合物層、前記
    シリコン層、及び前記ゲート絶縁膜から成るゲートパタ
    ーンを形成するステップと、 前記ゲートパターンの側面下端の前記半導体基板に一対
    の不純物拡散領域を互いに対応するように夫々形成し、
    前記ゲートパターンの側面に絶縁体から側壁スペーサを
    形成するステップと、から成るシリサイド層の形成方
    法。
  10. 【請求項１０】前記グレーンサイズを成長させるイオン
    の前記再ドーピング時のドーピング濃度は、グレーンバ
    ウンダリーの外へ析出される臨界ドーピング濃度の範囲
    とすることを特徴とする請求項９記載のシリサイド層の
    形成方法。
  11. 【請求項１１】前記グレーンサイズを成長させるイオン
    としてはＡｓイオンを使用し、前記再ドーピング時のＡ
    ｓイオンのドーピング濃度は１Ｅ１９〜５Ｅ２０ions／
    cm3の範囲とすることを特徴とする請求項９記載のシリ
    サイド層の形成方法。
  12. 【請求項１２】前記シリサイド層形成用の金属層は、Ｔ
    ｉ、Ｗ、Ｍｏ、Ｃｏ、ＴａもしくはＰｔの高融点金属で
    形成することを特徴とする請求項９記載のシリサイド層
    の形成方法。
  13. 【請求項１３】前記ポリシリコン層は、微細グレーンか
    ら成るように形成することを特徴とする請求項９記載の
    シリサイド層の形成方法。
  14. 【請求項１４】前記シリコン−金属化合物層は、前記ポ
    リシリコン層と前記シリサイド層形成用の金属層とにア
    ニーリングなどの方法で熱を加えて形成することを特徴
    とする請求項９記載のシリサイド層の形成方法。
  15. 【請求項１５】前記シリコン−金属化合物層は、コバル
    ト−シリサイドから成るように形成することを特徴とす
    る請求項９記載のシリサイド層の形成方法。
  16. 【請求項１６】前記ポリシリコン層は、前記シリサイド
    層形成用の金属層が安定的に形成されることができる厚
    さとなるように形成することを特徴とする請求項９記載
    のシリサイド層の形成方法。
  17. 【請求項１７】半導体基板上にゲート絶縁膜を形成する
    ステップと、 前記ゲート絶縁膜上に多数個のグレーンから成るポリシ
    リコン層を形成するステップと、 導電性を与えるためにＰ型不純物イオンで前記ポリシリ
    コン層をドーピングさせるステップと、 熱が加えられると前記ポリシリコン層の前記グレーンの
    サイズを成長させるイオンで前記ポリシリコン層を再ド
    ーピングさせるステップと、 前記ポリシリコン層及び前記ゲート絶縁膜をパターニン
    グした残留のポリシリコン層及びゲート絶縁膜から成る
    ゲートパターンを形成するステップと、 前記ゲートパターンの側面下端の前記半導体基板に一対
    の不純物拡散領域を互いに対応するように夫々形成し、
    前記ゲートパターンの側面に絶縁体から側壁スペーサを
    形成するステップと、 露出した前記ゲートパターンの上部表面と前記不純物拡
    散領域の表面に所定の厚さのシリサイド層形成用の金属
    層を形成するステップと、 前記金属層と残留の前記シリコン層の一部と前記不純物
    拡散領域の半導体基板とを反応させて金属−シリコン化
    合物層及び金属−半導体化合物層を夫々形成して、サリ
    サイド構造を有するゲート電極を形成するステップと、
    から成ることを特徴とするシリサイド層の形成方法。
  18. 【請求項１８】前記グレーンサイズを成長させるイオン
    の前記再ドーピング時のドーピング濃度は、グレーンバ
    ウンダリーの外へ析出される臨界ドーピング濃度の範囲
    とすることを特徴とする請求項１７記載のシリサイド層
    の形成方法。
  19. 【請求項１９】前記グレーンサイズを成長させるイオン
    としてはＡｓイオンを使用し、前記再ドーピング時のＡ
    ｓイオンのドーピング濃度は１Ｅ１９〜５Ｅ２０ions／
    cm3の範囲とすることを特徴とする請求項１７記載のシ
    リサイド層の形成方法。
  20. 【請求項２０】前記シリサイド層形成用の金属層は、Ｔ
    ｉ、Ｗ、Ｍｏ、Ｃｏ、ＴａもしくはＰｔの高融点金属で
    形成することを特徴とする請求項１７記載のシリサイド
    層の形成方法。
  21. 【請求項２１】前記ポリシリコン層は、微細グレーンか
    ら成るように形成することを特徴とする請求項１７記載
    のシリサイド層の形成方法。
  22. 【請求項２２】前記金属−シリコン化合物層及び金属−
    半導体化合物層は、前記半導体基板にアニーリングなど
    の方法で熱を加えて形成することを特徴とする請求項１
    ７記載のシリサイド層の形成方法。
  23. 【請求項２３】前記金属−シリコン化合物層及び金属−
    半導体化合物層の金属はコバルトで形成することを特徴
    とする請求項１７記載のシリサイド層の形成方法。
  24. 【請求項２４】素子隔離膜によって隔離されたＰウェル
    とＮウェルとを半導体基板の所定の部位に夫々形成する
    ステップと、 前記Ｐウェル及びＮウェルの表面にゲート絶縁膜用酸化
    膜を形成するステップと、 前記Ｐウェルの上部のゲート絶縁膜用酸化膜上にＮ型不
    純物でドーピングされた第１ポリシリコン層を形成した
    後、前記Ｎウェルの上部のゲート絶縁膜用酸化膜上にＰ
    型不純物でドーピングされた第２ポリシリコン層を形成
    するステップと、 熱が加えられるとポリシリコンのグレーンサイズを成長
    させるイオンで前記第２ポリシリコン層を再ドーピング
    させるステップと、 前記第１、第２ポリシリコン層及び前記ゲート絶縁膜用
    酸化膜をパターニングした残留の第１、第２ポリシリコ
    ン層及びゲート絶縁膜用酸化膜から成る第１、第２ゲー
    トパターンを夫々形成するステップと、 前記第１、第２ゲートパターンの側面下端の前記半導体
    基板に一対の不純物拡散領域を互いに対応するように夫
    々形成し、前記第１、第２ゲートパターンの側面に絶縁
    体から側壁スペーサを形成して、前記Ｐウェルと前記Ｎ
    ウェルの領域にＮＭＯＳトランジスタとＰＭＯＳトラン
    ジスタとを夫々形成するステップと、 露出した前記第１、第２ゲートパターンの上部表面と前
    記不純物拡散領域の表面にシリサイド層形成用の金属層
    を所定の厚さに形成するステップと、 前記金属層と残留の前記第１、第２ポリシリコン層の一
    部と前記不純物拡散領域の半導体基板とを反応させて金
    属−シリコン化合物層及び金属−半導体化合物層を夫々
    形成して、サリサイド構造を有するゲート電極を形成す
    るステップと、から成るシリサイド層の形成方法。
  25. 【請求項２５】前記グレーンサイズを成長させるイオン
    の前記再ドーピング時のドーピング濃度は、グレーンバ
    ウンダリーの外へ析出される臨界ドーピング濃度の範囲
    とすることを特徴とする請求項２４記載のシリサイド層
    の形成方法。
  26. 【請求項２６】前記グレーンサイズを成長させるイオン
    としてはＡｓイオンを使用し、前記再ドーピング時のＡ
    ｓイオンのドーピング濃度は１Ｅ１９〜５Ｅ２０ions／
    cm3の範囲とすることを特徴とする請求項２４記載のシ
    リサイド層の形成方法。
  27. 【請求項２７】前記シリサイド層形成用の金属層は、Ｔ
    ｉ、Ｗ、Ｍｏ、Ｃｏ、ＴａもしくはＰｔの高融点金属で
    形成することを特徴とする請求項２４記載のシリサイド
    層の形成方法。
  28. 【請求項２８】前記第１、第２ポリシリコン層は、微細
    グレーンから成るように形成することを特徴とする請求
    項２４記載のシリサイド層の形成方法。
  29. 【請求項２９】前記金属−シリコン化合物層及び金属−
    半導体化合物層は、前記半導体基板にアニーリングなど
    の方法で熱を加えて形成することを特徴とする請求項２
    ４記載のシリサイド層の形成方法。
JP2001013292A 2000-01-28 2001-01-22 シリサイド層の形成方法 Expired - Fee Related JP4458685B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000004245A KR100353551B1 (ko) 2000-01-28 2000-01-28 실리사이드 형성방법
KR4245/2000 2000-01-28

Publications (2)

Publication Number Publication Date
JP2001244346A true JP2001244346A (ja) 2001-09-07
JP4458685B2 JP4458685B2 (ja) 2010-04-28

Family

ID=19642420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001013292A Expired - Fee Related JP4458685B2 (ja) 2000-01-28 2001-01-22 シリサイド層の形成方法

Country Status (3)

Country Link
US (2) US6528381B2 (ja)
JP (1) JP4458685B2 (ja)
KR (1) KR100353551B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492155B1 (ko) * 2002-08-08 2005-06-01 삼성전자주식회사 반도체 소자의 실리사이드막 형성방법
JP2007096060A (ja) * 2005-09-29 2007-04-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008277587A (ja) * 2007-04-27 2008-11-13 Elpida Memory Inc 半導体装置及び半導体装置の製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906793B2 (en) * 2000-12-11 2005-06-14 Canesta, Inc. Methods and devices for charge management for three-dimensional sensing
KR100840684B1 (ko) * 2001-10-29 2008-06-24 매그나칩 반도체 유한회사 반도체 소자의 제조방법
JP2003243531A (ja) * 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20030095447A (ko) * 2002-06-10 2003-12-24 주식회사 하이닉스반도체 반도체 소자의 이중 게이트 형성 방법
KR100886697B1 (ko) * 2002-06-10 2009-03-04 매그나칩 반도체 유한회사 반도체 소자의 이중 게이트 형성 방법
KR100871355B1 (ko) * 2002-06-28 2008-12-02 매그나칩 반도체 유한회사 반도체소자의 보론 침투 방지방법
KR100871356B1 (ko) * 2002-06-28 2008-12-02 매그나칩 반도체 유한회사 반도체소자의 보론 침투 방지방법
KR20040001846A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 듀얼 게이트를 갖는 반도체 소자 제조 방법
US6611029B1 (en) * 2002-11-08 2003-08-26 Advanced Micro Devices, Inc. Double gate semiconductor device having separate gates
US6853020B1 (en) * 2002-11-08 2005-02-08 Advanced Micro Devices, Inc. Double-gate semiconductor device
US7148526B1 (en) 2003-01-23 2006-12-12 Advanced Micro Devices, Inc. Germanium MOSFET devices and methods for making same
JP2004303789A (ja) * 2003-03-28 2004-10-28 Toshiba Corp 半導体装置及びその製造方法
JP4085891B2 (ja) * 2003-05-30 2008-05-14 ソニー株式会社 半導体装置およびその製造方法
JP3790237B2 (ja) * 2003-08-26 2006-06-28 株式会社東芝 半導体装置の製造方法
US7122828B2 (en) * 2003-09-24 2006-10-17 Lucent Technologies, Inc. Semiconductor devices having regions of induced high and low conductivity, and methods of making the same
US6884672B1 (en) * 2003-11-04 2005-04-26 International Business Machines Corporation Method for forming an electronic device
US6900507B1 (en) 2004-01-07 2005-05-31 Micron Technology, Inc. Apparatus with silicide on conductive structures
US8217450B1 (en) 2004-02-03 2012-07-10 GlobalFoundries, Inc. Double-gate semiconductor device with gate contacts formed adjacent sidewalls of a fin
US20060065894A1 (en) * 2004-09-24 2006-03-30 Jin-Goo Jung Thin film transistor array panel and manufacturing method thereof
JP4969779B2 (ja) * 2004-12-28 2012-07-04 株式会社東芝 半導体装置の製造方法
KR100710189B1 (ko) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 트랜지스터 형성방법
EP2003612A4 (en) 2006-03-31 2010-10-13 Nikon Corp IMAGE PROCESSING
US7811877B2 (en) * 2007-07-16 2010-10-12 Applied Materials, Inc. Method of controlling metal silicide formation
JP2009070840A (ja) * 2007-09-10 2009-04-02 Elpida Memory Inc 半導体装置及びその製造方法
US7863192B2 (en) * 2007-12-27 2011-01-04 Texas Instruments Incorporated Methods for full gate silicidation of metal gate structures
DE102008035809B3 (de) * 2008-07-31 2010-03-25 Advanced Micro Devices, Inc., Sunnyvale Technik zum Verringern der Silizidungleichmäßigkeiten in Polysiliziumgateelektroden durch eine dazwischenliegende Diffusionsblockierschicht
KR20130077213A (ko) * 2011-12-29 2013-07-09 삼성전자주식회사 반도체 소자의 제조 방법
US10304826B2 (en) 2012-12-28 2019-05-28 Taiwan Semiconductor Manufacturing Company Complimentary metal-oxide-semiconductor (CMOS) with low contact resistivity and method of forming same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555842A (en) * 1984-03-19 1985-12-03 At&T Bell Laboratories Method of fabricating VLSI CMOS devices having complementary threshold voltages
KR100289372B1 (ko) * 1999-03-10 2001-05-02 김영환 폴리사이드 형성방법
US6162716A (en) * 1999-03-26 2000-12-19 Taiwan Semiconductor Manufacturing Company Amorphous silicon gate with mismatched grain-boundary microstructure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492155B1 (ko) * 2002-08-08 2005-06-01 삼성전자주식회사 반도체 소자의 실리사이드막 형성방법
JP2007096060A (ja) * 2005-09-29 2007-04-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7879661B2 (en) 2005-09-29 2011-02-01 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2008277587A (ja) * 2007-04-27 2008-11-13 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
US8698248B2 (en) 2007-04-27 2014-04-15 Yoshikazu Moriwaki Semiconductor device and method of forming the same

Also Published As

Publication number Publication date
KR100353551B1 (ko) 2002-09-27
US20030109116A1 (en) 2003-06-12
JP4458685B2 (ja) 2010-04-28
US6730572B2 (en) 2004-05-04
KR20010076840A (ko) 2001-08-16
US6528381B2 (en) 2003-03-04
US20010046695A1 (en) 2001-11-29

Similar Documents

Publication Publication Date Title
JP4458685B2 (ja) シリサイド層の形成方法
JP2891092B2 (ja) 半導体装置の製造方法
US8877589B2 (en) Methods of forming field effect transistors on substrates
JP2819240B2 (ja) 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法
JP2978736B2 (ja) 半導体装置の製造方法
JPH11297852A (ja) 半導体装置およびその製造方法
US5770494A (en) Process of fabricating semiconductor device having gate structure doped through diffusion from refractory metal silicide into polysilicon
US6063706A (en) Method to simulataneously fabricate the self-aligned silicided devices and ESD protective devices
JPH0951040A (ja) 半導体装置の製造方法
JPH08213610A (ja) 電界効果型半導体装置及びその製造方法
JP3190858B2 (ja) 半導体装置およびその製造方法
US6780700B2 (en) Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide
KR100353550B1 (ko) 실리사이드 구조 및 그 형성방법
JP4011434B2 (ja) 半導体装置の製造方法及び半導体装置
JP2000058822A (ja) 半導体装置の製造方法
JPH1093077A (ja) 半導体装置とその製造方法
JPS6165470A (ja) 半導体集積回路装置
JP2886174B2 (ja) 半導体装置の製造方法
US6197672B1 (en) Method for forming polycide dual gate
JPH1117182A (ja) 半導体装置およびその製造方法
KR20030002867A (ko) 반도체 소자의 제조 방법
JPH08107153A (ja) 半導体装置の製造方法
JPH10303422A (ja) 半導体装置の製造方法
JP2007027323A (ja) 半導体装置および半導体装置の製造方法
KR19980068517A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees