JP4011434B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に基板の表面に露出したシリコン領域上に金属シリサイド膜を形成して低抵抗化を図る半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路装置の微細化に伴い、ＭＯＳトランジスタの電極の微細化も進んでいる。ＭＯＳトランジスタの駆動能力向上のために、ゲート電極、ソース領域、及びドレイン領域の表面に金属シリサイド化物を形成して、これらの領域と上層配線（または導電性プラグ）との接触抵抗を低減する構造が採用されている。金属シリサイド化物として、チタンシリサイド、コバルトシリサイド、ニッケルシリサイド等が用いられている。
【０００３】
ゲート電極の側面をサイドウォールスペーサで覆い、基板上に金属膜を堆積させて熱処理を行うことにより、ゲート電極、ソース領域及びドレイン領域上に、自己整合的に金属シリサイド化物を形成することができる。金属シリサイド化物としてチタンシリサイドを用いた場合、ゲート電極、ソース領域、及びドレイン領域の幅が狭くなると電気抵抗が著しく上昇する。
【０００４】
金属シリサイド化物としてコバルトシリサイドやニッケルシリサイドを用いると、電気抵抗の幅依存性が小さいが、これらの金属は熱処理時に酸化され易い。酸化を防止するために、コバルト膜やニッケル膜の表面を、窒化チタン等の酸化防止膜で覆い、シリサイド化のための熱処理が行われる。
【０００５】
【発明が解決しようとする課題】
上述の方法でシリサイド反応を生じさせると、金属シリサイド化物が凝集した領域や、金属シリサイド化物の未形成領域が発生しやすい。ソース及びドレイン領域と素子分離絶縁領域との界面や、ソース及びドレイン領域とサイドウォールスペーサとの界面で金属シリサイド化物が異常成長し、ＰＮ接合部まで達する場合がある。金属シリサイド化物がＰＮ接合部まで達すると、ＰＮ接合が破壊されソース及びドレイン領域と基板（またはウェル）とが短絡してしまう。
【０００６】
本発明の目的は、金属シリサイド化物の異常成長に起因するＰＮ接合破壊や短絡を防止することが可能な半導体装置の製造方法を提供することである。
【０００７】
【課題を解決するための手段】
本発明の一観点によると、表面の少なくとも一部にシリコン領域が露出した基板上に、シリコンと反応してシリサイド化物を形成する第１の金属からなる第１の膜を形成する工程と、前記第１の膜の上に、前記第１の金属と、前記第１の金属のシリサイド化物形成温度よりも高いシリサイド化物形成温度を有する第１の高融点金属との合金からなる第２の膜を形成する工程と、前記第２の膜を形成した後、第１回目の熱処理を行い、前記基板と前記第１の膜とを反応させて、両者の界面に１価の金属シリサイド膜を形成する工程と、前記金属シリサイド膜を形成した後に、前記基板上に残っている前記第２の膜及び第１の膜を除去する工程と、前記第２の膜及び第１の膜が除去された前記基板の第２回目の熱処理を行う工程とを有する半導体装置の製造方法が提供される。
【００１０】
金属シリサイド膜の結晶粒界に第１の高融点金属が拡散することにより、金属シリサイドの凝集を抑制することができる。
【００１１】
【発明の実施の形態】
図１及び図２を参照して、本発明の第１の実施例による半導体装置の製造方法について説明する。
【００１２】
図１（Ａ）に示すように、シリコンからなる半導体基板１の表面上に、素子分離絶縁膜２を形成し、活性領域を画定する。素子分離絶縁膜２は、周知のシリコン局所酸化（ＬＯＣＯＳ）またはシャロートレンチアイソレーション（ＳＴＩ）等により形成される。活性領域上に、周知の方法によりＭＯＳトランジスタ３を形成する。以下、ＭＯＳトランジスタ３の形成方法を簡単に説明する。
【００１３】
半導体基板１の活性領域上に、熱酸化によって酸化シリコンからなる厚さ１．８ｎｍのゲート酸化膜３Ｉを形成する。ゲート酸化膜３Ｉ上に厚さ１８０ｎｍの多結晶シリコン膜を化学気相成長（ＣＶＤ）で形成し、パターニングすることにより、活性領域を横断するゲート電極３Ｇを残す。ゲート電極３Ｇをマスクとして、半導体基板１の表層部に不純物イオンを注入し、ソース及びドレインのエクステンション部３Ｅを形成する。ＮチャネルＭＯＳトランジスタのエクステンション部３Ｅの形成には、例えば、不純物として砒素（Ａｓ）が用いられ、加速エネルギを５ｋｅＶ、ドーズ量を３×１０¹⁵ｃｍ^-2とする。ＰチャネルＭＯＳトランジスタのエクステンション部３Ｅの形成には、例えば、不純物としてホウ素（Ｂ）が用いられ、加速エネルギを１ｋｅＶ、ドーズ量を８×１０¹⁴ｃｍ^-2とする。
【００１４】
ゲート電極３Ｇの側面上に、酸化シリコンからなるサイドウォールスペーサ３Ｗを形成する。ゲート電極３Ｇ及びサイドウォールスペーサ３Ｗをマスクとして不純物イオンを注入することにより、ソース及びドレインの深い領域３Ｄを形成する。ＮチャネルＭＯＳトランジスタの深い領域３Ｄの形成には、例えば、不純物としてリン（Ｐ）が用いられ、加速エネルギを１５ｋｅＶ、ドーズ量を５×１０¹⁵ｃｍ^-2とする。ＰチャネルＭＯＳトランジスタの深い領域３Ｄの形成には、例えば、不純物としてホウ素（Ｂ）が用いられ、加速エネルギを５ｋｅＶ、ドーズ量を４×１０¹⁵ｃｍ^-2とする。
【００１５】
図１（Ｂ）に示すように、ＭＯＳトランジスタ３及び半導体基板１の上に、ニッケルからなる厚さ１５ｎｍのシリサイド化用金属膜５をスパッタリングにより形成する。シリサイド化用金属膜５を形成した後、基板を大気に晒すことなく、シリサイド化用金属膜５の上に、チタニウムからなる厚さ２０ｎｍのキャップ膜６をスパッタリングにより形成する。
【００１６】
図２（Ｃ）に示すように、窒素雰囲気中で、温度４５０〜５５０℃で３０秒間の第１回目の熱処理（ラピッドサーマルアニール）を行うことにより、ソース及びドレインの深い領域３Ｄの上面、及びゲート電極３Ｇの上面に、１価のニッケルシリサイド（ＮｉＳｉ）からなる金属シリサイド膜１０を形成する。このとき、金属シリサイド膜１０の結晶粒界に、キャップ膜６内のチタニウム原子が拡散する。
【００１７】
図２（Ｄ）に示すように、基板上に残っているキャップ膜６及びシリサイド化用金属膜５を除去する。窒素雰囲気中で、温度５５０〜６５０℃で３０秒間の第２回目の熱処理（ラピッドサーマルアニール）を行う。第２回目の熱処理により、金属シリサイド膜１０が安定化するとともに、基板中に存在する結晶欠陥が回復する。第２回目の熱処理は、ニッケルダイシリサイド（ＮｉＳｉ₂）が形成されない温度条件で行う。なお、金属シリサイド膜１０を安定化させるために、第２回目の熱処理温度を第１回目の熱処理温度よりも高くすることが好ましい。
【００１８】
第１回目の熱処理時に、ニッケルシリサイドからなる金属シリサイド膜１０の結晶粒界にチタニウムが拡散する。これにより、ニッケルダイシリサイドの凝集が抑制され、ニッケルダイシリサイドの異常成長、及び異常成長に起因する接合破壊を防止することができる。
【００１９】
上記第１の実施例では、シリサイド化用金属膜５がニッケルで形成され、キャップ膜６がチタニウムで形成されていたが、これらの膜の材料として他の金属を用いてもよい。シリサイド化用金属膜５の材料として、シリコンとシリサイド反応を生ずる金属を採用することができる。このような金属として、例えば白金（Ｐｔ）等が挙げられる。キャップ膜６の材料として、シリサイド化用金属膜５を構成する金属のシリサイド化物形成温度より高いシリサイド化物形成温度を有する高融点金属を採用することができる。このような高融点金属として、他にタンタル（Ｔａ）やタングステン（Ｗ）が挙げられる。
【００２０】
上記第１の実施例では、第１回目及び第２回目の熱処理を窒素雰囲気中で行ったが、熱処理雰囲気をヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）等の不活性ガス雰囲気としてもよい。なお、以下に説明する他の実施例における第１回目の熱処理及び第２回目の熱処理の雰囲気も、これと同様である。
【００２１】
次に、図３（Ａ）を参照して、キャップ膜６の材料として高融点金属を用いたことの効果について説明する。
図３（Ａ）は、上記第１の実施例による方法の第２回目の熱処理を行う前の状態で測定した複数の試料の接合リーク電流の累積確率を示す。横軸は接合リーク電流を対数目盛りで表し、縦軸は累積確率を単位「％」で表す。図中の黒丸記号は、第１回目の熱処理時のキャップ膜をチタニウムで形成した場合を示し、白四角記号は、第１回目の熱処理時のキャップ膜をチタニウムナイトライド（ＴｉＮ）で形成した場合を示す。
【００２２】
キャップ膜の材料としてチタニウムを用いた場合には、ＴｉＮを用いた場合に比べて、接合リーク電流に起因する歩留まり低下が抑制されていることがわかる。これは、第１回目の熱処理時に、キャップ膜中のチタニウム原子がニッケルシリサイド膜の結晶粒界に拡散し、ニッケルシリサイドの凝集が抑制されたためと考えられる。キャップ膜の材料としてＴｉＮを使用した場合には、キャップ膜中のチタニウム原子が拡散せず、凝集抑制効果が得られないと考えられる。
【００２３】
次に、図３（Ｂ）を参照して、第２回目の熱処理を行うことの効果について説明する。
図３（Ｂ）は、上記第１の実施例による方法で用いたキャップ膜６の材料としてチタニウムの代わりに、ＴｉＮを用いて作製した複数の半導体素子の接合リーク電流の累積確率を示す。横軸は接合リーク電流を対数目盛りで表し、縦軸は累積確率を単位「％」で表す。図中の黒丸記号は、第２回目の熱処理を５５０℃で行った場合を示し、白四角記号は、第２回目の熱処理を行わなかった場合を示す。第２回目の熱処理を行うことにより、接合リーク電流に起因する歩留まり低下が抑制されることがわかる。
【００２４】
次に、本発明の第２の実施例について説明する。上記第１の実施例では、図１（Ｂ）に示したシリサイド化用金属膜５の材料をニッケルとし、キャップ膜６の材料をチタニウムとした。第２の実施例では、シリサイド化用金属膜５の材料をニッケルとチタニウムとの合金とし、キャップ膜６の材料をＴｉＮとした。シリサイド化用金属膜５の厚さは１５ｎｍであり、キャップ膜６の厚さは３０ｎｍである。
【００２５】
シリサイド化用金属膜５は、ニッケルにチタニウムを１重量％混入させた合金ターゲットをアルゴンプラズマでスパッタリングすることにより形成される。なお、ＣＶＤでニッケルチタニウム合金膜を形成することも可能である。キャップ膜６は、チタニウムターゲットを窒素プラズマでスパッタリングすることにより形成される。その他の製造工程は、第１の実施例の製造工程と同様である。
【００２６】
第２の実施例では、第１回目の熱処理時に、シリサイド化用金属膜５のニッケルがシリコンと反応して、図２（Ｃ）に示したニッケルシリサイドからなる金属シリサイド膜１０が形成される。同時に、シリサイド化用金属膜５に混入されているチタニウム原子が、ニッケルシリサイドの結晶粒界に拡散する。このため、第１の実施例の場合と同様に、ニッケルシリサイドの凝集を抑制し、ニッケルシリサイドの異常成長、及び異常成長に起因する接合破壊を防止することができる。
【００２７】
第２の実施例では、シリサイド化用金属膜５をニッケルチタニウム合金で形成したが、他の第１の金属に第２の金属が混入された合金で形成してもよい。第１の金属は、シリコンとシリサイド反応する金属から選択され、第２の金属は、第１の金属のシリサイド化物形成温度よりも高いシリサイド化物形成温度を有する高融点金属から選択される。第２の金属の添加量は、０．１〜２．５重量％とすることが好ましい。
【００２８】
次に、図４及び図５を参照して、第３の実施例による半導体装置の製造方法について説明する。
図４（Ａ）に示すように、第１の実施例において図１（Ａ）を参照して説明した工程と同様の工程を経て、ＭＯＳトランジスタ３を形成する。
【００２９】
図４（Ｂ）に示すように、基板上に、ニッケルからなる厚さ８ｎｍの第１層目のシリサイド化用金属膜５ａをスパッタリングにより形成する。その上に、ニッケルにチタニウムを１重量％混入させた合金ターゲットを、アルゴンプラズマでスパッタリングすることにより、厚さ７ｎｍの第２層目のシリサイド化用金属膜５ｂを形成する。さらにその上に、ＴｉＮからなる厚さ３０ｎｍのキャップ膜６を形成する。これらの３層は、基板を大気に晒すことなく成膜される。なお、キャップ膜６をチタニウムで形成してもよい。
【００３０】
図５（Ｃ）に示すように、第１回目の熱処理を行い、ソース及びドレインの深い領域３Ｄの上面、及びゲート電極３Ｇの上面に、ニッケルシリサイドからなる金属シリサイド膜１０を形成する。この熱処理条件は、第１の実施例の第１回目の熱処理の条件と同じである。このとき、第１層目及び第２層目のシリサイド化用金属膜５ａ及び５ｂのニッケルがシリサイド反応に関与するとともに、第２層目のシリサイド化用金属膜５ｂに含まれるチタニウムが、金属シリサイド膜１０の結晶粒界に拡散する。
【００３１】
図５（Ｄ）に示すように、基板上に残っているキャップ膜６、第２層目及び第１層目のシリサイド化用金属膜５ｂ及び５ａを除去する。その後、第２回目の熱処理を行う。第２回目の熱処理の条件は、第１の実施例の第２回目の熱処理の条件と同じである。
【００３２】
第３の実施例の場合にも、ニッケルシリサイドからなる金属シリサイド膜１０の粒界にチタニウムが拡散しているため、ニッケルシリサイドの凝集を抑制することができる。また、ＴｉＮからなるキャップ膜６が、第２層目のシリサイド化用金属膜５ｂの酸化を防止する。
【００３３】
上記第３の実施例では、第１層面のシリサイド化用金属膜５ａの材料としてニッケルを用い、第２層目のシリサイド化用金属膜５ｂの材料としてニッケルチタニウム合金を用い、キャップ膜６の材料としてＴｉＮを用いたが、これらの膜の材料として他の金属を用いてもよい。
【００３４】
第１層目のシリサイド化用金属膜５ａの材料として、シリコンとシリサイド反応を生ずる金属を採用することができる。このような金属として、例えば白金（Ｐｔ）等が挙げられる。
【００３５】
第２層目のシリサイド化用金属膜５ｂの材料として、第１の金属に第２の金属を混入させた合金を用いることができる。ここで、第１の金属は、第１層目のシリサイド化用金属膜５ａの構成元素である。第２の金属は、第１の金属のシリサイド化物形成温度よりも高いシリサイド化物形成温度を有する高融点金属から選択される。第２の金属の例として、チタニウム（Ｔｉ）の他に、例えばタンタル（Ｔａ）やタングステン（Ｗ）が挙げられる。第２の金属の添加量は、０．１〜２．５重量％とすることが好ましい。
【００３６】
キャップ膜６の材料として、第１層目のシリサイド化用金属膜５ａを構成する金属のシリサイド化物形成温度より高いシリサイド化物形成温度を有する高融点金属、またはその窒化物を用いることができる。このような高融点金属として、タンタル（Ｔａ）やタングステン（Ｗ）が挙げられる。
【００３７】
次に、第４の実施例による半導体装置の製造方法について説明する。以下の説明では、第３の実施例による製造方法と異なる点について説明する。
第４の実施例では、図４（Ｂ）に示した第１層目のシリサイド化用金属膜５ａが厚さ５ｎｍのコバルト（Ｃｏ）膜であり、第２層目のシリサイド化用金属膜５ｂが厚さ５ｎｍのコバルトチタニウム合金膜であり、キャップ膜６が厚さ３０ｎｍのＴｉＮ膜である。第２層目のシリサイド化用金属膜５ｂは、コバルトにチタニウムを１重量％混入させた合金ターゲットをアルゴンプラズマでスパッタリングすることにより形成される。
【００３８】
第４の実施例では、第１回目の熱処理を、窒素雰囲気中で、温度５４０℃で３０秒間行う。これにより、図５（Ｃ）に示すように、ソース及びドレインの深い領域３Ｄの上面、及びゲート電極３Ｇの上面に、１価のコバルトシリサイド（ＣｏＳｉ）からなる金属シリサイド膜１０が形成される。このとき、コバルトシリサイドの結晶粒界に、第２層目のシリサイド用金属膜５ｂに含まれるチタニウム原子が拡散する。
【００３９】
キャップ膜６、第２層目及び第１層目のシリサイド化用金属膜５ｂ及び５ａを除去した後、窒素雰囲気中で、温度８４０℃で３０秒間の第２回目の熱処理を行う。この熱処理により、金属シリサイド膜１０が、安定なコバルトダイシリサイド（ＣｏＳｉ₂）に変化する。
【００４０】
第１回目の熱処理時に、金属シリサイド膜１０を形成するコバルトシリサイドの結晶粒界にチタニウムが拡散しているため、コバルトダイシリサイドの凝集を抑制することができる。これにより、コバルトダイシリサイドの異常成長による接合破壊を防止することができる。
【００４１】
第１〜第３の実施例で用いたニッケルシリサイドのように、１価のシリサイド化物が安定で、かつ低抵抗である場合には、第２回目の熱処理を、２価のシリサイド化物が形成されない温度条件で行うことが好ましい。１価のシリサイド化物を用いると、シリサイド反応時に、基板の構成元素であるシリコンの消費量を少なくすることができる。第４の実施例で用いたコバルトダイシリサイドのように、２価のシリサイド化物が安定で、かつ低抵抗である場合には、第１回目の熱処理で１価のシリサイド化物を形成し、第２回目の熱処理で２価のシリサイド化物に変化させることが好ましい。
【００４２】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４３】
上記実施例から、以下の付記に記載された発明が導出される。
（付記１） 表面の少なくとも一部にシリコン領域が露出した基板上に、シリコンと反応してシリサイド化物を形成する第１の金属からなる第１の膜を形成する工程と、
前記第１の膜の上に、前記第１の金属とは異なる第１の高融点金属からなる第２の膜を形成する工程と、
第１回目の熱処理を行い、前記基板と前記第１の膜とを反応させて、両者の界面に１価の金属シリサイド膜を形成する工程と、
前記基板上に残っている前記第２の膜及び第１の膜を除去する工程と、
前記第２の膜及び第１の膜が除去された前記基板の第２回目の熱処理を行う工程と
を有する半導体装置の製造方法。
【００４４】
（付記２） 表面の少なくとも一部にシリコン領域が露出した基板上に、シリコンと反応してシリサイド化物を形成する第１の金属と、該第１の金属とは異なる第１の高融点金属との合金からなる第１の膜を形成する工程と、
前記第１の膜の上に、高融点金属または高融点金属の窒化物からなる第２の膜を形成する工程と、
第１回目の熱処理を行い、前記基板と前記第１の膜とを反応させて、両者の界面に１価の金属シリサイド膜を形成する工程と、
前記基板上に残っている前記第２の膜及び第１の膜を除去する工程と、
前記第２の膜及び第１の膜が除去された前記基板の第２回目の熱処理を行う工程と
を有する半導体装置の製造方法。
【００４５】
（付記３） 表面の少なくとも一部にシリコン領域が露出した基板上に、シリコンと反応してシリサイド化物を形成する第１の金属からなる第１の膜を形成する工程と、
前記第１の膜の上に、前記第１の金属と、該第１の金属とは異なる第１の高融点金属との合金からなる第２の膜を形成する工程と、
前記第２の膜の上に、前記第１の金属とは異なる高融点金属または高融点金属の窒化物からなる第３の膜を形成する工程と、
第１回目の熱処理を行い、前記基板と前記第１の膜とを反応させて、両者の界面に１価の金属シリサイド膜を形成する工程と、
前記基板上に残っている前記第３の膜、第２の膜及び第１の膜を除去する工程と、
前記第２の膜及び第１の膜が除去された前記基板の第２回目の熱処理を行う工程と
を有する半導体装置の製造方法。
【００４６】
（付記４） 前記第１の金属がニッケルであり、前記第２回目の熱処理が、ニッケルダイシリサイドが形成されない条件で行われる付記１〜３のいずれかに記載の半導体装置の製造方法。
【００４７】
（付記５） 前記第１の金属がコバルトであり、前記第２回目の熱処理が、コバルトダイシリサイドが形成される条件で行われる付記１〜３のいずれかに記載の半導体装置の製造方法。
【００４８】
（付記６） 前記第１の高融点金属がチタニウムである付記１〜５のいずれかに記載の半導体装置の製造方法。
（付記７） 前記第２回目の熱処理が、前記第１回目の熱処理よりも高温で行われる付記１〜６のいずれかに記載の半導体装置の製造方法。
【００４９】
（付記８） 表層部にシリコン領域を有する基板と、
前記基板のシリコン領域の表面上に形成された金属シリサイド膜であって、該金属シリサイド膜の結晶粒界に、該金属シリサイドを構成する金属元素のシリサイド化物形成温度よりも高いシリサイド化物形成温度を有する高融点金属が含有されている前記金属シリサイド膜と
を有する半導体装置。
【００５０】
（付記９） 前記金属シリサイド膜が、ニッケルシリサイドで形成されている付記８に記載の半導体装置。
【００５１】
【発明の効果】
以上説明したように、本発明によれば、金属シリサイド膜を形成する熱処理時に、シリサイド化される金属のシリサイド化物形成温度よりも高いシリサイド化物形成温度を有する高融点金属が金属シリサイド膜に添加される。これにより、金属シリサイドの凝集を抑制し、異常成長を防止することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例による半導体装置の製造方法を説明するための基板の断面図（その１）である。
【図２】 本発明の第１の実施例による半導体装置の製造方法を説明するための基板の断面図（その２）である。
【図３】 複数の試料の接合リーク電流の累積確率を示すグラフである。
【図４】 本発明の第３の実施例による半導体装置の製造方法を説明するための基板の断面図（その１）である。
【図５】 本発明の第１の実施例による半導体装置の製造方法を説明するための基板の断面図（その２）である。
【符号の説明】
１ 半導体基板
２ 素子分離絶縁膜
３ ＭＯＳトランジスタ
５、５ａ、５ｂ シリサイド化用金属膜
６ キャップ膜
１０ 金属シリサイド膜

Claims (4)

1. 表面の少なくとも一部にシリコン領域が露出した基板上に、シリコンと反応してシリサイド化物を形成する第１の金属からなる第１の膜を形成する工程と、
   前記第１の膜の上に、前記第１の金属と、前記第１の金属のシリサイド化物形成温度よりも高いシリサイド化物形成温度を有する第１の高融点金属との合金からなる第２の膜を形成する工程と、
   前記第２の膜を形成した後、第１回目の熱処理を行い、前記基板と前記第１の膜とを反応させて、両者の界面に１価の金属シリサイド膜を形成する工程と、
   前記金属シリサイド膜を形成した後に、前記基板上に残っている前記第２の膜及び第１の膜を除去する工程と、
   前記第２の膜及び第１の膜が除去された前記基板の第２回目の熱処理を行う工程と
   を有する半導体装置の製造方法。
2. 前記第１回目の熱処理を行う前に、さらに、前記第２の膜の上に、前記第１の金属のシリサイド化物形成温度より高いシリサイド化物形成温度を有する高融点金属または該高融点金属の窒化物からなる第３の膜を形成する工程を有し、
   前記第２の膜及び第１の膜を除去する工程において、前記第３の膜をも除去する請求項１に記載の半導体装置の製造方法。
3. 前記第１の高融点金属は、Ｔｉ、Ｗ、Ｔａの少なくとも１つである請求項１または２に記載の半導体装置の製造方法。
4. 前記第１の金属がニッケルであり、前記第２回目の熱処理後の前記金属シリサイド膜が１価のニッケルシリサイドである請求項１〜３のいずれかに記載の半導体装置の製造方法。

Images