JP2930042B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2930042B2 JP2930042B2 JP9003540A JP354097A JP2930042B2 JP 2930042 B2 JP2930042 B2 JP 2930042B2 JP 9003540 A JP9003540 A JP 9003540A JP 354097 A JP354097 A JP 354097A JP 2930042 B2 JP2930042 B2 JP 2930042B2
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- film
- implanted
- ion
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000010408 film Substances 0.000 claims description 37
- 229910021332 silicide Inorganic materials 0.000 claims description 36
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 35
- 238000009792 diffusion process Methods 0.000 claims description 24
- 238000000137 annealing Methods 0.000 claims description 18
- 238000002844 melting Methods 0.000 claims description 13
- 230000008018 melting Effects 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 230000001133 acceleration Effects 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000010936 titanium Substances 0.000 description 29
- 239000010410 layer Substances 0.000 description 22
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000000956 alloy Substances 0.000 description 11
- 229910001069 Ti alloy Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 2
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にサリサイドプロセスを用いた半導体装置
における安定な高耐熱シリサイドを高い生産性で製造す
ることを可能にした製造方法に関する。
法に関し、特にサリサイドプロセスを用いた半導体装置
における安定な高耐熱シリサイドを高い生産性で製造す
ることを可能にした製造方法に関する。
【0002】
【従来の技術】従来から、半導体装置の拡散層やポリシ
リコンの低抵抗化を図るために、高融点金属を用いたシ
リサイド構造が提案されており、特に高融点金属として
Ti(チタン)を用いたサリサイド形成プロセスが用い
られている。このサリサイド形成プロセスでは、シリコ
ン基板に素子分離酸化膜、ゲート酸化膜、ゲートポリシ
リコン電極を形成した後、ゲートポリシリコン側壁に絶
縁膜サイドウォールを形成し、ソース・ドレインの各拡
散層を形成する。そして、これら拡散層とポリシリコン
ゲート電極が露呈されている状態で、拡散層とポリシリ
コン電極の表面付近をアモルフアス化するためにAs
(ひ素)の注入を行ない、その後、純Tiを300℃以
上の高温でスパッタ成膜し、ランプアニールで熱処理す
ることにより、拡散層及びポリシリコンゲート電極の表
面にC49結晶構造のTiシリサイド(TiSi2 )を
形成している。そして、酸化膜上のシリサイド化してい
ない部分を、ウェットエッチングにより選択的に除去
し、さらにTiSi2 を低抵抗にしかも安定なC54結
晶構造にするために、再度ランプアニールを行ってい
る。
リコンの低抵抗化を図るために、高融点金属を用いたシ
リサイド構造が提案されており、特に高融点金属として
Ti(チタン)を用いたサリサイド形成プロセスが用い
られている。このサリサイド形成プロセスでは、シリコ
ン基板に素子分離酸化膜、ゲート酸化膜、ゲートポリシ
リコン電極を形成した後、ゲートポリシリコン側壁に絶
縁膜サイドウォールを形成し、ソース・ドレインの各拡
散層を形成する。そして、これら拡散層とポリシリコン
ゲート電極が露呈されている状態で、拡散層とポリシリ
コン電極の表面付近をアモルフアス化するためにAs
(ひ素)の注入を行ない、その後、純Tiを300℃以
上の高温でスパッタ成膜し、ランプアニールで熱処理す
ることにより、拡散層及びポリシリコンゲート電極の表
面にC49結晶構造のTiシリサイド(TiSi2 )を
形成している。そして、酸化膜上のシリサイド化してい
ない部分を、ウェットエッチングにより選択的に除去
し、さらにTiSi2 を低抵抗にしかも安定なC54結
晶構造にするために、再度ランプアニールを行ってい
る。
【0003】ところで、近年におけるデバイスの微細化
に伴い拡散層接合が浅くなると、拡散層上のシリサイド
の厚さを50nm以下にする必要が生じ、しかも横方向
の寸法の縮小により拡散層幅が狭まるとともに、ゲート
幅も狭まると、TiSi2 は、シリコン上では膜として
よりも、凝集する方が表面エネルギを小さくできるた
め、拡散層上やゲート上で凝集し、シリサイドの部分と
Siの部分がまだらになって、抵抗の上昇と抵抗ばらつ
きの上昇を引き起こす。しかも、薄膜シリサイドは温度
に対して凝集しやすいために、750℃以上で熱処理を
すると凝集を起こし、特に細線では抵抗が大幅に上昇す
るとともにばらつきが顕著になる。現状のCMOSプロ
セスでは、シリサイド形成後に750℃以上のプロセス
が必要な場合があり、また、他のデバイスにシリサイド
プロセスを適用する場合にも、750℃以上の耐熱性が
ないことから、シリサイドの適用範囲が大幅に制限され
ている。
に伴い拡散層接合が浅くなると、拡散層上のシリサイド
の厚さを50nm以下にする必要が生じ、しかも横方向
の寸法の縮小により拡散層幅が狭まるとともに、ゲート
幅も狭まると、TiSi2 は、シリコン上では膜として
よりも、凝集する方が表面エネルギを小さくできるた
め、拡散層上やゲート上で凝集し、シリサイドの部分と
Siの部分がまだらになって、抵抗の上昇と抵抗ばらつ
きの上昇を引き起こす。しかも、薄膜シリサイドは温度
に対して凝集しやすいために、750℃以上で熱処理を
すると凝集を起こし、特に細線では抵抗が大幅に上昇す
るとともにばらつきが顕著になる。現状のCMOSプロ
セスでは、シリサイド形成後に750℃以上のプロセス
が必要な場合があり、また、他のデバイスにシリサイド
プロセスを適用する場合にも、750℃以上の耐熱性が
ないことから、シリサイドの適用範囲が大幅に制限され
ている。
【0004】このように、TiSi2 はシリサイドの中
で他のシリサイドに比べ比抵抗がもっとも低いが、その
一方で耐熱性が悪い。したがって、なるべく抵抗値を上
昇させることなく、耐熱性を向上させるためにはTiを
ベースとした、Tiと高融点金属との合金を、純Tiの
代わりに用いれば、抵抗を抑えられ、かつ、耐熱性も向
上させることが期待できる。このことから、従来から、
TiにW(タングステン)やTa(タンタル)を加えた
合金が提案されている。これらWやTaは、それぞれの
融点が、3000℃以上であり、この温度は純Ti,T
iSi2 の融点である1668℃,1540℃に比べ充
分高いものとなっている。混合する不純物の融点とシリ
サイドの耐熱性との関係は、現状では明らかにはなって
いないが、文献「Si(001)上のエピタキシャルC
oSi2 の抵抗と構造安定性」(Journal Applied Phys
ics, Vol.72, P1864(1992)) で示されているように、シ
リサイドが熱による拡散で、TiSi2 が粒界からくび
れて凝集にいたる過程で、TiやTiSi2 より融点の
高いWやTa等の高融点不純物が、粒界でのTiやSi
の拡散を抑制するため耐熱性効果なる作用が出ているも
のと推測される。
で他のシリサイドに比べ比抵抗がもっとも低いが、その
一方で耐熱性が悪い。したがって、なるべく抵抗値を上
昇させることなく、耐熱性を向上させるためにはTiを
ベースとした、Tiと高融点金属との合金を、純Tiの
代わりに用いれば、抵抗を抑えられ、かつ、耐熱性も向
上させることが期待できる。このことから、従来から、
TiにW(タングステン)やTa(タンタル)を加えた
合金が提案されている。これらWやTaは、それぞれの
融点が、3000℃以上であり、この温度は純Ti,T
iSi2 の融点である1668℃,1540℃に比べ充
分高いものとなっている。混合する不純物の融点とシリ
サイドの耐熱性との関係は、現状では明らかにはなって
いないが、文献「Si(001)上のエピタキシャルC
oSi2 の抵抗と構造安定性」(Journal Applied Phys
ics, Vol.72, P1864(1992)) で示されているように、シ
リサイドが熱による拡散で、TiSi2 が粒界からくび
れて凝集にいたる過程で、TiやTiSi2 より融点の
高いWやTa等の高融点不純物が、粒界でのTiやSi
の拡散を抑制するため耐熱性効果なる作用が出ているも
のと推測される。
【0005】
【発明が解決しようとする課題】しかしながら、このよ
うな高耐熱シリサイドを形成する方法として、従来では
前記したサリサイドプロセスにおけるTiのスパッタ成
膜時に、スパッタ装置に高融点合金のターゲットを設
け、このターゲットを用いて合金を成膜し、前記したサ
リサイドプロセス工程を使用して、高耐熱シリサイドを
形成している。このため、製造するデバイスの目的によ
り個々のシリサイドの必要耐熱性が異なる場合には、複
数の異なる合金ターゲットを用意するとともに、製造す
るデバイスに対応させてこの合金ターゲットを交換する
必要があり、合金ターゲットの管理が面倒になるととも
に、合金ターゲットを交換する工程が必要となり、デバ
イスの生産性が悪くなるという問題が生じている。
うな高耐熱シリサイドを形成する方法として、従来では
前記したサリサイドプロセスにおけるTiのスパッタ成
膜時に、スパッタ装置に高融点合金のターゲットを設
け、このターゲットを用いて合金を成膜し、前記したサ
リサイドプロセス工程を使用して、高耐熱シリサイドを
形成している。このため、製造するデバイスの目的によ
り個々のシリサイドの必要耐熱性が異なる場合には、複
数の異なる合金ターゲットを用意するとともに、製造す
るデバイスに対応させてこの合金ターゲットを交換する
必要があり、合金ターゲットの管理が面倒になるととも
に、合金ターゲットを交換する工程が必要となり、デバ
イスの生産性が悪くなるという問題が生じている。
【0006】本発明の目的は、耐熱性に優れた合金シリ
サイドを高い生産性で製造することが可能な半導体装置
の製造方法を提供することにある。
サイドを高い生産性で製造することが可能な半導体装置
の製造方法を提供することにある。
【0007】
【課題を解決するための手段】本発明の製造方法は、シ
リコン基板の拡散層上やポリシリコン上にTi膜を成膜
する工程と、熱処理して前記Ti膜とシリコンとを反応
させてTiシリサイドを形成する工程と、前記Ti膜の
未反応の部分を除去する工程と、前記Tiシリサイドに
対してTi以外の高融点金属をイオン注入する工程と、
このイオン注入した高融点金属をTiシリサイドと反応
させるためのアニール工程とを含むことを特徴とする。
このイオン注入する高融点金属としては、WまたはTa
を用いることが可能である。また、高融点金属をイオン
注入する前に、Tiシリサイドを覆う酸化薄膜を形成
し、この酸化薄膜を通して前記高融点金属をイオン注入
することが好ましい。さらに、WまたはTaは10〜1
00keVの加速エネルギで、かつ1E14〜1E16
/cm3 のドーズ量で注入されることが好ましい。ま
た、アニールを酸化雰囲気で行うことも好ましい。
リコン基板の拡散層上やポリシリコン上にTi膜を成膜
する工程と、熱処理して前記Ti膜とシリコンとを反応
させてTiシリサイドを形成する工程と、前記Ti膜の
未反応の部分を除去する工程と、前記Tiシリサイドに
対してTi以外の高融点金属をイオン注入する工程と、
このイオン注入した高融点金属をTiシリサイドと反応
させるためのアニール工程とを含むことを特徴とする。
このイオン注入する高融点金属としては、WまたはTa
を用いることが可能である。また、高融点金属をイオン
注入する前に、Tiシリサイドを覆う酸化薄膜を形成
し、この酸化薄膜を通して前記高融点金属をイオン注入
することが好ましい。さらに、WまたはTaは10〜1
00keVの加速エネルギで、かつ1E14〜1E16
/cm3 のドーズ量で注入されることが好ましい。ま
た、アニールを酸化雰囲気で行うことも好ましい。
【0008】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図1および図2は、本発明の第1の
実施形態を製造工程順に示す断面図であり、特に図1は
これまでの技術の工程部分、図2は本発明において特徴
とされる工程部分を示す図である。この実施形態では、
Ti合金を形成するための不純物としてWを用いてい
る。先ず、図1(a)のように、シリコン基板1に素子
分離酸化膜2を形成し、かつゲート酸化膜3を成膜し、
さらにポリシリコンゲート電極4を形成する。次いで、
前記ゲート電極4をマスクにして前記シリコン基板に不
純物を注入し、LDDソース・ドレイン拡散層5を形成
する。さらに、高温酸化膜成長により前記ゲート電極4
の側面にサイドウォール6を形成し、高濃度の不純物を
イオン注入してソース・ドレイン拡散層7を形成する。
そして、アニールを行い、MOS構造のトランジスタを
形成する。その後、図示は省略するが、シリサイド化反
応を活性にするため、ソース・ドレイン拡散層とゲート
電極上にAsをイオン中にして、アモルファス状態とす
る。
参照して説明する。図1および図2は、本発明の第1の
実施形態を製造工程順に示す断面図であり、特に図1は
これまでの技術の工程部分、図2は本発明において特徴
とされる工程部分を示す図である。この実施形態では、
Ti合金を形成するための不純物としてWを用いてい
る。先ず、図1(a)のように、シリコン基板1に素子
分離酸化膜2を形成し、かつゲート酸化膜3を成膜し、
さらにポリシリコンゲート電極4を形成する。次いで、
前記ゲート電極4をマスクにして前記シリコン基板に不
純物を注入し、LDDソース・ドレイン拡散層5を形成
する。さらに、高温酸化膜成長により前記ゲート電極4
の側面にサイドウォール6を形成し、高濃度の不純物を
イオン注入してソース・ドレイン拡散層7を形成する。
そして、アニールを行い、MOS構造のトランジスタを
形成する。その後、図示は省略するが、シリサイド化反
応を活性にするため、ソース・ドレイン拡散層とゲート
電極上にAsをイオン中にして、アモルファス状態とす
る。
【0009】次に、図1(b)のように、基板温度45
0℃にしてTi膜8を300Åの厚さにスパッタ成膜
し、ランプアニールにより690℃,30秒アニールし
てソース・ドレイン拡散層7、ゲート電極4上のみシリ
サイド反応を起こす。これにより、C49結晶構造のT
iシリサイド(TiSi2 )9が形成される。その後、
図1(c)のように、酸化膜上のシリサイド化されてい
ない前記Ti膜8をアンモニア過酸化水素水により除去
し、ソース・ドレイン拡散層7上とゲート電極4上に選
択的にTiSi2 9を残す。さらに、840℃で10秒
のアニールを行ない、前記C49結晶構造のTiSi2
を低抵抗で安定なC54結晶構造のTiSi2 10とす
る。
0℃にしてTi膜8を300Åの厚さにスパッタ成膜
し、ランプアニールにより690℃,30秒アニールし
てソース・ドレイン拡散層7、ゲート電極4上のみシリ
サイド反応を起こす。これにより、C49結晶構造のT
iシリサイド(TiSi2 )9が形成される。その後、
図1(c)のように、酸化膜上のシリサイド化されてい
ない前記Ti膜8をアンモニア過酸化水素水により除去
し、ソース・ドレイン拡散層7上とゲート電極4上に選
択的にTiSi2 9を残す。さらに、840℃で10秒
のアニールを行ない、前記C49結晶構造のTiSi2
を低抵抗で安定なC54結晶構造のTiSi2 10とす
る。
【0010】次いで、図2(a)のように、Ti合金を
形成するために、Wを10〜100keVで、ドーズ量
1E14〜1E16/cm3 でイオン注入する。この場
合、前記Ti膜8を300Å成膜したときには、前工程
で形成されているTiSi210の膜厚は450〜50
0Åであるので、Wの加速電圧は30〜50keVが望
ましい。また、この場合、予め酸化膜を薄く成膜してお
き、この酸化膜を通してWをイオン注入してもよい。こ
の場合には、Wをイオン注入するときは、加速電庄を膜
厚に応じて高くする必要がある。
形成するために、Wを10〜100keVで、ドーズ量
1E14〜1E16/cm3 でイオン注入する。この場
合、前記Ti膜8を300Å成膜したときには、前工程
で形成されているTiSi210の膜厚は450〜50
0Åであるので、Wの加速電圧は30〜50keVが望
ましい。また、この場合、予め酸化膜を薄く成膜してお
き、この酸化膜を通してWをイオン注入してもよい。こ
の場合には、Wをイオン注入するときは、加速電庄を膜
厚に応じて高くする必要がある。
【0011】その後、図2(b)のように、酸化膜中に
注入されたWを酸化して絶縁物にするためと、TiSi
2 10中に注入されたWを合金化してTiWxSiy1
1にするために、アニールを行う。この場合、基板温度
はWのドーズ量や、必要とされる耐熱性の度合いによる
が、850℃,30秒程度がよい。また、Wのイオン注
入後のアニールは、イオン注入後に層間膜を堆積した後
に行っても良い。また、アニールは酸化雰囲気で行って
も良く、拡散層間、拡散層−ゲート電極間などのリーク
をより確実に押さえることが可能となる。
注入されたWを酸化して絶縁物にするためと、TiSi
2 10中に注入されたWを合金化してTiWxSiy1
1にするために、アニールを行う。この場合、基板温度
はWのドーズ量や、必要とされる耐熱性の度合いによる
が、850℃,30秒程度がよい。また、Wのイオン注
入後のアニールは、イオン注入後に層間膜を堆積した後
に行っても良い。また、アニールは酸化雰囲気で行って
も良く、拡散層間、拡散層−ゲート電極間などのリーク
をより確実に押さえることが可能となる。
【0012】図3は本発明の第2の実施形態の工程断面
図である。先ず、図3(a)においては、第1の実施形
態と同様に、シリコン基板1にMOS型トランジスタを
形成し、シリサイド化反応促進のためのアモルファス化
注入を行った後、基板温度450℃にしてTi膜8を3
00Åスバッタ成膜し、ランプアニールにより690
℃、30秒アニールしてソース・ドレイン拡散層7、ゲ
ート電極4上のみシリサイド反応を起こす。その後、酸
化膜上のシリサイド化されていないTi膜8をアンモニ
ア過酸化水素水により除去し、ソース・ドレイン拡散層
7上とゲート電極4上に選択的にTiSi2 9を形成す
る。次いで、図3(b)のように、Wを10〜100k
eVで、ドーズ量1E14〜1E16/cm3 、イオン
注入する。さらに、図3(c)のように、これを低抵抗
で安定なシリサイド10とし、かつ図示は省略するが、
酸化膜中に注入されたWを酸化して絶縁物にするため
と、TiSi2 中に注入されたWを合金化してTiWx
Siyにするために、840℃で10秒アニールを行
う。
図である。先ず、図3(a)においては、第1の実施形
態と同様に、シリコン基板1にMOS型トランジスタを
形成し、シリサイド化反応促進のためのアモルファス化
注入を行った後、基板温度450℃にしてTi膜8を3
00Åスバッタ成膜し、ランプアニールにより690
℃、30秒アニールしてソース・ドレイン拡散層7、ゲ
ート電極4上のみシリサイド反応を起こす。その後、酸
化膜上のシリサイド化されていないTi膜8をアンモニ
ア過酸化水素水により除去し、ソース・ドレイン拡散層
7上とゲート電極4上に選択的にTiSi2 9を形成す
る。次いで、図3(b)のように、Wを10〜100k
eVで、ドーズ量1E14〜1E16/cm3 、イオン
注入する。さらに、図3(c)のように、これを低抵抗
で安定なシリサイド10とし、かつ図示は省略するが、
酸化膜中に注入されたWを酸化して絶縁物にするため
と、TiSi2 中に注入されたWを合金化してTiWx
Siyにするために、840℃で10秒アニールを行
う。
【0013】ここで、この実施形態においても、第1の
実施形態と同様に、あらかじめ酸化膜を薄く成膜し、酸
化膜を通してWをイオン注入することも可能であり、そ
のときは、加速電庄を酸化膜厚に応じて高くする必要が
ある。その後、やはり同様にして酸化膜中に注入された
Wを酸化して絶縁物にするためと、TiSi2 中に注入
されたWを合金化してTiWxSiyにするために、8
40℃,10秒のアニールを行なう。このアニールは層
間膜を成膜した後行っても良い。また、アニールは、拡
散層間、拡散層−ゲート電極間などのリークをより確実
に押さえるために酸化雰囲気で行っても良い。
実施形態と同様に、あらかじめ酸化膜を薄く成膜し、酸
化膜を通してWをイオン注入することも可能であり、そ
のときは、加速電庄を酸化膜厚に応じて高くする必要が
ある。その後、やはり同様にして酸化膜中に注入された
Wを酸化して絶縁物にするためと、TiSi2 中に注入
されたWを合金化してTiWxSiyにするために、8
40℃,10秒のアニールを行なう。このアニールは層
間膜を成膜した後行っても良い。また、アニールは、拡
散層間、拡散層−ゲート電極間などのリークをより確実
に押さえるために酸化雰囲気で行っても良い。
【0014】なお、前記第1及び第2の実施形態では、
Ti合金を形成するための材料としてWを用いた例を示
しているが、Taを用いてもよい。この場合には、Ti
Si2 に対してTaをイオン注入し、かつその後にアニ
ールによってTiTaxSiyを形成することになる。
Ti合金を形成するための材料としてWを用いた例を示
しているが、Taを用いてもよい。この場合には、Ti
Si2 に対してTaをイオン注入し、かつその後にアニ
ールによってTiTaxSiyを形成することになる。
【0015】
【発明の効果】以上説明したように本発明は、Tiシリ
サイドに対してWやTa等の高融点金属をイオン注入
し、かつこれをアニールしてTiシリサイドと反応させ
てTi合金シリサイドを形成しているので、Ti合金を
スパッタ成膜する工程が不要となり、デバイスの目的に
応じて異なる必要耐熱性のシリサイドを形成する場合に
も、異なる合金ターゲットを用意することや、合金ター
ゲットを交換するための作業が不要となり、生産性を向
上することが可能となる。また、高耐熱シリサイドを安
定に形成することが可能となり、シリサイド形成後に制
約されていた温度条件のマージンを大きくとることがで
き、シリサイドのデバイスプロセスヘの応用範囲を拡大
できるとともにプロセスマージンを大きくとり、歩留ま
りの向上が行える効果がある。
サイドに対してWやTa等の高融点金属をイオン注入
し、かつこれをアニールしてTiシリサイドと反応させ
てTi合金シリサイドを形成しているので、Ti合金を
スパッタ成膜する工程が不要となり、デバイスの目的に
応じて異なる必要耐熱性のシリサイドを形成する場合に
も、異なる合金ターゲットを用意することや、合金ター
ゲットを交換するための作業が不要となり、生産性を向
上することが可能となる。また、高耐熱シリサイドを安
定に形成することが可能となり、シリサイド形成後に制
約されていた温度条件のマージンを大きくとることがで
き、シリサイドのデバイスプロセスヘの応用範囲を拡大
できるとともにプロセスマージンを大きくとり、歩留ま
りの向上が行える効果がある。
【図1】本発明の第1の実施形態を工程順に示す断面図
のその1である。
のその1である。
【図2】本発明の第1の実施形態を工程順に示す断面図
のその2である。
のその2である。
【図3】本発明の第2の実施形態を工程順に示す断面図
である。
である。
1 Si基板 2 素子分離酸化膜 3 ゲート酸化膜 4 ポリシリコンゲート 5 LDD拡散層 6 サイドウォール 7 ソース・ドレイン拡散層 8 Ti膜 9 C49Tiシリサイド 10 C54Tiシリサイド 11 TiWxSiy
Claims (5)
- 【請求項1】 シリコン基板の拡散層上やポリシリコン
上にTi膜を成膜する工程と、熱処理して前記Ti膜と
シリコンとを反応させてTiシリサイドを形成する工程
と、前記Ti膜の未反応の部分を除去する工程と、前記
Tiシリサイドに対してTi以外の高融点金属をイオン
注入する工程と、このイオン注入した高融点金属をTi
シリサイドと反応させるためのアニール工程とを含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項2】 Tiシリサイドに対してイオン注入する
高融点金属がWまたはTaである請求項1の半導体装置
の製造方法。 - 【請求項3】 前記高融点金属をイオン注入する前に、
Tiシリサイドを覆う酸化薄膜を形成し、この酸化薄膜
を通して前記高融点金属をイオン注入する工程を含む請
求項1または2の半導体装置の製造方法。 - 【請求項4】 WまたはTaは10〜100keVの加
速エネルギで、かつ1E14〜1E16/cm3 のドー
ズ量で注入される請求項2または3の半導体装置の製造
方法。 - 【請求項5】 アニールを酸化雰囲気で行う請求項1な
いし4のいずれかの半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9003540A JP2930042B2 (ja) | 1997-01-13 | 1997-01-13 | 半導体装置の製造方法 |
US09/006,309 US5869397A (en) | 1997-01-13 | 1998-01-13 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9003540A JP2930042B2 (ja) | 1997-01-13 | 1997-01-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10199829A JPH10199829A (ja) | 1998-07-31 |
JP2930042B2 true JP2930042B2 (ja) | 1999-08-03 |
Family
ID=11560254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9003540A Expired - Fee Related JP2930042B2 (ja) | 1997-01-13 | 1997-01-13 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5869397A (ja) |
JP (1) | JP2930042B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100329769B1 (ko) | 1998-12-22 | 2002-07-18 | 박종섭 | 티타늄폴리사이드게이트전극형성방법 |
JP2000332241A (ja) * | 1999-05-20 | 2000-11-30 | Nec Corp | 半導体装置の製造方法 |
KR100310175B1 (ko) * | 1999-12-31 | 2001-09-28 | 황인길 | 이온주입에 의한 실리사이드 형성 방법 |
KR100562310B1 (ko) * | 2003-04-08 | 2006-03-22 | 동부아남반도체 주식회사 | 실리사이드 형성 방법 및 이 방법에 의해 제조된실리사이드를 갖는 반도체 소자 |
JP2006261635A (ja) * | 2005-02-21 | 2006-09-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
KR100642761B1 (ko) * | 2005-09-07 | 2006-11-10 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
JP5611574B2 (ja) * | 2009-11-30 | 2014-10-22 | 株式会社東芝 | 抵抗変化メモリ及びその製造方法 |
CN102856177B (zh) * | 2011-06-27 | 2015-01-28 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件和用于制造半导体器件的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5389575A (en) * | 1991-07-12 | 1995-02-14 | Hughes Aircraft Company | Self-aligned contact diffusion barrier method |
US5624869A (en) * | 1994-04-13 | 1997-04-29 | International Business Machines Corporation | Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen |
US5739064A (en) * | 1996-11-27 | 1998-04-14 | Micron Technology, Inc. | Second implanted matrix for agglomeration control and thermal stability |
-
1997
- 1997-01-13 JP JP9003540A patent/JP2930042B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-13 US US09/006,309 patent/US5869397A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10199829A (ja) | 1998-07-31 |
US5869397A (en) | 1999-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2891092B2 (ja) | 半導体装置の製造方法 | |
JP2978736B2 (ja) | 半導体装置の製造方法 | |
US6500720B2 (en) | Method of manufacturing semiconductor device | |
US6136699A (en) | Method of manufacturing semiconductor device using phase transition | |
JP2630292B2 (ja) | 半導体装置の製造方法 | |
JPH0969497A (ja) | 半導体装置の製造方法 | |
US7320938B2 (en) | Method for reducing dendrite formation in nickel silicon salicide processes | |
JP2930042B2 (ja) | 半導体装置の製造方法 | |
JP3496723B2 (ja) | 半導体装置の製造方法 | |
JP3033526B2 (ja) | 半導体装置の製造方法 | |
JP3376158B2 (ja) | 半導体装置の製造方法 | |
JPH1140679A (ja) | 半導体装置およびその製造方法 | |
JP2000174270A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2746100B2 (ja) | 半導体装置の製造方法 | |
JP2582337B2 (ja) | 浅い接合のソース/ドレーン領域とシリサイドを有するmosトランジスタの製造方法 | |
JP2900897B2 (ja) | 半導体装置の製造方法 | |
JPH05190566A (ja) | 半導体装置の製造方法 | |
JP2827881B2 (ja) | 半導体装置の製造方法 | |
JPH0878358A (ja) | 半導体装置の製造方法 | |
JPH10256191A (ja) | 半導体装置の製造方法 | |
JP3639745B2 (ja) | 半導体装置の製造方法 | |
JPH1116855A (ja) | 半導体装置及びその製造方法 | |
JPH09320985A (ja) | 半導体装置および該半導体装置の製造方法 | |
JPH04354329A (ja) | 半導体装置の製造方法 | |
JPH02304934A (ja) | Mis型トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |