JP3496723B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高融点金属シリサイド
層を有する半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年の半導体装置においては、素子の微
細化に伴いＭＯＳトランジスタのチャンネル長が極めて
短くなっている。このようにチャンネル長が短くなる
と、短チャンネル効果によって、反転しきい値にバラツ
キが生じたり、サブスレショルド特性の劣化によるオフ
リーク電流が増大したり、またパンチスルー等が発生し
易くなる。

【０００３】そこで、従来技術では、短チャンネル効果
を抑制するために、シリコン基板に形成する拡散層を薄
くして、ソース・ドレインの各接合を浅接合化すること
が行われていた。浅接合（Ｓｈａｌｌｏｗ Ｊｕｎｃｔ
ｉｏｎ）は、ソース・ドレイン領域に不純物イオンを注
入する際の加速エネルギを低減することにより、また、
ランプ加度熱等の急速加熱（ＲＴＡ）による活性化アニ
ールによって拡散距離を減少させることにより、ある程
度実現できる。

【０００４】しかし、この浅接合化は、ソース・ドレイ
ンのシート抵抗（拡散層抵抗）を増大させるので、これ
による抵抗（寄生抵抗）の増加がＭＯＳトランジスタの
動作速度の低下をもたらす。このため、従来技術では、
ソース・ドレインを浅接合化すると共に、シリコン基板
の拡散層の上部を高融点金属シリサイド化して、シート
抵抗の低減化を図っていた。

【０００５】図１９〜図２１を参照して、上記コンタク
ト部分の高融点金属シリサイド化工程の従来例を説明す
る。

【０００６】まず、図１９に示すように、ＬＯＣＯＳ法
等の一般的な製法によって、ｐ型のシリコン基板１の素
子領域（活性領域）の周囲にフィールド酸化膜２を形成
した後、素子領域においてチャンネル領域となる部分上
にゲート絶縁膜３と、多結晶シリコンからなるゲート電
極４とを形成する。この後、ゲート電極４をマスクとし
て、シリコン基板１の露出した表層部にｎ型不純物イオ
ンをごく浅く低濃度に注入することにより、ゲート電極
４に対して自己整合した位置にｎ^-拡散層５を形成す
る。このｎ^-拡散層５は、電界強度の勾配を低減するた
めのＬＤＤとなる。ゲート電極を覆うように絶縁膜を堆
積した後、その絶縁膜を上面からエッチバックすること
によって、ゲート電極４の側面にサイドウォール６を形
成する。その後、ゲート電極４及びサイドウォール６を
マスクとして、シリコン基板１の表層部にｎ型不純物イ
オンを高濃度に注入することにより、ゲート電極４及び
サイドウォール６に対して自己整合した位置にｎ⁺拡散
層７を形成する。

【０００７】次に、図２０に示すように、シリコン基板
１やフィールド酸化膜２及びゲート電極４上にＴｉ（チ
タン）等の高融点金属膜８を堆積する。そして、熱処理
を行うことにより、図２１に示すように、シリコン基板
１及びゲート電極４の露出するシリコン部分と高融点金
属膜８とが接触する領域において、シリコンと高融点金
属とを熱反応させる。この反応により、シリコンが露出
している領域に自己整合的に高融点金属シリサイド層９
が生成される。高融点金属膜８において、そのの下にシ
リコンが存在しない部分は、シリサイド化しない。シリ
サイド化しなかった、サイドウォール６上及びフィール
ド酸化膜２上の高融点金属膜８を、ウエットエッチング
により除去する。

【０００８】ＭＯＳトランジスタのソース及びドレイン
領域となるｎ⁺拡散層７の表層部分に対して、自己整合
的に高融点金属シリサイド層９が生成される結果、これ
によってソース及びドレイン領域のシート抵抗が低下す
る。このようなトランジスタは、サリサイド型トランジ
スタと呼ばれている。

【０００９】図２２〜図２５を参照して、高融点金属シ
リサイド化工程を包含するの他の従来例を説明する。

【００１０】この高融点金属シリサイド化工程は、まず
図２２に示すように、ｐ型のシリコン基板１の素子領域
の周囲にフィールド酸化膜２を形成した後、これらの上
に多結晶シリコン膜１０と酸化膜１１を形成し、ＭＯＳ
トランジスタのチャンネル領域となる部分をシリコン基
板１が露出するまでＲＩＥによりエッチングする。次
に、図２３に示すように、酸化膜１１を除去し、チャン
ネル領域上に選択的にゲート絶縁膜３及びゲート電極４
を積層し、図２４に示すように、ｎ型の不純物をイオン
注入法により高濃度にドーピングして、シリコン基板１
の表層部におけるゲート電極４の両側にｎ+拡散層７を
形成する。

【００１１】そして、図２５に示すように、スパッタ法
によってこれらの上層にＴｉ等からなる高融点金属膜８
を堆積し、ＲＴＡ（急速加熱処理）によってこの高融点
金属膜８の高融点金属と多結晶シリコン膜１０及びゲー
ト電極４のシリコンとを反応させ高融点金属シリサイド
層９を生成させて後、ゲート絶縁膜３が露出した部分の
未反応の高融点金属膜８を除去する。

【００１２】すると、ＭＯＳトランジスタのソース・ド
レイン領域となるｎ⁺拡散層７上の多結晶シリコン膜１
０及びゲート電極４の多結晶シリコンに対して、自己整
合的に高融点金属シリサイド層９が生成され、これによ
ってソース・ドレイン領域の寄生抵抗が低減される。

【００１３】

【発明が解決しようとする課題】しかしながら、図１９
〜図２１に示した従来例では、シリコン基板１の表層部
のシリコンが高融点金属膜８の高融点金属と反応し、高
融点金属シリサイド層９がシリコン基板１に食い込んで
生成されるので、ｎ⁺拡散層７を高融点金属シリサイド
層９が生成される深さ（侵食する部分の厚さ）よりも十
分に深く形成しておく必要がある。従って、この方法で
は、高融点金属シリサイド層９の生成後のｎ⁺拡散層７
の厚さ（基板表面から計測したＰＮ接合の深さｘｊ）を
正確に制御することが困難になる。そのため、高融点金
属シリサイド化の本来の目的であるソース・ドレインの
浅接合化が制限されるという問題があった。

【００１４】また、図２２〜図２５に示した従来例で
は、ｎ⁺拡散層７の上部に形成した多結晶シリコン膜１
０のシリコンと高融点金属膜８の高融点金属とを反応さ
せて高融点金属シリサイド層９を生成するので、このｎ
⁺拡散層７の厚さ（ＰＮ接合深さｘｊ）が、シリサイド
化に影響されるおそれはなくなる。しかしながら、シリ
サイド化前に、ｎ型不純物をイオン注入法により多結晶
シリコン膜１０を介してドーピングするので、この後の
ＲＴＡによる高融点金属シリサイド化工程において、不
純物の影響により多結晶シリコン膜１０と高融点金属膜
８とのシリサイド化が精密に制御できなくなる。また、
多結晶シリコン膜１０は、柱状の結晶粒（グレイン）か
らなるため、高融点金属と均一に反応することが困難で
ある。従って、この方法では、熱的に安定した結晶構造
を有し、表面モフォロジーの優れた高融点金属シリサイ
ド層９を形成することが困難であるため、シリサイド化
によるソース及びドレイン抵抗の低減が制限されるとい
う問題があった。

【００１５】本発明は、上記事情に鑑み、シリコン基板
の拡散層の浅接合化に悪影響を与えることなく、しか
も、熱的安定性の高い結晶構造を有する高融点金属シリ
サイド層を容易に形成することのできる半導体装置の製
造方法を提供することを目的としている。

【００１６】また、本発明の他の目的は、高融点金属シ
リサイド層をソース及びドレイン領域上に自己整合的に
形成する、新しい半導体装置の製造方法を提供すること
を目的としている。

【００１７】

【００１８】

【００１９】

【００２０】

【課題を解決するための手段】 本発明の半導体装置の製
造方法は、側面が絶縁膜からなるサイドウォールで覆わ
れたゲート電極が、ゲート絶縁膜を介して、第１導電型
のシリコン基板のチャンネル領域上に形成されている半
導体装置を製造する方法であって、該シリコン基板にお
ける素子領域の周囲にフィールド絶縁膜を形成して、素
子領域にゲート絶縁膜およびゲート電極を形成する工程
と、該フィールド絶縁膜と該シリコン基板と該ゲート電
極とを覆うように、多結晶シリコン膜を形成するシリコ
ン膜形成工程と、該多結晶シリコン膜上の全面に高融点
金属膜を形成する高融点金属膜形成工程と、低等方性薄
膜堆積手段によって、マスク絶縁膜を該高融点金属膜上
に形成するマスク絶縁膜形成工程と、該マスク絶縁膜を
等方的にエッチングすることにより、該サイドウォール
上のマスク絶縁膜のみを除去し、それによって該高融点
金属膜の該サイドウォール上に位置する部分を露出させ
るマスク絶縁膜除去工程と、該サイドウォール上に開口
部を有する該マスク絶縁膜をマスクとして、該サイドウ
ォール上の露出した高融点金属膜のみを選択的に除去す
る高融点金属膜除去工程と、熱処理によって該シリコン
膜のシリコンと該高融点金属膜の高融点金属とを反応さ
せ、それによって高融点金属シリサイドを生成する高融
点金属シリサイド化工程と、該高融点金属シリサイドに
第２導電型の不純物を注入する不純物注入工程と、熱処
理によって該高融点金属シリサイド中の該不純物を該シ
リコン基板に拡散させる不純物拡散工程と、該高融点金
属シリサイド化工程の後の任意の時期に、該高融点金属
膜の該一部が除去されたために、該サイドウォール上に
あって該高融点金属と反応しなかった該シリコン膜を除
去する未反応シリコン膜除去工程と、を包含し、そのこ
とにより上記目的が達成される。

【００２１】 本発明の他の半導体装置の製造方法は、
側面が絶縁膜からなるサイドウォールで覆われたゲート
電極が、ゲート絶縁膜を介して、第１導電型のシリコン
基板のチャンネル領域上に形成されている半導体装置を
製造する方法であって、該シリコン基板における素子領
域の周囲にフィールド絶縁膜を形成して、素子領域にゲ
ート絶縁膜およびゲート電極を形成する工程と、該フィ
ールド絶縁膜と該シリコン基板と該ゲート電極とを覆う
ように高融点金属膜を形成する高融点金属膜形成工程
と、該高融点金属膜上の全面に多結晶シリコン膜を形成
するシリコン膜形成工程と、低等方性薄膜堆積手段によ
って、マスク絶縁膜を該多結晶シリコン膜上に形成する
マスク絶縁膜形成工程と、該マスク絶縁膜を等方的にエ
ッチングすることにより、該サイドウォール上のマスク
絶縁膜のみを除去し、それによって該多結晶シリコン膜
の該サイドウォール上に位置する部分を露出させるマス
ク絶縁膜除去工程と、該サイドウォール上に露出した多
結晶シリコン膜のみを選択的に除去するシリコン膜膜除
去工程と、熱処理によって該高融点金属膜の高融点金属
と該多結晶シリコン膜のシリコンとを反応させ、それに
よって高融点金属シリサイドを生成する高融点金属シリ
サイド化工程と、該高融点金属シリサイドに第２導電型
の不純物を注入する不純物注入工程と、熱処理によって
該高融点金属シリサイド中の該不純物を該シリコン基板
に拡散させる不純物拡散工程と、該高融点金属シリサイ
ド化工程の後の任意の時期に、該多結晶シリコン膜の一
部が除去されたために、該サイドウォール上にあって該
多結晶シリコンと反応していない該高融点金属膜を除去
する未反応高融点金属膜除去工程と、を包含し、そのこ
とにより上記目的が達成される。

【００２２】

【００２３】

【００２４】

【００２５】

【００２６】 請求項１及び請求項２の発明によれば、
シリコン基板上にゲート電極が形成されている場合に、
常圧ＣＶＤ等の低等方性薄膜堆積手段によって堆積され
たマスク絶縁膜の段差被覆性の悪さを利用して、このゲ
ート電極の側面を除いたシリコン基板上及びゲート電極
上にのみ選択的に高融点金属シリサイドを生成すること
ができる。従って、高融点金属シリサイドを実際のＭＯ
Ｓトランジスタのソース・ドレイン領域上に自己整合的
に生成することができるようになる。

【００２７】

【００２８】

【実施例】本発明を実施例について以下に説明する。

【００２９】まず、図１から図６を参照しながら、本発
明の第１実施例を説明する。なお、図１９〜図２５に示
した従来例と同様の機能を有する構成部材には同じ番号
を付記している。以下、ｐ型のシリコン基板にｎ型の拡
散層を形成し、この拡散層のコンタクト部分を高融点金
属シリサイド化する場合について説明するが、ｎ型のシ
リコン基板にｐ型の拡散層を形成する場合も同様に実施
可能である。

【００３０】図１に示すように、ｐ型のシリコン基板１
上に１０００オングストローム程度の厚さの多結晶シリ
コン膜１０を堆積した後、図２に示すように、この多結
晶シリコン膜１０の表層部にイオン注入法により高融点
金属イオンを注入する。多結晶シリコン膜１０は、減圧
ＣＶＤ法により堆積される。また、高融点金属イオン
は、ここでは、後に形成する高融点金属膜８の材料と同
じ材料であるＴｉ（チタン）を用いる。この高融点金属
イオンの注入工程は、多結晶シリコン膜１０の表層部を
非晶質化（アモルファス化）して後の高融点金属シリサ
イド化を促進し、形成される高融点金属シリサイド層の
比抵抗（抵抗率）を減少させるためのものである。

【００３１】次に、図３に示すように、多結晶シリコン
膜１０上に高融点金属膜８を５００オングストローム程
度堆積した後、第１のＲＴＡ（急速加熱処理）によって
多結晶シリコン膜１０のシリコンと、高融点金属膜８の
高融点金属とを反応させることにより、図４に示すよう
に、高融点金属シリサイド層９を生成する。この場合の
ＲＴＡは、窒素雰囲気中で６２５℃、２０秒程度の急速
加熱を行う。高融点金属膜８の材料としてＴｉを用いる
ので、高融点金属シリサイド層９はチタンシリサイドと
なる。形成された高融点金属シリサイド層９の厚さは、
８００オングストローム程度である。この高融点金属シ
リサイド化で未反応となった表層部の高融点金属は、硫
酸と過酸化水素水の混合液によってエッチング除去され
る。

【００３２】次に、図５に示すように、高融点金属シリ
サイド層９にイオン注入法によりｎ型不純物イオンを注
入する。不純物イオンは、シリコン基板１とは逆の導電
型であるため、ここではｎ型の砒素（Ａｓ）を用いてい
る。ただし、ｎ型のシリコン基板１を使用する場合には
ｐ型の不純物イオンを注入することになる。イオン注入
法は、注入加速エネルギ１５０ＫｅＶ、ドーズ量５×１
０¹⁵ｃｍ^-2程度で行う。この注入加速エネルギは、ドー
ズ量の９０％程度が高融点金属シリサイド層９中に注入
されるように設定される。

【００３３】上記イオン注入工程後、第２のＲＴＡによ
って高融点金属シリサイド層９のチタンシリサイドを安
定なＴｉＳｉ₂−Ｃ５４結晶構造に変化させる。この場
合のＲＴＡは、窒素雰囲気中で９５０℃、３０秒程度の
急速加熱を行う。ここで、高融点金属シリサイド層９
は、不純物イオンの注入の前に高融点金属シリサイド化
されているので、ＲＴＡにより容易に結晶化される。

【００３４】また、高融点金属シリサイド層９の結晶化
後（第２のＲＴＡ後）、図６に示すように、この上に層
間絶縁膜１２を堆積する。その後、熱処理によって高融
点金属シリサイド層９中の不純物イオンをシリコン基板
１の表層部に拡散させることにより、シリコン基板１中
にｎ⁺拡散層７を形成する。９００℃、１５分程度の条
件で熱処理を行うことにより、高融点金属シリサイド層
９中の不純物イオンがシリコン基板１の表層部に浅く拡
散されるようにする。形成された不純物拡散層の厚さ
（ＰＮ接合深さｘｊ）は、５００オングストローム程度
である。なお、層間絶縁膜１２は、上記熱処理時に高融
点金属シリサイド層９の酸化を防止する機能を有してい
る。

【００３５】本実施例によれば、シリコン基板１上に形
成した多結晶シリコン膜１０と高融点金属膜８とが反応
することにより、高融点金属シリサイド層９がシリコン
基板１の表面より上に形成される。そのため、高融点金
属シリサイド層９がシリコン基板１に食い込んでｎ⁺拡
散層７の厚さ（ＰＮ接合深さｘｊ）が変動するようなこ
とがなくなる。また、高融点金属シリサイド層９は、不
純物イオンの注入の前に高融点金属シリサイド化される
ので、容易に安定した結晶構造に変化し、抵抗が高くな
るようなことがなくなる。

【００３６】本実施例の方法により生成した高融点金属
シリサイド層９の抵抗率を測定した結果は１２μΩｃｍ
であった。これは、不純物イオンの注入の前に高融点金
属シリサイド化した従来の高融点金属シリサイド層９の
抵抗率約２０μΩｃｍと比較して十分に低い値である。
なお、高融点金属シリサイド層９を構成するチタンシリ
サイドは、一般には高温処理によって凝集が起こり易い
性質を有するが、本実施例では熱的に安定なＴｉＳｉ₂
−Ｃ５４結晶構造に完全に変化するため、このような凝
集も起こり難くなる。

【００３７】本実施例では、シリコン基板１上に、まず
多結晶シリコン膜１０を形成し、次に高融点金属膜８を
形成してから第１のＲＴＡによって高融点金属シリサイ
ド化を行ったが、シリコン基板１上に高融点金属膜８を
形成し、次に多結晶シリコン膜１０を形成してから第１
のＲＴＡによって高融点金属シリサイド化を行うように
することもできる。この場合、ＲＴＡを上記のように６
００〜７００℃程度の比較的低温で行うので、高融点金
属膜８の高融点金属が上層の多結晶シリコン１０のシリ
コンのみと反応し、下層のシリコン基板１のシリコンと
反応することはほとんどないので、高融点金属シリサイ
ド層９がこのシリコン基板１に食い込むおそれは生じな
い。なお、多結晶シリコン膜１０を使用する代わりに、
非晶質シリコン膜を使用してもよい。

【００３８】図７から図１３を参照して、本発明の第２
実施例を説明する。なお、図１９〜図２５に示した従来
例と同様の機能を有する構成部材には同じ番号を付記す
る。本実施例の説明は、ｎチャンネルＭＯＳＦＥＴの製
造方法について行う。なお、ｐチャンネルＭＯＳＦＥＴ
を製造する場合にも、ｎ型のシリコン基板とｐ型不純物
を用いることにより同様に実施可能である。

【００３９】まず、図７に示すように、通常の工程によ
って、ｐ型のシリコン基板１の素子領域の周囲にフィー
ルド酸化膜２を形成した後、チャンネル領域の上方にゲ
ート絶縁膜３とゲート電極４を順に形成する。この後、
シリコン基板１の表層部にＰ（リン）等のｎ型の不純物
をイオン注入して、ソース・ドレイン領域に浅いｎ^-拡
散層５を形成する。ゲート電極４には、多結晶シリコン
が用いられる。ｎ^-拡散層５の形成のためのイオン注入
は、注入エネルギ１０〜４０ＫｅＶ、ドーズ量１×１０
¹²〜１×１０¹⁴ｃｍ^-2程度で行う。このｎ^-拡散層５
は、ゲート電極４のエッジ部によるチャンネル領域の電
界を緩和するために形成されるＬＤＤとして機能する。
ｎ^-拡散層５の形成後、ゲート電極４を覆うようにして
ＳｉＯ₂等の絶縁膜を３００〜１５００オングストロー
ム程度堆積する。その絶縁膜をエッチバックすることに
より、ゲート電極４の側面にサイドウォール６を形成す
る。この後、多結晶シリコン膜１０と高融点金属膜８を
順に形成する。多結晶シリコン膜１０は、多結晶シリコ
ンからなるシリコン膜であり、減圧ＣＶＤ法等によって
３００〜１５００オングストローム程度の厚さに堆積さ
れる。また、高融点金属膜８は、Ｔｉ（チタン）等の高
融点金属からなり、スパッタ法等によって３００〜１０
００オングストローム程度の厚さに堆積される。

【００４０】次に、図８に示すように、スパッタ法又は
常圧ＣＶＤ法等の段差被覆性（ステップカバレッジ）の
比較的に良くない成膜方法で、ＳｉＯ₂等の絶縁膜１３
を５００〜１５００オングストローム程度堆積する。本
明細書においては、このような段差被覆性の比較的悪い
薄膜堆積方法を、「低等方性薄膜堆積手段」と称する。
このような低等性薄膜堆積手段によれば、シリコン基板
１の表面に並行な面上には、比較的厚い膜が堆積される
のに対して、シリコン基板１の表面から傾いた斜面上に
は、比較的に薄い膜が堆積されることとなる。一般に、
スパッタリング法や蒸着法等の物理的薄膜堆積方法は、
この低等方性薄膜堆積手段に含まれ、化学的気相成長法
は、常圧に近い圧力で堆積が実行され場合、低等方性薄
膜堆積手段に含まれる。サイドウォール上の膜厚が、他
の部分上の膜厚よりも相対的に薄くなるような薄膜堆積
方法は、すべて、本明細書でいう低等方性薄膜堆積手段
に実質的に含まれる。

【００４１】図９に示すように、フィールド酸化膜２よ
り外側に位置する多結晶シリコン膜１０と高融点金属膜
８及び絶縁膜１３を、フォトリソグラフィ及びエッチン
グを用いたパターニングによって除去する。絶縁膜１３
を段差被覆性の悪い成膜方法で形成したため、絶縁膜１
３の厚さは、平坦なゲート電極４上やソース・ドレイン
領域の上方に比べ、傾斜面となるサイドウォール６上で
薄くなる。サイドウォール６上における絶縁膜１３の厚
さは、例えば、１００〜６００オングストローム以下と
なる。

【００４２】図１０に示すように、この絶縁膜１３を等
方性エッチングにより均等に薄くすることにより、膜厚
の薄いサイドウォール６上の絶縁膜１３のみを完全に除
去し、この部分の高融点金属膜８を露出させると共に、
ゲート電極４上やソース・ドレイン領域の上方の絶縁膜
１３を残留させる。等方性のエッチングは、例えば、フ
ッ酸溶液等のウェットエッチ又はＲＩＥ等を用いて実行
される。そして、図１１に示すように、残留した絶縁膜
１３をマスクとして、サイドウォール６上に露出した高
融点金属膜８を除去する。この高融点金属膜８の除去
は、硫酸と過酸化水素水との混合水溶液又はアンモニア
と過酸化水素水との混合水溶液等によるエッチングを用
いて行う。

【００４３】上記のようにしてサイドウォール６上の高
融点金属膜８のみが選択的に除去された後、図１２に示
すように、第１の熱処理を行うことにより、多結晶シリ
コン膜１０のシリコンと高融点金属膜８の高融点金属と
を反応させて準安定な高融点金属シリサイド層９を生成
する。この場合の熱処理は、６００〜７００℃程度の比
較的低温で行う。この際、サイドウォール６上の多結晶
シリコン膜１０は、高融点金属膜８が除去されたために
未反応のまま残る。

【００４４】多結晶シリコン膜１０を高融点金属シリサ
イド化した後に、Ａｓ（砒素）等のｎ型の不純物を高融
点金属シリサイド層９にイオン注入する。イオン注入
は、注入エネルギ１００〜２００ＫｅＶ、ドーズ量×１
０¹⁴〜１×１０¹⁶ｃｍ^-2程度で行う。また、この後、第
２の熱処理によって高融点金属シリサイド層９の準安定
な高融点金属シリサイドを安定した結晶構造（チタンシ
リサイドの場合には、ＴｉＳｉ₂−Ｃ５４）に変化させ
る。この場合の熱処理は、８５０〜１０００℃程度の比
較的高温で行う。

【００４５】上記のようにして高融点金属シリサイド層
９の形成が完了すると、図１３に示すように、再び残留
した絶縁膜１３をマスクとしてＲＩＥ等の等方性エッチ
ングによりサイドウォール６上の未反応の多結晶シリコ
ン膜１０を除去する。その後、これらの上面全面にＳｉ
Ｏ₂等の絶縁膜１４を３００〜１０００オングストロー
ム程度堆積する。そして、不純物活性化のためのアニー
ルによって、高融点金属シリサイド層９に注入された不
純物をシリコン基板１の表層部に拡散させてソース・ド
レイン領域となるｎ⁺拡散層７を形成する。絶縁膜１４
は、シリコン基板１の酸化防止のためのものであり、Ｐ
ＥＣＶＤ（ブラズマＣＶＤ）等により低温で形成する。

【００４６】本実施例によれば、シリコン基板１上に形
成した多結晶シリコン膜１０と高融点金属膜８とが反応
することにより高融点金属シリサイド層９が生成される
ので、この高融点金属シリサイド層９がシリコン基板１
に食い込んでｎ⁺拡散層７の厚さ（ＰＮ接合深さｘｊ）
が影響されるということがなくなる。そのため、ソース
・ドレインの浅接合化を容易に実現することができるよ
うになる。また、高融点金属シリサイド層９は、不純物
イオンの注入の前に高融点金属シリサイド化されるの
で、容易に安定した結晶構造に変化し、ソース・ドレイ
ンの抵抗が高くなるようなことがなくなる。

【００４７】また、高融点金属シリサイド層９の形成
が、ソース・ドレインに対して、自己整合的に行われる
ため、フォトリソグラフィ工程におけるマスクアライメ
ントのための寸法マージンを確保する必要がない。その
ため、レイアウト面積の縮小が可能となる。

【００４８】本実施例では、多結晶シリコン膜１０を高
融点金属膜８の下層として第１の熱処理により高融点金
属シリサイド化を行ったが、高融点金属膜８を下層とし
多結晶シリコン膜１０を上層に形成して高融点金属シリ
サイド化を行うようにすることもできる。この場合、第
１の熱処理を上記のように６００〜７００℃Ｃ程度の比
較的低温で行うので、高融点金属膜８の高融点金属が上
層の多結晶シリコン膜１０のシリコンのみと反応し、下
層のシリコン基板１のシリコンと反応することはほとん
どない。そのため、高融点金属シリサイド層９がシリコ
ン基板１に食い込むおそれは生じない。

【００４９】図１４から図１８を参照しながら、本発明
の第３実施例を説明する。なお、図１９〜図２５に示し
た従来例と同様の機能を有する構成部材には同じ番号を
付記する。

【００５０】本実施例の説明も、第３実施例の説明と同
様に、ｎチャンネルＭＯＳＦＥＴの製造方法について説
明する。なお、ｐチャンネルＭＯＳＦＥＴを製造する場
合にも、同様に実施可能であることは同じである。

【００５１】まず、図１４に示すように、通常の工程に
よって、ｐ型のシリコン基板１の素子領域の周囲にフィ
ールド酸化膜２を形成した後、チャンネル領域の上方に
ゲート絶縁膜３とゲート電極４を順に形成する。その
後、ゲート電極４の側面及び上面を覆う酸化膜１５を形
成する。ゲート電極４は、下層の多結晶シリコンと上層
のタングステンシリサイドとの２層構造からなるポリサ
イド構造を有している。タングステンシリサイド層の存
在により、ゲート電極４の抵抗が低減されている。

【００５２】次に、図１５に示すように、フィールド酸
化膜２とゲート電極４で覆われた部分以外のシリコン基
板１が露出した部分に選択的に多結晶シリコン膜１０を
成長させる。また、この多結晶シリコン膜１０にイオン
注入法により高融点金属イオンを注入し、表層部を非晶
質化させる。そして、図１６に示すように、この多結晶
シリコン膜１０上に高融点金属膜８を堆積して覆う。高
融点金属イオン及び高融点金属膜８は、共にＴｉを用い
る。

【００５３】上記のようにして高融点金属膜８が堆積さ
れると、図１７に示すように、第１のＲＴＡを行い、多
結晶シリコン膜１０のシリコンと高融点金属膜８の高融
点金属とを反応させて準安定な高融点金属シリサイド層
９を生成する。この場合のＲＴＡは、窒素雰囲気中で６
２５℃，２０秒程度で行う。また、高融点金属膜８の表
層部の未反応の高融点金属は、硫酸と過酸化水素水との
混合水溶液でエッチング除去する。

【００５４】そして、この高融点金属シリサイド層９に
Ａｓ（砒素）等のｎ型の不純物をイオン注入する。イオ
ン注入は、注入エネルギ１５０ＫｅＶ、ドーズ量５×１
０¹⁵ｃｍ^-2程度で行う。この注入エネルギは、ドーズ量
の９５％以上が高融点金属シリサイド層９中に注入され
るように設定される。また、このイオン注入が完了する
と、第２のＲＴＡを行い、準安定な高融点金属シリサイ
ド層９を安定なＴｉＳｉ₂−Ｃ５４結晶構造に変化させ
る。

【００５５】上記のようにして高融点金属シリサイド層
９を結晶化した後、図１８に示すように、層間絶縁膜１
２を堆積する。その後、９００℃、１５分程度の熱処理
を行うことにより、高融点金属シリサイド層９に注入さ
れた不純物をシリコン基板１の表層部に拡散させて、ソ
ース・ドレイン領域となるｎ⁺拡散層７を形成する。

【００５６】この結果、本実施例によれば、シリコン基
板１の上層に形成した多結晶シリコン膜１０と高融点金
属膜８とが反応することにより高融点金属シリサイド層
９が生成されるので、この高融点金属シリサイド層９が
シリコン基板１に食い込んでｎ⁺拡散層７の深さが影響
されるということがなくなり、ソース・ドレインの浅接
合化を容易に実現することができるようになる。また、
高融点金属シリサイド層９は、不純物イオンの注入の前
に高融点金属シリサイド化されるので、容易に安定した
結晶構造に変化し、ソース・ドレインの抵抗が高くなる
ようなことがなくなる。

【００５７】なお、上記全ての実施例では、多結晶シリ
コンによって形成される多結晶シリコン膜１０を用いた
が、非晶質シリコンによって形成されたシリコン膜を用
いることもできる。また、高融点金属膜８は、Ｔｉを用
いたが、この他にＮｉ（ニッケル）、Ｃｏ（コバル
ト）、Ｚｒ（ジルコニウム）、Ｖ（バナジウム）、また
はＨｆ（ハフニウム）等の高融点金属を用いることもで
きる。採用する高融点金属の種類に応じて、シリサイド
化のための熱処理条件は適宜好ましい条件に選択され
る。

【００５８】また、各薄膜堆積工程で成長させる膜の厚
さに応じて、イオン注入の加速エネルギは変更され得
る。上記各実施例に使用された数値以外の数値を用いて
も本発明の効果は得られる。

【００５９】

【発明の効果】このように本発明の半導体装置の製造方
法によれば、シリコン膜と高融点金属膜を反応させるこ
とにより、高融点金属シリサイド層をシリコン基板表面
よりも上に生成するので、シリサイド化がシリコン基板
内の拡散層の浅接合化に悪影響を与えることがなくな
る。しかも、高融点金属シリサイド層の生成後に高融点
金属中に不純物イオンの注入を行うので、高融点金属シ
リサイドを熱安定性の高い結晶構造にすることができる
ようになり、それによってシート抵抗の低減を図ること
ができる。

【００６０】また、本発明の半導体装置の製造方法によ
れば、非等方的な薄膜堆積手段でサイドウォール上の絶
縁膜の膜厚を選択的にかつ自己整合的に減少させる工程
と、その薄膜化した部分を除去する工程とを包含するこ
とによって、シリコン基板表面よりも上に位置する高融
点金属層を備えたサリイサイド構造を形成している。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すものであって、高融
点金属シリサイド化の第１工程を模式的に示す縦断面図
である。

【図２】本発明の第１実施例を示すものであって、高融
点金属シリサイド化の第２工程を模式的に示す縦断面図
である。

【図３】本発明の第１実施例を示すものであって、高融
点金属シリサイド化の第３工程を模式的に示す縦断面図
である。

【図４】本発明の第１実施例を示すものであって、高融
点金属シリサイド化の第４工程を模式的に示す縦断面図
である。

【図５】本発明の第１実施例を示すものであって、高融
点金属シリサイド化の第５工程を模式的に示す縦断面図
である。

【図６】本発明の第１実施例を示すものであって、高融
点金属シリサイド化の第６工程を模式的に示す縦断面図
である。

【図７】本発明の第２実施例を示すものであって、ＭＯ
Ｓトランジスタの第１製造工程を模式的に示す縦断面図
である。

【図８】本発明の第２実施例を示すものであって、ＭＯ
Ｓトランジスタの第２製造工程を模式的に示す縦断面図
である。

【図９】本発明の第２実施例を示すものであって、ＭＯ
Ｓトランジスタの第３製造工程を模式的に示す縦断面図
である。

【図１０】本発明の第２実施例を示すものであって、Ｍ
ＯＳトランジスタの第４製造工程を模式的に示す縦断面
図である。

【図１１】本発明の第２実施例を示すものであって、Ｍ
ＯＳトランジスタの第５製造工程を模式的に示す縦断面
図である。

【図１２】本発明の第２実施例を示すものであって、Ｍ
ＯＳトランジスタの第６製造工程を模式的に示す縦断面
図である。

【図１３】本発明の第２実施例を示すものであって、Ｍ
ＯＳトランジスタの第７製造工程を模式的に示す縦断面
図である。

【図１４】本発明の第３実施例を示すものであって、Ｍ
ＯＳトランジスタの第１製造工程を模式的に示す縦断面
図である。

【図１５】本発明の第３実施例を示すものであって、Ｍ
ＯＳトランジスタの第２製造工程を模式的に示す縦断面
図である。

【図１６】本発明の第３実施例を示すものであって、Ｍ
ＯＳトランジスタの第３製造工程を模式的に示す縦断面
図である。

【図１７】本発明の第３実施例を示すものであって、Ｍ
ＯＳトランジスタの第４製造工程を模式的に示す縦断面
図である。

【図１８】本発明の第３実施例を示すものであって、Ｍ
ＯＳトランジスタの第５製造工程を模式的に示す縦断面
図である。

【図１９】第１の従来例を示すものであって、ＭＯＳト
ランジスタの第１製造工程を模式的に示す縦断面図であ
る。

【図２０】第１の従来例を示すものであって、ＭＯＳト
ランジスタの第２製造工程を模式的に示す縦断面図であ
る。

【図２１】第１の従来例を示すものであって、ＭＯＳト
ランジスタの第３製造工程を模式的に示す縦断面図であ
る。

【図２２】第２の従来例を示すものであって、ＭＯＳト
ランジスタの第１製造工程を模式的に示す縦断面図であ
る。

【図２３】第２の従来例を示すものであって、ＭＯＳト
ランジスタの第２製造工程を模式的に示す縦断面図であ
る。

【図２４】第２の従来例を示すものであって、ＭＯＳト
ランジスタの第３製造工程を模式的に示す縦断面図であ
る。

【図２５】第２の従来例を示すものであって、ＭＯＳト
ランジスタの第４製造工程を模式的に示す縦断面図であ
る。

【符号の説明】

１ シリコン基板 ３ ゲート絶縁膜 ４ ゲート電極 ６ サイドウォール ７ 拡散層 ８ 高融点金属膜 ９ 高融点金属シリサイド層 １０ 多結晶シリコン膜 １５ 酸化膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小瀧 浩 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭62−33466（ＪＰ，Ａ) 特開 昭61−3461（ＪＰ，Ａ) 特開 昭63−299377（ＪＰ，Ａ) 特開 昭62−7165（ＪＰ，Ａ) 特開 昭60−68612（ＪＰ，Ａ) 特開 平５−67584（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 側面が絶縁膜からなるサイドウォールで
   覆われたゲート電極が、ゲート絶縁膜を介して、第１導
   電型のシリコン基板のチャンネル領域上に形成されてい
   る半導体装置を製造する方法であって、 該シリコン基板における素子領域の周囲にフィールド絶
   縁膜を形成して、素子領域にゲート絶縁膜およびゲート
   電極を形成する工程と、 該フィールド絶縁膜と該シリコン基板と該ゲート電極と
   を覆うように、多結晶シリコン膜を形成するシリコン膜
   形成工程と、 該多結晶シリコン膜上の全面に高融点金属膜を形成する
   高融点金属膜形成工程と、 低等方性薄膜堆積手段によって、マスク絶縁膜を該高融
   点金属膜上に形成するマスク絶縁膜形成工程と、 該マスク絶縁膜を等方的にエッチングすることにより、
   該サイドウォール上のマスク絶縁膜のみを除去し、それ
   によって該高融点金属膜の該サイドウォール上に位置す
   る部分を露出させるマスク絶縁膜除去工程と、 該サイドウォール上に開口部を有する該マスク絶縁膜を
   マスクとして、該サイドウォール上の露出した高融点金
   属膜のみを選択的に除去する高融点金属膜除去工程と、 熱処理によって該シリコン膜のシリコンと該高融点金属
   膜の高融点金属とを反応させ、それによって高融点金属
   シリサイドを生成する高融点金属シリサイド化工程と、 該高融点金属シリサイドに第２導電型の不純物を注入す
   る不純物注入工程と、 熱処理によって該高融点金属シリサイド中の該不純物を
   該シリコン基板に拡散させる不純物拡散工程と、 該高融点金属シリサイド化工程の後の任意の時期に、該
   高融点金属膜の該一部が除去されたために、該サイドウ
   ォール上にあって該高融点金属と反応しなかった該シリ
   コン膜を除去する未反応シリコン膜除去工程と、 を包含する半導体装置の製造方法。
2. 【請求項２】 側面が絶縁膜からなるサイドウォールで
   覆われたゲート電極が、ゲート絶縁膜を介して、第１導
   電型のシリコン基板のチャンネル領域上に形成されてい
   る半導体装置を製造する方法であって、 該シリコン基板における素子領域の周囲にフィールド絶
   縁膜を形成して、素子領域にゲート絶縁膜およびゲート
   電極を形成する工程と、 該フィールド絶縁膜と該シリコン基板と該ゲート電極と
   を覆うように高融点金属膜を形成する高融点金属膜形成
   工程と、該高融点金属膜上の全面に多結晶シリコン膜を形成する
   シリコン膜形成工程と、 低等方性薄膜堆積手段によって、マスク絶縁膜を該多結
   晶シリコン膜上に形成するマスク絶縁膜形成工程と、 該マスク絶縁膜を等方的にエッチングすることにより、
   該サイドウォール上のマスク絶縁膜のみを除去し、それ
   によって該多結晶シリコン膜の該サイドウォール上に位
   置する部分を露出させるマスク絶縁膜除去工程と、 該サイドウォール上に露出した多結晶シリコン膜のみを
   選択的に除去するシリコン膜膜除去工程と、 熱処理によって該高融点金属膜の高融点金属と該多結晶
   シリコン膜のシリコンとを反応させ、それによって高融
   点金属シリサイドを生成する高融点金属シリサイド化工
   程と、 該高融点金属シリサイドに第２導電型の不純物を注入す
   る不純物注入工程と、 熱処理によって該高融点金属シリサイド中の該不純物を
   該シリコン基板に拡散させる不純物拡散工程と、 該高融点金属シリサイド化工程の後の任意の時期に、該
   多結晶シリコン膜の一部が除去されたために、該サイド
   ウォール上にあって該多結晶シリコンと反応していない
   該高融点金属膜を除去する未反応高融点金属膜除去工程
   と、 を包含する半導体装置の製造方法。