JP3496723B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3496723B2 JP3496723B2 JP07725293A JP7725293A JP3496723B2 JP 3496723 B2 JP3496723 B2 JP 3496723B2 JP 07725293 A JP07725293 A JP 07725293A JP 7725293 A JP7725293 A JP 7725293A JP 3496723 B2 JP3496723 B2 JP 3496723B2
- Authority
- JP
- Japan
- Prior art keywords
- refractory metal
- film
- insulating film
- silicon
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
層を有する半導体装置の製造方法に関する。
細化に伴いMOSトランジスタのチャンネル長が極めて
短くなっている。このようにチャンネル長が短くなる
と、短チャンネル効果によって、反転しきい値にバラツ
キが生じたり、サブスレショルド特性の劣化によるオフ
リーク電流が増大したり、またパンチスルー等が発生し
易くなる。
を抑制するために、シリコン基板に形成する拡散層を薄
くして、ソース・ドレインの各接合を浅接合化すること
が行われていた。浅接合(Shallow Junct
ion)は、ソース・ドレイン領域に不純物イオンを注
入する際の加速エネルギを低減することにより、また、
ランプ加度熱等の急速加熱(RTA)による活性化アニ
ールによって拡散距離を減少させることにより、ある程
度実現できる。
ンのシート抵抗(拡散層抵抗)を増大させるので、これ
による抵抗(寄生抵抗)の増加がMOSトランジスタの
動作速度の低下をもたらす。このため、従来技術では、
ソース・ドレインを浅接合化すると共に、シリコン基板
の拡散層の上部を高融点金属シリサイド化して、シート
抵抗の低減化を図っていた。
ト部分の高融点金属シリサイド化工程の従来例を説明す
る。
等の一般的な製法によって、p型のシリコン基板1の素
子領域(活性領域)の周囲にフィールド酸化膜2を形成
した後、素子領域においてチャンネル領域となる部分上
にゲート絶縁膜3と、多結晶シリコンからなるゲート電
極4とを形成する。この後、ゲート電極4をマスクとし
て、シリコン基板1の露出した表層部にn型不純物イオ
ンをごく浅く低濃度に注入することにより、ゲート電極
4に対して自己整合した位置にn-拡散層5を形成す
る。このn-拡散層5は、電界強度の勾配を低減するた
めのLDDとなる。ゲート電極を覆うように絶縁膜を堆
積した後、その絶縁膜を上面からエッチバックすること
によって、ゲート電極4の側面にサイドウォール6を形
成する。その後、ゲート電極4及びサイドウォール6を
マスクとして、シリコン基板1の表層部にn型不純物イ
オンを高濃度に注入することにより、ゲート電極4及び
サイドウォール6に対して自己整合した位置にn+拡散
層7を形成する。
1やフィールド酸化膜2及びゲート電極4上にTi(チ
タン)等の高融点金属膜8を堆積する。そして、熱処理
を行うことにより、図21に示すように、シリコン基板
1及びゲート電極4の露出するシリコン部分と高融点金
属膜8とが接触する領域において、シリコンと高融点金
属とを熱反応させる。この反応により、シリコンが露出
している領域に自己整合的に高融点金属シリサイド層9
が生成される。高融点金属膜8において、そのの下にシ
リコンが存在しない部分は、シリサイド化しない。シリ
サイド化しなかった、サイドウォール6上及びフィール
ド酸化膜2上の高融点金属膜8を、ウエットエッチング
により除去する。
領域となるn+拡散層7の表層部分に対して、自己整合
的に高融点金属シリサイド層9が生成される結果、これ
によってソース及びドレイン領域のシート抵抗が低下す
る。このようなトランジスタは、サリサイド型トランジ
スタと呼ばれている。
リサイド化工程を包含するの他の従来例を説明する。
図22に示すように、p型のシリコン基板1の素子領域
の周囲にフィールド酸化膜2を形成した後、これらの上
に多結晶シリコン膜10と酸化膜11を形成し、MOS
トランジスタのチャンネル領域となる部分をシリコン基
板1が露出するまでRIEによりエッチングする。次
に、図23に示すように、酸化膜11を除去し、チャン
ネル領域上に選択的にゲート絶縁膜3及びゲート電極4
を積層し、図24に示すように、n型の不純物をイオン
注入法により高濃度にドーピングして、シリコン基板1
の表層部におけるゲート電極4の両側にn+拡散層7を
形成する。
によってこれらの上層にTi等からなる高融点金属膜8
を堆積し、RTA(急速加熱処理)によってこの高融点
金属膜8の高融点金属と多結晶シリコン膜10及びゲー
ト電極4のシリコンとを反応させ高融点金属シリサイド
層9を生成させて後、ゲート絶縁膜3が露出した部分の
未反応の高融点金属膜8を除去する。
レイン領域となるn+拡散層7上の多結晶シリコン膜1
0及びゲート電極4の多結晶シリコンに対して、自己整
合的に高融点金属シリサイド層9が生成され、これによ
ってソース・ドレイン領域の寄生抵抗が低減される。
〜図21に示した従来例では、シリコン基板1の表層部
のシリコンが高融点金属膜8の高融点金属と反応し、高
融点金属シリサイド層9がシリコン基板1に食い込んで
生成されるので、n+拡散層7を高融点金属シリサイド
層9が生成される深さ(侵食する部分の厚さ)よりも十
分に深く形成しておく必要がある。従って、この方法で
は、高融点金属シリサイド層9の生成後のn+拡散層7
の厚さ(基板表面から計測したPN接合の深さxj)を
正確に制御することが困難になる。そのため、高融点金
属シリサイド化の本来の目的であるソース・ドレインの
浅接合化が制限されるという問題があった。
は、n+拡散層7の上部に形成した多結晶シリコン膜1
0のシリコンと高融点金属膜8の高融点金属とを反応さ
せて高融点金属シリサイド層9を生成するので、このn
+拡散層7の厚さ(PN接合深さxj)が、シリサイド
化に影響されるおそれはなくなる。しかしながら、シリ
サイド化前に、n型不純物をイオン注入法により多結晶
シリコン膜10を介してドーピングするので、この後の
RTAによる高融点金属シリサイド化工程において、不
純物の影響により多結晶シリコン膜10と高融点金属膜
8とのシリサイド化が精密に制御できなくなる。また、
多結晶シリコン膜10は、柱状の結晶粒(グレイン)か
らなるため、高融点金属と均一に反応することが困難で
ある。従って、この方法では、熱的に安定した結晶構造
を有し、表面モフォロジーの優れた高融点金属シリサイ
ド層9を形成することが困難であるため、シリサイド化
によるソース及びドレイン抵抗の低減が制限されるとい
う問題があった。
の拡散層の浅接合化に悪影響を与えることなく、しか
も、熱的安定性の高い結晶構造を有する高融点金属シリ
サイド層を容易に形成することのできる半導体装置の製
造方法を提供することを目的としている。
リサイド層をソース及びドレイン領域上に自己整合的に
形成する、新しい半導体装置の製造方法を提供すること
を目的としている。
造方法は、側面が絶縁膜からなるサイドウォールで覆わ
れたゲート電極が、ゲート絶縁膜を介して、第1導電型
のシリコン基板のチャンネル領域上に形成されている半
導体装置を製造する方法であって、該シリコン基板にお
ける素子領域の周囲にフィールド絶縁膜を形成して、素
子領域にゲート絶縁膜およびゲート電極を形成する工程
と、該フィールド絶縁膜と該シリコン基板と該ゲート電
極とを覆うように、多結晶シリコン膜を形成するシリコ
ン膜形成工程と、該多結晶シリコン膜上の全面に高融点
金属膜を形成する高融点金属膜形成工程と、低等方性薄
膜堆積手段によって、マスク絶縁膜を該高融点金属膜上
に形成するマスク絶縁膜形成工程と、該マスク絶縁膜を
等方的にエッチングすることにより、該サイドウォール
上のマスク絶縁膜のみを除去し、それによって該高融点
金属膜の該サイドウォール上に位置する部分を露出させ
るマスク絶縁膜除去工程と、該サイドウォール上に開口
部を有する該マスク絶縁膜をマスクとして、該サイドウ
ォール上の露出した高融点金属膜のみを選択的に除去す
る高融点金属膜除去工程と、熱処理によって該シリコン
膜のシリコンと該高融点金属膜の高融点金属とを反応さ
せ、それによって高融点金属シリサイドを生成する高融
点金属シリサイド化工程と、該高融点金属シリサイドに
第2導電型の不純物を注入する不純物注入工程と、熱処
理によって該高融点金属シリサイド中の該不純物を該シ
リコン基板に拡散させる不純物拡散工程と、該高融点金
属シリサイド化工程の後の任意の時期に、該高融点金属
膜の該一部が除去されたために、該サイドウォール上に
あって該高融点金属と反応しなかった該シリコン膜を除
去する未反応シリコン膜除去工程と、を包含し、そのこ
とにより上記目的が達成される。
側面が絶縁膜からなるサイドウォールで覆われたゲート
電極が、ゲート絶縁膜を介して、第1導電型のシリコン
基板のチャンネル領域上に形成されている半導体装置を
製造する方法であって、該シリコン基板における素子領
域の周囲にフィールド絶縁膜を形成して、素子領域にゲ
ート絶縁膜およびゲート電極を形成する工程と、該フィ
ールド絶縁膜と該シリコン基板と該ゲート電極とを覆う
ように高融点金属膜を形成する高融点金属膜形成工程
と、該高融点金属膜上の全面に多結晶シリコン膜を形成
するシリコン膜形成工程と、低等方性薄膜堆積手段によ
って、マスク絶縁膜を該多結晶シリコン膜上に形成する
マスク絶縁膜形成工程と、該マスク絶縁膜を等方的にエ
ッチングすることにより、該サイドウォール上のマスク
絶縁膜のみを除去し、それによって該多結晶シリコン膜
の該サイドウォール上に位置する部分を露出させるマス
ク絶縁膜除去工程と、該サイドウォール上に露出した多
結晶シリコン膜のみを選択的に除去するシリコン膜膜除
去工程と、熱処理によって該高融点金属膜の高融点金属
と該多結晶シリコン膜のシリコンとを反応させ、それに
よって高融点金属シリサイドを生成する高融点金属シリ
サイド化工程と、該高融点金属シリサイドに第2導電型
の不純物を注入する不純物注入工程と、熱処理によって
該高融点金属シリサイド中の該不純物を該シリコン基板
に拡散させる不純物拡散工程と、該高融点金属シリサイ
ド化工程の後の任意の時期に、該多結晶シリコン膜の一
部が除去されたために、該サイドウォール上にあって該
多結晶シリコンと反応していない該高融点金属膜を除去
する未反応高融点金属膜除去工程と、を包含し、そのこ
とにより上記目的が達成される。
シリコン基板上にゲート電極が形成されている場合に、
常圧CVD等の低等方性薄膜堆積手段によって堆積され
たマスク絶縁膜の段差被覆性の悪さを利用して、このゲ
ート電極の側面を除いたシリコン基板上及びゲート電極
上にのみ選択的に高融点金属シリサイドを生成すること
ができる。従って、高融点金属シリサイドを実際のMO
Sトランジスタのソース・ドレイン領域上に自己整合的
に生成することができるようになる。
明の第1実施例を説明する。なお、図19〜図25に示
した従来例と同様の機能を有する構成部材には同じ番号
を付記している。以下、p型のシリコン基板にn型の拡
散層を形成し、この拡散層のコンタクト部分を高融点金
属シリサイド化する場合について説明するが、n型のシ
リコン基板にp型の拡散層を形成する場合も同様に実施
可能である。
上に1000オングストローム程度の厚さの多結晶シリ
コン膜10を堆積した後、図2に示すように、この多結
晶シリコン膜10の表層部にイオン注入法により高融点
金属イオンを注入する。多結晶シリコン膜10は、減圧
CVD法により堆積される。また、高融点金属イオン
は、ここでは、後に形成する高融点金属膜8の材料と同
じ材料であるTi(チタン)を用いる。この高融点金属
イオンの注入工程は、多結晶シリコン膜10の表層部を
非晶質化(アモルファス化)して後の高融点金属シリサ
イド化を促進し、形成される高融点金属シリサイド層の
比抵抗(抵抗率)を減少させるためのものである。
膜10上に高融点金属膜8を500オングストローム程
度堆積した後、第1のRTA(急速加熱処理)によって
多結晶シリコン膜10のシリコンと、高融点金属膜8の
高融点金属とを反応させることにより、図4に示すよう
に、高融点金属シリサイド層9を生成する。この場合の
RTAは、窒素雰囲気中で625℃、20秒程度の急速
加熱を行う。高融点金属膜8の材料としてTiを用いる
ので、高融点金属シリサイド層9はチタンシリサイドと
なる。形成された高融点金属シリサイド層9の厚さは、
800オングストローム程度である。この高融点金属シ
リサイド化で未反応となった表層部の高融点金属は、硫
酸と過酸化水素水の混合液によってエッチング除去され
る。
サイド層9にイオン注入法によりn型不純物イオンを注
入する。不純物イオンは、シリコン基板1とは逆の導電
型であるため、ここではn型の砒素(As)を用いてい
る。ただし、n型のシリコン基板1を使用する場合には
p型の不純物イオンを注入することになる。イオン注入
法は、注入加速エネルギ150KeV、ドーズ量5×1
015cm-2程度で行う。この注入加速エネルギは、ドー
ズ量の90%程度が高融点金属シリサイド層9中に注入
されるように設定される。
って高融点金属シリサイド層9のチタンシリサイドを安
定なTiSi2−C54結晶構造に変化させる。この場
合のRTAは、窒素雰囲気中で950℃、30秒程度の
急速加熱を行う。ここで、高融点金属シリサイド層9
は、不純物イオンの注入の前に高融点金属シリサイド化
されているので、RTAにより容易に結晶化される。
後(第2のRTA後)、図6に示すように、この上に層
間絶縁膜12を堆積する。その後、熱処理によって高融
点金属シリサイド層9中の不純物イオンをシリコン基板
1の表層部に拡散させることにより、シリコン基板1中
にn+拡散層7を形成する。900℃、15分程度の条
件で熱処理を行うことにより、高融点金属シリサイド層
9中の不純物イオンがシリコン基板1の表層部に浅く拡
散されるようにする。形成された不純物拡散層の厚さ
(PN接合深さxj)は、500オングストローム程度
である。なお、層間絶縁膜12は、上記熱処理時に高融
点金属シリサイド層9の酸化を防止する機能を有してい
る。
成した多結晶シリコン膜10と高融点金属膜8とが反応
することにより、高融点金属シリサイド層9がシリコン
基板1の表面より上に形成される。そのため、高融点金
属シリサイド層9がシリコン基板1に食い込んでn+拡
散層7の厚さ(PN接合深さxj)が変動するようなこ
とがなくなる。また、高融点金属シリサイド層9は、不
純物イオンの注入の前に高融点金属シリサイド化される
ので、容易に安定した結晶構造に変化し、抵抗が高くな
るようなことがなくなる。
シリサイド層9の抵抗率を測定した結果は12μΩcm
であった。これは、不純物イオンの注入の前に高融点金
属シリサイド化した従来の高融点金属シリサイド層9の
抵抗率約20μΩcmと比較して十分に低い値である。
なお、高融点金属シリサイド層9を構成するチタンシリ
サイドは、一般には高温処理によって凝集が起こり易い
性質を有するが、本実施例では熱的に安定なTiSi2
−C54結晶構造に完全に変化するため、このような凝
集も起こり難くなる。
多結晶シリコン膜10を形成し、次に高融点金属膜8を
形成してから第1のRTAによって高融点金属シリサイ
ド化を行ったが、シリコン基板1上に高融点金属膜8を
形成し、次に多結晶シリコン膜10を形成してから第1
のRTAによって高融点金属シリサイド化を行うように
することもできる。この場合、RTAを上記のように6
00〜700℃程度の比較的低温で行うので、高融点金
属膜8の高融点金属が上層の多結晶シリコン10のシリ
コンのみと反応し、下層のシリコン基板1のシリコンと
反応することはほとんどないので、高融点金属シリサイ
ド層9がこのシリコン基板1に食い込むおそれは生じな
い。なお、多結晶シリコン膜10を使用する代わりに、
非晶質シリコン膜を使用してもよい。
実施例を説明する。なお、図19〜図25に示した従来
例と同様の機能を有する構成部材には同じ番号を付記す
る。本実施例の説明は、nチャンネルMOSFETの製
造方法について行う。なお、pチャンネルMOSFET
を製造する場合にも、n型のシリコン基板とp型不純物
を用いることにより同様に実施可能である。
って、p型のシリコン基板1の素子領域の周囲にフィー
ルド酸化膜2を形成した後、チャンネル領域の上方にゲ
ート絶縁膜3とゲート電極4を順に形成する。この後、
シリコン基板1の表層部にP(リン)等のn型の不純物
をイオン注入して、ソース・ドレイン領域に浅いn-拡
散層5を形成する。ゲート電極4には、多結晶シリコン
が用いられる。n-拡散層5の形成のためのイオン注入
は、注入エネルギ10〜40KeV、ドーズ量1×10
12〜1×1014cm-2程度で行う。このn-拡散層5
は、ゲート電極4のエッジ部によるチャンネル領域の電
界を緩和するために形成されるLDDとして機能する。
n-拡散層5の形成後、ゲート電極4を覆うようにして
SiO2等の絶縁膜を300〜1500オングストロー
ム程度堆積する。その絶縁膜をエッチバックすることに
より、ゲート電極4の側面にサイドウォール6を形成す
る。この後、多結晶シリコン膜10と高融点金属膜8を
順に形成する。多結晶シリコン膜10は、多結晶シリコ
ンからなるシリコン膜であり、減圧CVD法等によって
300〜1500オングストローム程度の厚さに堆積さ
れる。また、高融点金属膜8は、Ti(チタン)等の高
融点金属からなり、スパッタ法等によって300〜10
00オングストローム程度の厚さに堆積される。
常圧CVD法等の段差被覆性(ステップカバレッジ)の
比較的に良くない成膜方法で、SiO2等の絶縁膜13
を500〜1500オングストローム程度堆積する。本
明細書においては、このような段差被覆性の比較的悪い
薄膜堆積方法を、「低等方性薄膜堆積手段」と称する。
このような低等性薄膜堆積手段によれば、シリコン基板
1の表面に並行な面上には、比較的厚い膜が堆積される
のに対して、シリコン基板1の表面から傾いた斜面上に
は、比較的に薄い膜が堆積されることとなる。一般に、
スパッタリング法や蒸着法等の物理的薄膜堆積方法は、
この低等方性薄膜堆積手段に含まれ、化学的気相成長法
は、常圧に近い圧力で堆積が実行され場合、低等方性薄
膜堆積手段に含まれる。サイドウォール上の膜厚が、他
の部分上の膜厚よりも相対的に薄くなるような薄膜堆積
方法は、すべて、本明細書でいう低等方性薄膜堆積手段
に実質的に含まれる。
り外側に位置する多結晶シリコン膜10と高融点金属膜
8及び絶縁膜13を、フォトリソグラフィ及びエッチン
グを用いたパターニングによって除去する。絶縁膜13
を段差被覆性の悪い成膜方法で形成したため、絶縁膜1
3の厚さは、平坦なゲート電極4上やソース・ドレイン
領域の上方に比べ、傾斜面となるサイドウォール6上で
薄くなる。サイドウォール6上における絶縁膜13の厚
さは、例えば、100〜600オングストローム以下と
なる。
方性エッチングにより均等に薄くすることにより、膜厚
の薄いサイドウォール6上の絶縁膜13のみを完全に除
去し、この部分の高融点金属膜8を露出させると共に、
ゲート電極4上やソース・ドレイン領域の上方の絶縁膜
13を残留させる。等方性のエッチングは、例えば、フ
ッ酸溶液等のウェットエッチ又はRIE等を用いて実行
される。そして、図11に示すように、残留した絶縁膜
13をマスクとして、サイドウォール6上に露出した高
融点金属膜8を除去する。この高融点金属膜8の除去
は、硫酸と過酸化水素水との混合水溶液又はアンモニア
と過酸化水素水との混合水溶液等によるエッチングを用
いて行う。
融点金属膜8のみが選択的に除去された後、図12に示
すように、第1の熱処理を行うことにより、多結晶シリ
コン膜10のシリコンと高融点金属膜8の高融点金属と
を反応させて準安定な高融点金属シリサイド層9を生成
する。この場合の熱処理は、600〜700℃程度の比
較的低温で行う。この際、サイドウォール6上の多結晶
シリコン膜10は、高融点金属膜8が除去されたために
未反応のまま残る。
イド化した後に、As(砒素)等のn型の不純物を高融
点金属シリサイド層9にイオン注入する。イオン注入
は、注入エネルギ100〜200KeV、ドーズ量×1
014〜1×1016cm-2程度で行う。また、この後、第
2の熱処理によって高融点金属シリサイド層9の準安定
な高融点金属シリサイドを安定した結晶構造(チタンシ
リサイドの場合には、TiSi2−C54)に変化させ
る。この場合の熱処理は、850〜1000℃程度の比
較的高温で行う。
9の形成が完了すると、図13に示すように、再び残留
した絶縁膜13をマスクとしてRIE等の等方性エッチ
ングによりサイドウォール6上の未反応の多結晶シリコ
ン膜10を除去する。その後、これらの上面全面にSi
O2等の絶縁膜14を300〜1000オングストロー
ム程度堆積する。そして、不純物活性化のためのアニー
ルによって、高融点金属シリサイド層9に注入された不
純物をシリコン基板1の表層部に拡散させてソース・ド
レイン領域となるn+拡散層7を形成する。絶縁膜14
は、シリコン基板1の酸化防止のためのものであり、P
ECVD(ブラズマCVD)等により低温で形成する。
成した多結晶シリコン膜10と高融点金属膜8とが反応
することにより高融点金属シリサイド層9が生成される
ので、この高融点金属シリサイド層9がシリコン基板1
に食い込んでn+拡散層7の厚さ(PN接合深さxj)
が影響されるということがなくなる。そのため、ソース
・ドレインの浅接合化を容易に実現することができるよ
うになる。また、高融点金属シリサイド層9は、不純物
イオンの注入の前に高融点金属シリサイド化されるの
で、容易に安定した結晶構造に変化し、ソース・ドレイ
ンの抵抗が高くなるようなことがなくなる。
が、ソース・ドレインに対して、自己整合的に行われる
ため、フォトリソグラフィ工程におけるマスクアライメ
ントのための寸法マージンを確保する必要がない。その
ため、レイアウト面積の縮小が可能となる。
融点金属膜8の下層として第1の熱処理により高融点金
属シリサイド化を行ったが、高融点金属膜8を下層とし
多結晶シリコン膜10を上層に形成して高融点金属シリ
サイド化を行うようにすることもできる。この場合、第
1の熱処理を上記のように600〜700℃C程度の比
較的低温で行うので、高融点金属膜8の高融点金属が上
層の多結晶シリコン膜10のシリコンのみと反応し、下
層のシリコン基板1のシリコンと反応することはほとん
どない。そのため、高融点金属シリサイド層9がシリコ
ン基板1に食い込むおそれは生じない。
の第3実施例を説明する。なお、図19〜図25に示し
た従来例と同様の機能を有する構成部材には同じ番号を
付記する。
様に、nチャンネルMOSFETの製造方法について説
明する。なお、pチャンネルMOSFETを製造する場
合にも、同様に実施可能であることは同じである。
よって、p型のシリコン基板1の素子領域の周囲にフィ
ールド酸化膜2を形成した後、チャンネル領域の上方に
ゲート絶縁膜3とゲート電極4を順に形成する。その
後、ゲート電極4の側面及び上面を覆う酸化膜15を形
成する。ゲート電極4は、下層の多結晶シリコンと上層
のタングステンシリサイドとの2層構造からなるポリサ
イド構造を有している。タングステンシリサイド層の存
在により、ゲート電極4の抵抗が低減されている。
化膜2とゲート電極4で覆われた部分以外のシリコン基
板1が露出した部分に選択的に多結晶シリコン膜10を
成長させる。また、この多結晶シリコン膜10にイオン
注入法により高融点金属イオンを注入し、表層部を非晶
質化させる。そして、図16に示すように、この多結晶
シリコン膜10上に高融点金属膜8を堆積して覆う。高
融点金属イオン及び高融点金属膜8は、共にTiを用い
る。
れると、図17に示すように、第1のRTAを行い、多
結晶シリコン膜10のシリコンと高融点金属膜8の高融
点金属とを反応させて準安定な高融点金属シリサイド層
9を生成する。この場合のRTAは、窒素雰囲気中で6
25℃,20秒程度で行う。また、高融点金属膜8の表
層部の未反応の高融点金属は、硫酸と過酸化水素水との
混合水溶液でエッチング除去する。
As(砒素)等のn型の不純物をイオン注入する。イオ
ン注入は、注入エネルギ150KeV、ドーズ量5×1
015cm-2程度で行う。この注入エネルギは、ドーズ量
の95%以上が高融点金属シリサイド層9中に注入され
るように設定される。また、このイオン注入が完了する
と、第2のRTAを行い、準安定な高融点金属シリサイ
ド層9を安定なTiSi2−C54結晶構造に変化させ
る。
9を結晶化した後、図18に示すように、層間絶縁膜1
2を堆積する。その後、900℃、15分程度の熱処理
を行うことにより、高融点金属シリサイド層9に注入さ
れた不純物をシリコン基板1の表層部に拡散させて、ソ
ース・ドレイン領域となるn+拡散層7を形成する。
板1の上層に形成した多結晶シリコン膜10と高融点金
属膜8とが反応することにより高融点金属シリサイド層
9が生成されるので、この高融点金属シリサイド層9が
シリコン基板1に食い込んでn+拡散層7の深さが影響
されるということがなくなり、ソース・ドレインの浅接
合化を容易に実現することができるようになる。また、
高融点金属シリサイド層9は、不純物イオンの注入の前
に高融点金属シリサイド化されるので、容易に安定した
結晶構造に変化し、ソース・ドレインの抵抗が高くなる
ようなことがなくなる。
コンによって形成される多結晶シリコン膜10を用いた
が、非晶質シリコンによって形成されたシリコン膜を用
いることもできる。また、高融点金属膜8は、Tiを用
いたが、この他にNi(ニッケル)、Co(コバル
ト)、Zr(ジルコニウム)、V(バナジウム)、また
はHf(ハフニウム)等の高融点金属を用いることもで
きる。採用する高融点金属の種類に応じて、シリサイド
化のための熱処理条件は適宜好ましい条件に選択され
る。
さに応じて、イオン注入の加速エネルギは変更され得
る。上記各実施例に使用された数値以外の数値を用いて
も本発明の効果は得られる。
法によれば、シリコン膜と高融点金属膜を反応させるこ
とにより、高融点金属シリサイド層をシリコン基板表面
よりも上に生成するので、シリサイド化がシリコン基板
内の拡散層の浅接合化に悪影響を与えることがなくな
る。しかも、高融点金属シリサイド層の生成後に高融点
金属中に不純物イオンの注入を行うので、高融点金属シ
リサイドを熱安定性の高い結晶構造にすることができる
ようになり、それによってシート抵抗の低減を図ること
ができる。
れば、非等方的な薄膜堆積手段でサイドウォール上の絶
縁膜の膜厚を選択的にかつ自己整合的に減少させる工程
と、その薄膜化した部分を除去する工程とを包含するこ
とによって、シリコン基板表面よりも上に位置する高融
点金属層を備えたサリイサイド構造を形成している。
点金属シリサイド化の第1工程を模式的に示す縦断面図
である。
点金属シリサイド化の第2工程を模式的に示す縦断面図
である。
点金属シリサイド化の第3工程を模式的に示す縦断面図
である。
点金属シリサイド化の第4工程を模式的に示す縦断面図
である。
点金属シリサイド化の第5工程を模式的に示す縦断面図
である。
点金属シリサイド化の第6工程を模式的に示す縦断面図
である。
Sトランジスタの第1製造工程を模式的に示す縦断面図
である。
Sトランジスタの第2製造工程を模式的に示す縦断面図
である。
Sトランジスタの第3製造工程を模式的に示す縦断面図
である。
OSトランジスタの第4製造工程を模式的に示す縦断面
図である。
OSトランジスタの第5製造工程を模式的に示す縦断面
図である。
OSトランジスタの第6製造工程を模式的に示す縦断面
図である。
OSトランジスタの第7製造工程を模式的に示す縦断面
図である。
OSトランジスタの第1製造工程を模式的に示す縦断面
図である。
OSトランジスタの第2製造工程を模式的に示す縦断面
図である。
OSトランジスタの第3製造工程を模式的に示す縦断面
図である。
OSトランジスタの第4製造工程を模式的に示す縦断面
図である。
OSトランジスタの第5製造工程を模式的に示す縦断面
図である。
ランジスタの第1製造工程を模式的に示す縦断面図であ
る。
ランジスタの第2製造工程を模式的に示す縦断面図であ
る。
ランジスタの第3製造工程を模式的に示す縦断面図であ
る。
ランジスタの第1製造工程を模式的に示す縦断面図であ
る。
ランジスタの第2製造工程を模式的に示す縦断面図であ
る。
ランジスタの第3製造工程を模式的に示す縦断面図であ
る。
ランジスタの第4製造工程を模式的に示す縦断面図であ
る。
Claims (2)
- 【請求項1】 側面が絶縁膜からなるサイドウォールで
覆われたゲート電極が、ゲート絶縁膜を介して、第1導
電型のシリコン基板のチャンネル領域上に形成されてい
る半導体装置を製造する方法であって、 該シリコン基板における素子領域の周囲にフィールド絶
縁膜を形成して、素子領域にゲート絶縁膜およびゲート
電極を形成する工程と、 該フィールド絶縁膜と該シリコン基板と該ゲート電極と
を覆うように、多結晶シリコン膜を形成するシリコン膜
形成工程と、 該多結晶シリコン膜上の全面に高融点金属膜を形成する
高融点金属膜形成工程と、 低等方性薄膜堆積手段によって、マスク絶縁膜を該高融
点金属膜上に形成するマスク絶縁膜形成工程と、 該マスク絶縁膜を等方的にエッチングすることにより、
該サイドウォール上のマスク絶縁膜のみを除去し、それ
によって該高融点金属膜の該サイドウォール上に位置す
る部分を露出させるマスク絶縁膜除去工程と、 該サイドウォール上に開口部を有する該マスク絶縁膜を
マスクとして、該サイドウォール上の露出した高融点金
属膜のみを選択的に除去する高融点金属膜除去工程と、 熱処理によって該シリコン膜のシリコンと該高融点金属
膜の高融点金属とを反応させ、それによって高融点金属
シリサイドを生成する高融点金属シリサイド化工程と、 該高融点金属シリサイドに第2導電型の不純物を注入す
る不純物注入工程と、 熱処理によって該高融点金属シリサイド中の該不純物を
該シリコン基板に拡散させる不純物拡散工程と、 該高融点金属シリサイド化工程の後の任意の時期に、該
高融点金属膜の該一部が除去されたために、該サイドウ
ォール上にあって該高融点金属と反応しなかった該シリ
コン膜を除去する未反応シリコン膜除去工程と、 を包含する半導体装置の製造方法。 - 【請求項2】 側面が絶縁膜からなるサイドウォールで
覆われたゲート電極が、ゲート絶縁膜を介して、第1導
電型のシリコン基板のチャンネル領域上に形成されてい
る半導体装置を製造する方法であって、 該シリコン基板における素子領域の周囲にフィールド絶
縁膜を形成して、素子領域にゲート絶縁膜およびゲート
電極を形成する工程と、 該フィールド絶縁膜と該シリコン基板と該ゲート電極と
を覆うように高融点金属膜を形成する高融点金属膜形成
工程と、該高融点金属膜上の全面に多結晶シリコン膜を形成する
シリコン膜形成工程と、 低等方性薄膜堆積手段によって、マスク絶縁膜を該多結
晶シリコン膜上に形成するマスク絶縁膜形成工程と、 該マスク絶縁膜を等方的にエッチングすることにより、
該サイドウォール上のマスク絶縁膜のみを除去し、それ
によって該多結晶シリコン膜の該サイドウォール上に位
置する部分を露出させるマスク絶縁膜除去工程と、 該サイドウォール上に露出した多結晶シリコン膜のみを
選択的に除去するシリコン膜膜除去工程と、 熱処理によって該高融点金属膜の高融点金属と該多結晶
シリコン膜のシリコンとを反応させ、それによって高融
点金属シリサイドを生成する高融点金属シリサイド化工
程と、 該高融点金属シリサイドに第2導電型の不純物を注入す
る不純物注入工程と、 熱処理によって該高融点金属シリサイド中の該不純物を
該シリコン基板に拡散させる不純物拡散工程と、 該高融点金属シリサイド化工程の後の任意の時期に、該
多結晶シリコン膜の一部が除去されたために、該サイド
ウォール上にあって該多結晶シリコンと反応していない
該高融点金属膜を除去する未反応高融点金属膜除去工程
と、 を包含する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07725293A JP3496723B2 (ja) | 1993-04-02 | 1993-04-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07725293A JP3496723B2 (ja) | 1993-04-02 | 1993-04-02 | 半導体装置の製造方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002176434A Division JP2003045895A (ja) | 2002-06-17 | 2002-06-17 | 半導体装置 |
JP2003330794A Division JP2004048056A (ja) | 2003-09-22 | 2003-09-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06291141A JPH06291141A (ja) | 1994-10-18 |
JP3496723B2 true JP3496723B2 (ja) | 2004-02-16 |
Family
ID=13628671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07725293A Expired - Fee Related JP3496723B2 (ja) | 1993-04-02 | 1993-04-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3496723B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2891092B2 (ja) * | 1994-03-07 | 1999-05-17 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2770811B2 (ja) * | 1995-01-30 | 1998-07-02 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2842842B2 (ja) * | 1995-06-16 | 1999-01-06 | 松下電器産業株式会社 | Mos型半導体装置およびその製造方法 |
JPH09129870A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 半導体装置の製造方法 |
JP3178447B2 (ja) | 1998-12-11 | 2001-06-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
KR100313510B1 (ko) * | 1999-04-02 | 2001-11-07 | 김영환 | 반도체 소자의 제조방법 |
KR100507861B1 (ko) * | 2000-12-20 | 2005-08-18 | 주식회사 하이닉스반도체 | 플래쉬 반도체소자의 게이트 형성방법 |
-
1993
- 1993-04-02 JP JP07725293A patent/JP3496723B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06291141A (ja) | 1994-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3389075B2 (ja) | 半導体装置の製造方法 | |
JP2978736B2 (ja) | 半導体装置の製造方法 | |
KR100196598B1 (ko) | 반도체 장치 제조 방법 | |
JP4447128B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
JP3209164B2 (ja) | 半導体装置の製造方法 | |
JPH10284728A (ja) | コバルトシリサイド膜を有するmosfetの製造方法 | |
JP2925008B2 (ja) | 半導体装置の製造方法 | |
JPH0878683A (ja) | 半導体装置およびその製造方法 | |
JPH05326552A (ja) | 半導体素子およびその製造方法 | |
JPH11284179A (ja) | 半導体装置およびその製造方法 | |
JP2891093B2 (ja) | 半導体集積回路の製造方法 | |
JP3496723B2 (ja) | 半導体装置の製造方法 | |
JPH09320988A (ja) | 半導体装置とその製造方法 | |
JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
JP3003796B2 (ja) | Mos型半導体装置の製造方法 | |
JP3129867B2 (ja) | 半導体装置の製造方法 | |
JP3948290B2 (ja) | 半導体装置の製造方法 | |
JPH10313117A (ja) | Misトランジスタ及びその製造方法 | |
JP2000174270A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004228351A (ja) | 半導体装置及びその製造方法 | |
US20080286931A1 (en) | Semiconductor device including field-effect transistor using salicide (self-aligned silicide) structure and method of fabricating the same | |
JP3287621B2 (ja) | 半導体装置の製造方法 | |
JP3639745B2 (ja) | 半導体装置の製造方法 | |
JP2845168B2 (ja) | 半導体装置の製造方法 | |
KR100401500B1 (ko) | 반도체장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020417 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |