JP2891092B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2891092B2 JP2891092B2 JP6035812A JP3581294A JP2891092B2 JP 2891092 B2 JP2891092 B2 JP 2891092B2 JP 6035812 A JP6035812 A JP 6035812A JP 3581294 A JP3581294 A JP 3581294A JP 2891092 B2 JP2891092 B2 JP 2891092B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- phase
- temperature
- semiconductor device
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は，相補形金属酸化物半導
体（Complementary metal-oxide semiconductor, 以
下，ＣＭＯＳと呼ぶ）装置の製造方法に関し，詳しく
は，拡散層領域上やポリシリコン（多結晶シリコン）上
に高融点金属シリサイドを形成して低抵抗化を図る半導
体装置の製造方法に関する。
体（Complementary metal-oxide semiconductor, 以
下，ＣＭＯＳと呼ぶ）装置の製造方法に関し，詳しく
は，拡散層領域上やポリシリコン（多結晶シリコン）上
に高融点金属シリサイドを形成して低抵抗化を図る半導
体装置の製造方法に関する。
【０００２】
【従来の技術】ＣＭＯＳ型半導体装置が高集積化されて
くると，それにつれて接合深さも浅くなり，不純物拡散
層抵抗が増加し，高速性を有する半導体装置の製造の妨
げになっている。そこで，拡散層上や多結晶シリコンの
ゲート電極上に高融点金属シリサイド膜を自己整合的に
形成するサリサイド技術が用いられている。図４は，半
導体装置において，従来のサリサイド技術を用いた高融
点金属シリサイド膜の形成方法を順に示す断面図であ
る。図３（ａ）を参照して，通常のＣＭＯＳ半導体装置
製造プロセスに従って，からなるＰ型シリコン基板（シ
リコン単結晶）１１上に，Ｎウェル１３を形成し，フィ
ールド酸化膜１５を形成し，ゲート酸化膜１７，２３と
ポリシリコン（多結晶シリコン）１９，２５からなるゲ
ート電極２１，２７とＬＤＤ構造を形成する。次に，図
３（ｂ）に示すように，Ｐチャネル領域をマスクで覆っ
た後，Ｎチャネル拡散層領域２９にポリシリコン１９を
マスクとしてＮ型不純物，例えばヒ素を注入する。次
に，図３（ｃ）に示すように，Ｎチャネル領域をマスク
で覆った後，Ｐチャネル拡散層領域３１にポリシリコン
２５をマスクとしてＰ型不純物，例えばフッ化ボロンを
注入する。その後，図３（ｄ）に示すように，全面に高
融点金属としてのチタン膜３３をスパッタリング法にて
形成した後，窒素雰囲気中で第１の熱処理を施しＮチャ
ネル拡散層領域２９上，Ｐチャネル拡散層領域３１上で
同時にシリサイド反応を発生させる。その結果，これら
の領域２９及び３１上にＣ４９相のチタンシリサイドが
形成される。その後，余剰Ｔｉをエッチ除去後，第２熱
処理を施し，Ｎチャネル拡散層領域２９上，及びＰチャ
ネル拡散層領域３１上の夫々のポリシリコン１９，２５
上に低抵抗相であるＣ５４相のＴｉＳｉ2 膜３５を形成
する（図３（ｅ）参照）。その後，従来のプロセスに従
って，図示しない層間絶縁膜を形成し，コンタクトホー
ルを開孔し，メタル配線，保護膜を形成する。この従来
の方法を基本として，より良いＣＭＯＳ半導体装置の製
造のために，種々の高融点金属シリサイド形成方法が提
案されている。例えば，特開平１−１７９４１５号公
報，以下，従来例１と呼ぶでは，次に述べるような方法
で活性化率が高くかつ低抵抗の拡散層領域を自己整合的
に形成している。図４は従来例１に示された高融点金属
シリサイド方法を示す図である。図４を参照して，Ｐ型
シリコン基板１１上に，フィールド酸化膜１５とゲート
電極２１を形成した後，スパッタリング法で膜厚５００
Ａのチタン膜３３を堆積した後，シリコンイオン注入で
拡散層領域３１を非晶質化する。その後，窒素雰囲気中
で７００℃，６０秒の熱処理（以下，第１熱処理と呼
ぶ）をランプアニール装置を用いて行ないＣ４９相のＴ
ｉＳｉ2 を形成した後，未反応のチタン及び窒化チタン
をエッチング除去し，その後アルゴン雰囲気中で８００
℃，３０秒の熱処理（以下，第２熱処理と呼ぶ）を行な
うことによって，低抵抗相であるＣ５４相のＴｉＳｉ2
を形成している。
くると，それにつれて接合深さも浅くなり，不純物拡散
層抵抗が増加し，高速性を有する半導体装置の製造の妨
げになっている。そこで，拡散層上や多結晶シリコンの
ゲート電極上に高融点金属シリサイド膜を自己整合的に
形成するサリサイド技術が用いられている。図４は，半
導体装置において，従来のサリサイド技術を用いた高融
点金属シリサイド膜の形成方法を順に示す断面図であ
る。図３（ａ）を参照して，通常のＣＭＯＳ半導体装置
製造プロセスに従って，からなるＰ型シリコン基板（シ
リコン単結晶）１１上に，Ｎウェル１３を形成し，フィ
ールド酸化膜１５を形成し，ゲート酸化膜１７，２３と
ポリシリコン（多結晶シリコン）１９，２５からなるゲ
ート電極２１，２７とＬＤＤ構造を形成する。次に，図
３（ｂ）に示すように，Ｐチャネル領域をマスクで覆っ
た後，Ｎチャネル拡散層領域２９にポリシリコン１９を
マスクとしてＮ型不純物，例えばヒ素を注入する。次
に，図３（ｃ）に示すように，Ｎチャネル領域をマスク
で覆った後，Ｐチャネル拡散層領域３１にポリシリコン
２５をマスクとしてＰ型不純物，例えばフッ化ボロンを
注入する。その後，図３（ｄ）に示すように，全面に高
融点金属としてのチタン膜３３をスパッタリング法にて
形成した後，窒素雰囲気中で第１の熱処理を施しＮチャ
ネル拡散層領域２９上，Ｐチャネル拡散層領域３１上で
同時にシリサイド反応を発生させる。その結果，これら
の領域２９及び３１上にＣ４９相のチタンシリサイドが
形成される。その後，余剰Ｔｉをエッチ除去後，第２熱
処理を施し，Ｎチャネル拡散層領域２９上，及びＰチャ
ネル拡散層領域３１上の夫々のポリシリコン１９，２５
上に低抵抗相であるＣ５４相のＴｉＳｉ2 膜３５を形成
する（図３（ｅ）参照）。その後，従来のプロセスに従
って，図示しない層間絶縁膜を形成し，コンタクトホー
ルを開孔し，メタル配線，保護膜を形成する。この従来
の方法を基本として，より良いＣＭＯＳ半導体装置の製
造のために，種々の高融点金属シリサイド形成方法が提
案されている。例えば，特開平１−１７９４１５号公
報，以下，従来例１と呼ぶでは，次に述べるような方法
で活性化率が高くかつ低抵抗の拡散層領域を自己整合的
に形成している。図４は従来例１に示された高融点金属
シリサイド方法を示す図である。図４を参照して，Ｐ型
シリコン基板１１上に，フィールド酸化膜１５とゲート
電極２１を形成した後，スパッタリング法で膜厚５００
Ａのチタン膜３３を堆積した後，シリコンイオン注入で
拡散層領域３１を非晶質化する。その後，窒素雰囲気中
で７００℃，６０秒の熱処理（以下，第１熱処理と呼
ぶ）をランプアニール装置を用いて行ないＣ４９相のＴ
ｉＳｉ2 を形成した後，未反応のチタン及び窒化チタン
をエッチング除去し，その後アルゴン雰囲気中で８００
℃，３０秒の熱処理（以下，第２熱処理と呼ぶ）を行な
うことによって，低抵抗相であるＣ５４相のＴｉＳｉ2
を形成している。
【０００３】
【発明が解決しようとする課題】従来の方法では，前記
した第１熱処理によってＣ４９相のＴｉＳｉ2 を形成し
た後，これに続く第２熱処理によってＣ５４相のＴｉＳ
ｉ2 に相転移させる際に，ＴｉＳｉ2 の薄膜化につれて
相転移温度が上昇するという問題が生じる（ジャーナル
オブ アプライド フィジックス ｖｏｌ．７１，
（９），１９９２，Ｐ．ｐ．４２６９−４２７９，以
下，従来例２と呼ぶ）。同様に，微細パターンになるに
つれて相転移温度が上昇するという問題も生じる。その
ため，Ｃ５４相に相転移させるために第２熱処理温度を
上昇させる必要がある。しかし，第２熱処理温度を上昇
させると，Ｃ５４相への相転移以前にＣ４９相のＴｉＳ
ｉ2 が凝集を起こし，層抵抗が上昇する問題が生じる。
一方，従来例１では，いわゆるＩＴＭ（Implantation t
hrough metal）法にて拡散層領域を非晶質化した後，第
１熱処理を施してＣ４９相のＴｉＳｉ2 を形成し，これ
に続いて第２熱処理によって相転移を起こしてＣ５４相
を形成している訳であるが，この従来の技術では相転移
温度上昇について調査しておらず，また相転移温度上昇
を抑制するという効果も有していない。
した第１熱処理によってＣ４９相のＴｉＳｉ2 を形成し
た後，これに続く第２熱処理によってＣ５４相のＴｉＳ
ｉ2 に相転移させる際に，ＴｉＳｉ2 の薄膜化につれて
相転移温度が上昇するという問題が生じる（ジャーナル
オブ アプライド フィジックス ｖｏｌ．７１，
（９），１９９２，Ｐ．ｐ．４２６９−４２７９，以
下，従来例２と呼ぶ）。同様に，微細パターンになるに
つれて相転移温度が上昇するという問題も生じる。その
ため，Ｃ５４相に相転移させるために第２熱処理温度を
上昇させる必要がある。しかし，第２熱処理温度を上昇
させると，Ｃ５４相への相転移以前にＣ４９相のＴｉＳ
ｉ2 が凝集を起こし，層抵抗が上昇する問題が生じる。
一方，従来例１では，いわゆるＩＴＭ（Implantation t
hrough metal）法にて拡散層領域を非晶質化した後，第
１熱処理を施してＣ４９相のＴｉＳｉ2 を形成し，これ
に続いて第２熱処理によって相転移を起こしてＣ５４相
を形成している訳であるが，この従来の技術では相転移
温度上昇について調査しておらず，また相転移温度上昇
を抑制するという効果も有していない。
【０００４】そこで，本発明の技術的課題は，高融点金
属シリサイドである，例えば，Ｃ４９相のＴｉＳｉ2 か
らＣ５４相のＴｉＳｉ2 への相転移温度上昇を抑制し，
ＴｉＳｉ2 の凝集を生じることなく低抵抗相のＣ５４相
を形成することができる半導体装置の製造方法を提供す
ることにある。
属シリサイドである，例えば，Ｃ４９相のＴｉＳｉ2 か
らＣ５４相のＴｉＳｉ2 への相転移温度上昇を抑制し，
ＴｉＳｉ2 の凝集を生じることなく低抵抗相のＣ５４相
を形成することができる半導体装置の製造方法を提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明によれば，単結晶
及び多結晶質の内の少なくとも一種からなるシリコン上
に高融点金属膜を堆積し，第１の温度で熱処理を施し，
高融点金属シリサイドを形成する第１熱処理工程と，前
記高融点金属シリサイドの上層部に存在する余剰高融点
金属とその反応物とをエッチングで除去するエッチング
工程と，前記高融点金属シリサイドを前記第１の温度よ
りも高い第２の温度で熱処理を施す第２熱処理工程とを
含む半導体装置の製造方法において，前記第１熱処理工
程によって非晶質状態の高融点金属シリサイドを形成す
ることを特徴とする半導体装置の製造方法が得られる。
及び多結晶質の内の少なくとも一種からなるシリコン上
に高融点金属膜を堆積し，第１の温度で熱処理を施し，
高融点金属シリサイドを形成する第１熱処理工程と，前
記高融点金属シリサイドの上層部に存在する余剰高融点
金属とその反応物とをエッチングで除去するエッチング
工程と，前記高融点金属シリサイドを前記第１の温度よ
りも高い第２の温度で熱処理を施す第２熱処理工程とを
含む半導体装置の製造方法において，前記第１熱処理工
程によって非晶質状態の高融点金属シリサイドを形成す
ることを特徴とする半導体装置の製造方法が得られる。
【０００６】本発明によれば，前記半導体装置の製造方
法において，前記第１の温度は，２００℃以上４００℃
未満であることを特徴とする半導体装置の製造方法が得
られる。
法において，前記第１の温度は，２００℃以上４００℃
未満であることを特徴とする半導体装置の製造方法が得
られる。
【０００７】ここで，本発明において，第１の温度を２
００℃以上４００℃未満と限定したのは，４００℃を越
える温度においては，非晶質状態の高融点金属シリサイ
ドが形成せず結晶化されるためであり，２００℃未満の
温度では，高融点金属，例えば，Ｔｉと，Ｓｉとが反応
しないためである。
００℃以上４００℃未満と限定したのは，４００℃を越
える温度においては，非晶質状態の高融点金属シリサイ
ドが形成せず結晶化されるためであり，２００℃未満の
温度では，高融点金属，例えば，Ｔｉと，Ｓｉとが反応
しないためである。
【０００８】また，本発明において，前記第２の温度
は，８００〜９００℃の温度範囲が好ましい。というの
は，８００℃未満の温度では，例えば，Ｔｉにおいて
は，低抵抗であるＣ５４相が生成しないからであり，９
００℃を越える温度では，高融点シリサイドの凝集が始
まるからである。
は，８００〜９００℃の温度範囲が好ましい。というの
は，８００℃未満の温度では，例えば，Ｔｉにおいて
は，低抵抗であるＣ５４相が生成しないからであり，９
００℃を越える温度では，高融点シリサイドの凝集が始
まるからである。
【０００９】また，本発明において，高融点金属として
は，Ｔｉの他に，コバルト（Ｃｏ），白金（Ｐｔ），ニ
ッケル（Ｎｉ），モリブデン（Ｍｏ），タングステン
（Ｗ），及びタンタル（Ｔａ）が使用できる。
は，Ｔｉの他に，コバルト（Ｃｏ），白金（Ｐｔ），ニ
ッケル（Ｎｉ），モリブデン（Ｍｏ），タングステン
（Ｗ），及びタンタル（Ｔａ）が使用できる。
【００１０】また，本発明によれば，単結晶及び多結晶
質の内の少なくとも一種からなるシリコン上に高融点金
属膜を堆積し，第１の熱処理温度で熱処理を施し，第１
の結晶質のの高融点金属シリサイドを形成する第１の結
晶化熱処理工程と，前記高融点金属シリサイドの上層部
に存在する余剰高融点金属と，その反応物とをエッチン
グで除去するエッチング工程と，前記高融点金属シリサ
イドを前記第１の熱処理温度よりも高い第２の熱処理温
度で熱処理を施して第２の結晶質の高融点金属シリサイ
ドを形成する第２結晶化熱処理工程とを含む半導体装置
の製造方法において，前記エッチング工程と前記第２結
晶化熱処理工程との間に，前記第１の結晶質の高融点金
属シリサイドにイオン注入することによって，当該結晶
質の高融点金属シリサイドを非晶質化もしくは損傷を加
えるイオン注入工程を備え，前記第２結晶化熱処理工程
は，前記非晶質化もしくは損傷を加えられた結晶質の高
融点金属シリサイドから前記第２の結晶質の高融点金属
シリサイドを形成する工程であることを特徴とする半導
体装置の製造方法が得られる。
質の内の少なくとも一種からなるシリコン上に高融点金
属膜を堆積し，第１の熱処理温度で熱処理を施し，第１
の結晶質のの高融点金属シリサイドを形成する第１の結
晶化熱処理工程と，前記高融点金属シリサイドの上層部
に存在する余剰高融点金属と，その反応物とをエッチン
グで除去するエッチング工程と，前記高融点金属シリサ
イドを前記第１の熱処理温度よりも高い第２の熱処理温
度で熱処理を施して第２の結晶質の高融点金属シリサイ
ドを形成する第２結晶化熱処理工程とを含む半導体装置
の製造方法において，前記エッチング工程と前記第２結
晶化熱処理工程との間に，前記第１の結晶質の高融点金
属シリサイドにイオン注入することによって，当該結晶
質の高融点金属シリサイドを非晶質化もしくは損傷を加
えるイオン注入工程を備え，前記第２結晶化熱処理工程
は，前記非晶質化もしくは損傷を加えられた結晶質の高
融点金属シリサイドから前記第２の結晶質の高融点金属
シリサイドを形成する工程であることを特徴とする半導
体装置の製造方法が得られる。
【００１１】ここで，本発明において，高融点金属とし
ては，Ｔｉ，Ｃｏ，Ｐｔ，Ｎｉ，Ｍｏ，Ｗ，及びＴａが
使用できる。
ては，Ｔｉ，Ｃｏ，Ｐｔ，Ｎｉ，Ｍｏ，Ｗ，及びＴａが
使用できる。
【００１２】また，本発明において，第１の熱処理温度
は，通常の第１の熱処理温度域４００〜７５０℃の温度
範囲が好ましく，また，第２の熱処理温度は，８００〜
９００℃の温度範囲が好ましい。
は，通常の第１の熱処理温度域４００〜７５０℃の温度
範囲が好ましく，また，第２の熱処理温度は，８００〜
９００℃の温度範囲が好ましい。
【００１３】
【作用】本発明においては，単結晶及び多結晶質の内の
少なくとも一種からなるシリコン上に，非晶質の高融点
金属シリサイドを第１の熱処理，又はイオン注入，もし
くは，直接形成し，Ｃ４９相からＣ５４への相転移のた
めの核形成をすることによって，相転移温度である第２
の温度を低下させる。特に，イオン注入の場合には，高
融点金属シリサイドに損傷を加えることもでき，Ｃ４９
相からＣ５４への相転移のための核形成をすることによ
って，上記処理と同様に相転移温度である第２の温度を
低下させる。
少なくとも一種からなるシリコン上に，非晶質の高融点
金属シリサイドを第１の熱処理，又はイオン注入，もし
くは，直接形成し，Ｃ４９相からＣ５４への相転移のた
めの核形成をすることによって，相転移温度である第２
の温度を低下させる。特に，イオン注入の場合には，高
融点金属シリサイドに損傷を加えることもでき，Ｃ４９
相からＣ５４への相転移のための核形成をすることによ
って，上記処理と同様に相転移温度である第２の温度を
低下させる。
【００１４】
【実施例】以下，本発明の実施例について，図面を参照
して説明する。以下の説明において，図４で示した従来
例と同様な名称の部分は同じ参照符号で示している。
して説明する。以下の説明において，図４で示した従来
例と同様な名称の部分は同じ参照符号で示している。
【００１５】（実施例１） 図１は本発明の実施例１に係る半導体装置の製造工程を
示す図である。図１（ａ）を参照して，従来の方法によ
ってシリコン基板上にゲート電極までが形成された状態
が示されている。Ｐ型シリコン基板（シリコン単結晶）
１１に，Ｎ型ウェル１３が形成され，素子分離のために
フィールド酸化膜１５が形成されている。その後，この
フィールド酸化膜１５の間のＰ型シリコン基板１１及び
Ｎ型ウェル上ゲート酸化膜１７が形成され，その上にポ
リシリコン１９が形成されてゲート電極２１とするため
にゲート酸化膜１７とポリシリコン１９がパターン化さ
れている。同様にＮウェル１３上に，ゲート酸化膜２３
及びポリシリコン２５が形成され，ゲート電極２７が形
成されている。次に図１（ｂ）に示すように，Ｎチャネ
ルＭＯＳトランジスタをＬＤＤ（lightly doped drain-
source）構造とするために，Ｎチャネル領域にポリシリ
コン１９をマスクとしてＮ型不純物，例えば，リンを低
濃度注入し，低濃度拡散層領域３７を形成する。その
後，ゲート電極側面に酸化膜３９を形成し，Ｐチャネル
領域をマスクで覆い，Ｎチャネル領域にＮ型不純物であ
るヒ素を高濃度に注入してＮチャネル拡散層領域２９を
形成する。同様に，Ｎウェル１３上にＰチャネルＭＯＳ
トランジスタを形成する。すなわち，Ｎチャネル領域を
マスクで覆い，ポリシリコン２５をマスクにしてＰチャ
ネル領域にＰ型不純物であるフッ化ボロンを高濃度に注
入してＰチャネル拡散層領域３１を形成する。さらに，
ゲート電極側面に酸化膜３９を形成する。その後，両チ
ャネル拡散層領域の不純物を活性化するために９００
℃，３０分程度の熱処理を窒素雰囲気中で行なう。次
に，図１（ｃ）に示すように，全面に高融点金属膜とし
てチタン膜３３をスパッタリング方法によって１００オ
ングストローム程度形成する。その後，窒素雰囲気中で
ランプアニール法により４００℃付近で３０分程度の第
１熱処理を施し，非晶質状態のチタンシリサイドを形成
する。次に，図１（ｄ）に示すように，チタンシリサイ
ド上に存在する未反応のＴｉとＴｉＮ層を，アンモニア
過酸化水素水を用いて除去し，窒素雰囲気中でランプア
ニール法によって８５０℃付近で１０秒程度で第２熱処
理を施すことによって，Ｃ５４相のＴｉＳｉ2 ４１が両
チャネル拡散層領域２９，３１上ならびにポリシリコン
１９，２５上に選択的に形成された状態となる。この
際，従来の方法では，ＴｉＳｉ2 の膜厚が薄いため相転
移温度が上昇し，８５０℃の熱処理温度では十分にＣ５
４相に相転移していない。そのため，シート抵抗が１２
Ω／□と高い状態のままである。しかしながら，本発明
の実施例１では，非晶質状態のチタンシリサイド中に相
転移のための核が存在しており，相転移が容易に生じ，
相転移温度上昇を抑制することができるため８５０℃の
熱処理温度でも十分に相転移が終了している。その結
果，シート抵抗３Ω／□の低抵抗のＴｉＳｉ2 膜が形成
される。その後は，通常のプロセスにしたがって，層間
絶縁膜を形成し，コンタクトホールを開孔し，メタル配
線を形成し，保護膜を形成する。
示す図である。図１（ａ）を参照して，従来の方法によ
ってシリコン基板上にゲート電極までが形成された状態
が示されている。Ｐ型シリコン基板（シリコン単結晶）
１１に，Ｎ型ウェル１３が形成され，素子分離のために
フィールド酸化膜１５が形成されている。その後，この
フィールド酸化膜１５の間のＰ型シリコン基板１１及び
Ｎ型ウェル上ゲート酸化膜１７が形成され，その上にポ
リシリコン１９が形成されてゲート電極２１とするため
にゲート酸化膜１７とポリシリコン１９がパターン化さ
れている。同様にＮウェル１３上に，ゲート酸化膜２３
及びポリシリコン２５が形成され，ゲート電極２７が形
成されている。次に図１（ｂ）に示すように，Ｎチャネ
ルＭＯＳトランジスタをＬＤＤ（lightly doped drain-
source）構造とするために，Ｎチャネル領域にポリシリ
コン１９をマスクとしてＮ型不純物，例えば，リンを低
濃度注入し，低濃度拡散層領域３７を形成する。その
後，ゲート電極側面に酸化膜３９を形成し，Ｐチャネル
領域をマスクで覆い，Ｎチャネル領域にＮ型不純物であ
るヒ素を高濃度に注入してＮチャネル拡散層領域２９を
形成する。同様に，Ｎウェル１３上にＰチャネルＭＯＳ
トランジスタを形成する。すなわち，Ｎチャネル領域を
マスクで覆い，ポリシリコン２５をマスクにしてＰチャ
ネル領域にＰ型不純物であるフッ化ボロンを高濃度に注
入してＰチャネル拡散層領域３１を形成する。さらに，
ゲート電極側面に酸化膜３９を形成する。その後，両チ
ャネル拡散層領域の不純物を活性化するために９００
℃，３０分程度の熱処理を窒素雰囲気中で行なう。次
に，図１（ｃ）に示すように，全面に高融点金属膜とし
てチタン膜３３をスパッタリング方法によって１００オ
ングストローム程度形成する。その後，窒素雰囲気中で
ランプアニール法により４００℃付近で３０分程度の第
１熱処理を施し，非晶質状態のチタンシリサイドを形成
する。次に，図１（ｄ）に示すように，チタンシリサイ
ド上に存在する未反応のＴｉとＴｉＮ層を，アンモニア
過酸化水素水を用いて除去し，窒素雰囲気中でランプア
ニール法によって８５０℃付近で１０秒程度で第２熱処
理を施すことによって，Ｃ５４相のＴｉＳｉ2 ４１が両
チャネル拡散層領域２９，３１上ならびにポリシリコン
１９，２５上に選択的に形成された状態となる。この
際，従来の方法では，ＴｉＳｉ2 の膜厚が薄いため相転
移温度が上昇し，８５０℃の熱処理温度では十分にＣ５
４相に相転移していない。そのため，シート抵抗が１２
Ω／□と高い状態のままである。しかしながら，本発明
の実施例１では，非晶質状態のチタンシリサイド中に相
転移のための核が存在しており，相転移が容易に生じ，
相転移温度上昇を抑制することができるため８５０℃の
熱処理温度でも十分に相転移が終了している。その結
果，シート抵抗３Ω／□の低抵抗のＴｉＳｉ2 膜が形成
される。その後は，通常のプロセスにしたがって，層間
絶縁膜を形成し，コンタクトホールを開孔し，メタル配
線を形成し，保護膜を形成する。
【００１６】（実施例２） 図２は本発明の実施例２に係る半導体装置の製造工程を
順に示す図である。図３（ａ）を参照してＰ型シリコン
基板１１上に，Ｎウェル１３を形成し，フィールド酸化
膜１５を形成し，ゲート電極２１，２７を形成し，Ｎチ
ャネル拡散領域２９にヒ素を，Ｐチャネル拡散層領域３
１にフッ化ボロンを注入し，両チャネル拡散層領域２
９，３１の不純物を活性化するために９００℃，３０分
熱処理を窒素雰囲気中で行なうまでは実施例１と同様で
ある。次に，図２（ｂ）に示すように，全面に高融点金
属膜としてチタン膜３３をスパッタリング法により１０
０オングストローム程度形成する。その後，窒素雰囲気
中でランプアニール装置より，６５０℃，３０秒で第１
熱処理を施し，Ｃ４９相のＴｉＳｉ2 を形成する。次
に，図２（ｃ）に示すように，ＴｉＳｉ2 上に存在する
未反応のＴｉとＴｉＮ層を，アンモニア過酸化水素水を
用いて除去し，ヒ素のイオン注入によりＣ４９相のＴｉ
Ｓｉ2 を非晶質状態ないしは損傷を加えた状態にする。
次に，ランプアニール装置により窒素雰囲気中で８５０
℃，３０秒で第２熱処理を施すことによって，Ｃ５４相
のＴｉＳｉ2 ４５が両チャネル拡散層領域２９，３１上
ならびにポリシリコン１９，２５上に選択された状態と
なる。この際も実施例１と同様に，相転移の核がＣ４９
相のＴｉＳｉ2 中に存在しており，相転移が容易に生
じ，相転移温度上昇を抑制することができるため８５０
℃の熱処理でも十分に相転移が終了している。
順に示す図である。図３（ａ）を参照してＰ型シリコン
基板１１上に，Ｎウェル１３を形成し，フィールド酸化
膜１５を形成し，ゲート電極２１，２７を形成し，Ｎチ
ャネル拡散領域２９にヒ素を，Ｐチャネル拡散層領域３
１にフッ化ボロンを注入し，両チャネル拡散層領域２
９，３１の不純物を活性化するために９００℃，３０分
熱処理を窒素雰囲気中で行なうまでは実施例１と同様で
ある。次に，図２（ｂ）に示すように，全面に高融点金
属膜としてチタン膜３３をスパッタリング法により１０
０オングストローム程度形成する。その後，窒素雰囲気
中でランプアニール装置より，６５０℃，３０秒で第１
熱処理を施し，Ｃ４９相のＴｉＳｉ2 を形成する。次
に，図２（ｃ）に示すように，ＴｉＳｉ2 上に存在する
未反応のＴｉとＴｉＮ層を，アンモニア過酸化水素水を
用いて除去し，ヒ素のイオン注入によりＣ４９相のＴｉ
Ｓｉ2 を非晶質状態ないしは損傷を加えた状態にする。
次に，ランプアニール装置により窒素雰囲気中で８５０
℃，３０秒で第２熱処理を施すことによって，Ｃ５４相
のＴｉＳｉ2 ４５が両チャネル拡散層領域２９，３１上
ならびにポリシリコン１９，２５上に選択された状態と
なる。この際も実施例１と同様に，相転移の核がＣ４９
相のＴｉＳｉ2 中に存在しており，相転移が容易に生
じ，相転移温度上昇を抑制することができるため８５０
℃の熱処理でも十分に相転移が終了している。
【００１７】
【発明の効果】以上説明したように，本発明によれば，
高融点金属シリサイド，例えば，ＴｉＳｉ2 が薄膜化し
た場合でも，Ｃ４９相のＴｉＳｉ2 を非晶質状態ないし
は損傷を加えた状態にすることによって，Ｃ４９相から
Ｃ５４相への相転移温度の上昇を抑制することができ，
低抵抗のＣ５４相をＴｉＳｉ2 の凝集を生じることなく
形成することができる半導体装置の製造方法を提供する
ことができる。
高融点金属シリサイド，例えば，ＴｉＳｉ2 が薄膜化し
た場合でも，Ｃ４９相のＴｉＳｉ2 を非晶質状態ないし
は損傷を加えた状態にすることによって，Ｃ４９相から
Ｃ５４相への相転移温度の上昇を抑制することができ，
低抵抗のＣ５４相をＴｉＳｉ2 の凝集を生じることなく
形成することができる半導体装置の製造方法を提供する
ことができる。
【図１】（ａ），（ｂ），（ｃ）及び（ｄ）は本発明の
実施例１による半導体装置の製造工程を順に説明するた
めの断面図である。
実施例１による半導体装置の製造工程を順に説明するた
めの断面図である。
【図２】（ａ），（ｂ），及び（ｃ）は本発明の実施例
２による半導体装置の製造工程を説明するための断面図
である。
２による半導体装置の製造工程を説明するための断面図
である。
【図３】（ａ），（ｂ），（ｃ），（ｄ），及び（ｅ）
は従来の半導体製造装置の製造工程を説明するための断
面図である。
は従来の半導体製造装置の製造工程を説明するための断
面図である。
【図４】従来の半導体製造装置の他の製造工程を説明す
るための断面図である。
るための断面図である。
１１ Ｐ型シリコン基板 １３ Ｎ型ウェル １５ フィールド酸化膜 １７，２３ ゲート酸化膜 １９，２５ ポリシリコン ２９ Ｎチャネル拡散層領域 ３１ Ｐチャネル拡散層領域 ３３ チタン膜 ３７ 低濃度拡散層領域 ３９ 酸化膜 ４１，４３，４５ Ｃ５４相のＴｉＳｉ2
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/336 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/78
Claims (3)
- 【請求項１】 単結晶及び多結晶質の内の少なくとも一
種からなるシリコン上に高融点金属膜を堆積し、第１の
温度で熱処理を施し、高融点金属シリサイドを形成する
第１熱処理工程と、前記高融点金属シリサイドの上層部
に存在する余剰高融点金属とその反応物とをエッチング
で除去するエッチング工程と、前記高融点金属シリサイ
ドを前記第１の温度よりも高い第２の温度で熱処理を施
す第２熱処理工程とを含む半導体装置の製造方法におい
て、 前記第１熱処理工程によって非晶質状態の高融点金属シ
リサイドを形成することを特徴とする半導体装置の製造
方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記第１の温度は、２００℃以上４００℃未満
であることを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、前記第２の温度は８００℃以上９００℃未満で
あることを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6035812A JP2891092B2 (ja) | 1994-03-07 | 1994-03-07 | 半導体装置の製造方法 |
| US08/399,361 US5665646A (en) | 1994-03-07 | 1995-03-06 | Method for manufacturing semiconductor device with low electric resistance silicide layer on silicon surface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6035812A JP2891092B2 (ja) | 1994-03-07 | 1994-03-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245277A JPH07245277A (ja) | 1995-09-19 |
| JP2891092B2 true JP2891092B2 (ja) | 1999-05-17 |
Family
ID=12452347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6035812A Expired - Fee Related JP2891092B2 (ja) | 1994-03-07 | 1994-03-07 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5665646A (ja) |
| JP (1) | JP2891092B2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2751859B2 (ja) * | 1995-03-15 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0982812A (ja) * | 1995-09-08 | 1997-03-28 | Sony Corp | 半導体装置の製造方法 |
| JP2830827B2 (ja) * | 1996-03-29 | 1998-12-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2956583B2 (ja) * | 1996-05-31 | 1999-10-04 | 日本電気株式会社 | 半導体装置とその製造方法 |
| US5874351A (en) | 1996-06-13 | 1999-02-23 | Micron Tecnology, Inc. | Sputtered metal silicide film stress control by grain boundary stuffing |
| US7041548B1 (en) | 1996-07-16 | 2006-05-09 | Micron Technology, Inc. | Methods of forming a gate stack that is void of silicon clusters within a metallic silicide film thereof |
| US6613673B2 (en) | 1996-07-16 | 2003-09-02 | Micron Technology, Inc. | Technique for elimination of pitting on silicon substrate during gate stack etch |
| US6087254A (en) * | 1996-07-16 | 2000-07-11 | Micron Technology, Inc. | Technique for elimination of pitting on silicon substrate during gate stack etch |
| US7078342B1 (en) | 1996-07-16 | 2006-07-18 | Micron Technology, Inc. | Method of forming a gate stack |
| KR100198634B1 (ko) * | 1996-09-07 | 1999-06-15 | 구본준 | 반도체 소자의 배선구조 및 제조방법 |
| US6080645A (en) | 1996-10-29 | 2000-06-27 | Micron Technology, Inc. | Method of making a doped silicon diffusion barrier region |
| US5997634A (en) | 1996-11-14 | 1999-12-07 | Micron Technology, Inc. | Method of forming a crystalline phase material |
| US6090708A (en) | 1996-11-14 | 2000-07-18 | Micron Technology, Inc. | Method of forming a crystalline phase material, electrically conductive line and refractory metal silicide |
| US6262458B1 (en) | 1997-02-19 | 2001-07-17 | Micron Technology, Inc. | Low resistivity titanium silicide structures |
| US6015997A (en) | 1997-02-19 | 2000-01-18 | Micron Technology, Inc. | Semiconductor structure having a doped conductive layer |
| US5926730A (en) * | 1997-02-19 | 1999-07-20 | Micron Technology, Inc. | Conductor layer nitridation |
| JP3031294B2 (ja) * | 1997-06-06 | 2000-04-10 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6777759B1 (en) | 1997-06-30 | 2004-08-17 | Intel Corporation | Device structure and method for reducing silicide encroachment |
| US6518155B1 (en) * | 1997-06-30 | 2003-02-11 | Intel Corporation | Device structure and method for reducing silicide encroachment |
| US6306763B1 (en) * | 1997-07-18 | 2001-10-23 | Advanced Micro Devices, Inc. | Enhanced salicidation technique |
| KR100463597B1 (ko) * | 1997-09-29 | 2005-02-28 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| KR100425147B1 (ko) * | 1997-09-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| US5937325A (en) * | 1997-11-07 | 1999-08-10 | Advanced Micro Devices, Inc. | Formation of low resistivity titanium silicide gates in semiconductor integrated circuits |
| JPH11204791A (ja) * | 1997-11-17 | 1999-07-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5966607A (en) * | 1997-12-31 | 1999-10-12 | National Semicoinductor Corporation | Metal salicide process employing ion metal plasma deposition |
| US5858849A (en) * | 1998-01-15 | 1999-01-12 | United Microelectronics Corp. | Method of manufacturing self-aligned silicide |
| JP3199015B2 (ja) | 1998-02-04 | 2001-08-13 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6022801A (en) * | 1998-02-18 | 2000-02-08 | International Business Machines Corporation | Method for forming an atomically flat interface for a highly disordered metal-silicon barrier film |
| US5998286A (en) * | 1998-03-26 | 1999-12-07 | United Semiconductor Circuit Corp. | Method to grow self-aligned silicon on a poly-gate, source and drain region |
| US6025267A (en) * | 1998-07-15 | 2000-02-15 | Chartered Semiconductor Manufacturing, Ltd. | Silicon nitride--TEOS oxide, salicide blocking layer for deep sub-micron devices |
| JP3178447B2 (ja) | 1998-12-11 | 2001-06-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6156654A (en) * | 1998-12-07 | 2000-12-05 | Chartered Semiconductor Manufacturing Ltd. | Pulsed laser salicidation for fabrication of ultra-thin silicides in sub-quarter micron devices |
| KR100511899B1 (ko) * | 1999-06-28 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
| US20020061639A1 (en) * | 2000-10-02 | 2002-05-23 | Kazuichiroh Itonaga | Semiconductor device and method for manufacturing the same |
| KR100536593B1 (ko) * | 2002-12-05 | 2005-12-14 | 삼성전자주식회사 | 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법 |
| US7498190B2 (en) * | 2007-03-01 | 2009-03-03 | United Microelectronics Corp. | Method for fabricating a CMOS image sensor |
| JP2010028084A (ja) | 2008-06-17 | 2010-02-04 | Toshiba Corp | 半導体装置の製造方法 |
| JP2014090051A (ja) * | 2012-10-30 | 2014-05-15 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
| JPS61174745A (ja) * | 1985-01-30 | 1986-08-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4774201A (en) * | 1988-01-07 | 1988-09-27 | Intel Corporation | Tungsten-silicide reoxidation technique using a CVD oxide cap |
| JPH0376116A (ja) * | 1989-08-18 | 1991-04-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| NL9100334A (nl) * | 1991-02-26 | 1992-09-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een zelfregistrerend kobalt- of nikkel-silicide gevormd wordt. |
| JPH0529343A (ja) * | 1991-07-18 | 1993-02-05 | Mitsubishi Electric Corp | 微細半導体装置の製造方法 |
| JP3234002B2 (ja) * | 1992-09-25 | 2001-12-04 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3496723B2 (ja) * | 1993-04-02 | 2004-02-16 | シャープ株式会社 | 半導体装置の製造方法 |
-
1994
- 1994-03-07 JP JP6035812A patent/JP2891092B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-06 US US08/399,361 patent/US5665646A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5665646A (en) | 1997-09-09 |
| JPH07245277A (ja) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2891092B2 (ja) | 半導体装置の製造方法 | |
| JP2978736B2 (ja) | 半導体装置の製造方法 | |
| JP2945967B2 (ja) | 半導体デバイスの製造方法 | |
| US5739064A (en) | Second implanted matrix for agglomeration control and thermal stability | |
| JP3348070B2 (ja) | 半導体装置の製造方法 | |
| US20060231910A1 (en) | Method for forming silicide and semiconductor device formed thereby | |
| US6372566B1 (en) | Method of forming a silicide layer using metallic impurities and pre-amorphization | |
| JP2001244346A (ja) | シリサイド層の形成方法 | |
| KR0183490B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0750276A (ja) | 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法 | |
| US6069045A (en) | Method of forming C49-structure tungsten-containing titanium salicide structure | |
| US6245622B1 (en) | Method for fabricating semiconductor integrated circuit device including step of forming self-aligned metal silicide film | |
| JP2930042B2 (ja) | 半導体装置の製造方法 | |
| JP2000196086A (ja) | チタンポリサイドゲ―トの形成方法 | |
| JP3003796B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
| JP2586407B2 (ja) | 半導体装置の製造方法 | |
| US6342440B1 (en) | Method for forming low-leakage impurity regions by sequence of high-and low-temperature treatments | |
| JP2746100B2 (ja) | 半導体装置の製造方法 | |
| JP2827881B2 (ja) | 半導体装置の製造方法 | |
| JP3176796B2 (ja) | 半導体装置の製造方法 | |
| JPH10256191A (ja) | 半導体装置の製造方法 | |
| JPH07273321A (ja) | 半導体装置およびその製造方法 | |
| JPH04357828A (ja) | 半導体装置の製造方法 | |
| JP2002110586A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990126 |
|
| LAPS | Cancellation because of no payment of annual fees |