JP2008508713A - 高信頼性コンタクト - Google Patents

高信頼性コンタクト Download PDF

Info

Publication number
JP2008508713A
JP2008508713A JP2007523511A JP2007523511A JP2008508713A JP 2008508713 A JP2008508713 A JP 2008508713A JP 2007523511 A JP2007523511 A JP 2007523511A JP 2007523511 A JP2007523511 A JP 2007523511A JP 2008508713 A JP2008508713 A JP 2008508713A
Authority
JP
Japan
Prior art keywords
nickel
contact
layer
germanium
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007523511A
Other languages
English (en)
Inventor
ドンジ チー
カ ヤウ リー
テク ポ リヌス リー
シャオ リ リュー
ハイ ビャオ ヤオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agency for Science Technology and Research Singapore
Original Assignee
Agency for Science Technology and Research Singapore
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency for Science Technology and Research Singapore filed Critical Agency for Science Technology and Research Singapore
Publication of JP2008508713A publication Critical patent/JP2008508713A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Contacts (AREA)
  • Conductive Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

ニッケル基ゲルマニドコンタクトが、コンタクトを形成するための加工中並びにゲルマニド化後のプロセス（post-germanidation processes）中に、ニッケル基ゲルマニドの凝集を妨げる加工助剤を含有する。この加工助剤は、ニッケル層を覆うキャップ層の形をとる、或いは、ニッケル基コンタクトを形成するために使用されるニッケル層内に組み入れられる。凝集を減少させることにより、コンタクトの電気特性を向上させる。

Description

本発明は、概して、例えば集積回路（ＩＣ）用の、ゲルマニドコンタクト（germanide contact）の形成に関する。本発明は、より詳細には、集積回路用のニッケル基ゲルマニドコンタクト（nickel-based germanide contact）の形成の改良に関する。
図１は、従来型ＣＭＯＳ ＩＣの一部分１００を示す。この部分は、シリコン基板１０１上に形成された第１及び第２の相補トランジスタ１２０及び１４０を含む。第１のトランジスタは、深いｐドープウェル１２１上に形成されたｎＭＯＳトランジスタであり、第２のトランジスタは、深いｎドープウェル１４１上に形成されたｐＭＯＳトランジスタである。ｎＭＯＳトランジスタの下に浅いｐドープウェル１２２があり、ｐＭＯＳトランジスタの下に浅いｎドープウェル１４２が位置する。トランジスタを分離するためにシャロートレンチアイソレーション１６０が使用される。各トランジスタは、ソース（１２３又は１４３）電極、ドレイン（１２４又は１４４）電極、及びゲート（１２５又は１４５）電極を含む。ｎＭＯＳトランジスタの場合、ソース電極、ドレイン電極及びゲート電極は、Ｐ（リン）などのｎ型ドーパントでドープされる。ｐＭＯＳトランジスタの場合、ソース電極、ドレイン電極及びゲート電極は、Ｂ（ホウ素）などのｐ型ドーパントでドープされる。
例えばトランジスタのソース電極、ドレイン電極、及びゲート電極のコンタクト抵抗を低減するためには、チタンシリサイド又はコバルトシリサイドが使用される。チタンシリサイド及びコバルトシリサイドは、それらの優れた電気特性及び比較的高い熱的安定性により、コンタクト１７０として使用される。金属シリサイドコンタクトは、自己整合シリサイドプロセスを用いて形成される。自己整合プロセスの一環として、ゲート電極の両側に誘電体側壁スペーサ（１２８及び１４８）が使用される。シリサイドプロセスについては、すべての目的で参照により本明細書に組み込まれている、例えば、Sze, "ULSI Technology", McGraw-Hill (1996)に記載されている。
高速用途用に、ゲルマニウムやゲルマニウムシリコンなどのゲルマニウム系基板が使用される。ゲルマニウム系基板は、大きな駆動電流に対して導電性であるそれらの高いキャリア移動度特性により、高速用途に有利である。ゲルマニウム系基板内にソース電極、ドレイン電極、及びゲート電極用コンタクトを形成するためには、金属ゲルマニドプロセスが用いられる。
シリサイドコンタクトを形成するために広く使用されているチタン及びコバルト金属は、ゲルマニドプロセスには不適合である。これは、優れた電気特性（例えば、低い固有抵抗）を有するチタン又はコバルトコンタクトの形成が、ゲルマニウム系適用例に有害な比較的高いアニール温度を必要とするからである。例えば、高温は、ゲルマニウムを蒸発させる、或いは、意図的に歪められた材料が使用された場合にその材料の歪みを望ましくなく緩和する。
Sze, "ULSI Technology", McGraw-Hill (1996)
前述の検討から、ＩＣ用の改良されたゲルマニドコンタクトを提供することが望ましい。
本発明は概して、例えば集積回路の製造に関する。一実施形態では、基板が設けられる。この基板は、ゲルマニウムを含有する活性領域を含む。ニッケル基コンタクトは、活性領域上に形成される。ニッケル基コンタクトは、加工中にニッケルの凝集を妨げる加工助剤（processing material）を含む。これにより、ニッケル基コンタクトの電気特性が向上する。
一実施形態では、活性領域を覆うように、基板の上にニッケル層が堆積される。このニッケル層の上に加工助剤を含むキャップ層が形成される。他の実施形態では、ニッケル層が加工助剤を含有して、ニッケル合金層を形成する。次いで、基板は、ニッケル基コンタクトを形成するために、アニールすることによって加工される。キャップ層又はコンタクト層の加工助剤は、ニッケル基コンタクトを形成するために、アニール中にニッケルの凝集を妨げる。
図２〜６は、本発明の一実施形態による、ニッケル基コンタクトを形成するためのプロセスを示す。図２を参照すると、基板２０１の一部分の断面が示されている。この基板は、集積回路素子を形成する働きをする。一実施形態では、基板は、少なくとも最上層又は表面層がゲルマニウムを含有する多層基板を含む。例えば、多層基板は、ゲルマニウムオンインシュレータ基板を含む。ゲルマニウムオンインシュレータ基板は、シリコン酸化膜などの絶縁体層２０４によって分離されたゲルマニウムを含有する最上層２０５を備えるシリコンバルク基板２０３を含むことができる。基板の最上層は、例えば、単結晶材料、多結晶又はアモルファス材料、或いはそれらの組合せを含む。ゲルマニウム層は、歪んでいても歪み緩和していてもよい。シリコン−ゲルマニウムバルク層の上に、ゲルマニウムを含有する面を設けることも有用である。
他の実施形態では、少なくとも基板の最上層又は表面層が、シリコンゲルマニウムを含有する。好ましくは、このシリコンゲルマニウム層は、ｘを５０原子百分率未満とするＳｉ１−ｘＧｅｘを含有する。シリコンゲルマニウム層は、歪んでいても歪み緩和していてもよい。基板は、シリコンゲルマニウムの上にＧｅ比率の異なるシリコンゲルマニウムを含有することもできる。ゲルマニウム又はシリコンゲルマニウムを含む単一層基板を設けることも有用である。他の実施形態では、少なくとも基板の最上面の一部分が、ゲルマニウム又はシリコンゲルマニウムを含有する。
或いは、ゲルマニウム層の上に設けられた薄い歪みシリコン層も有用である。シリコン層は、引張歪みを維持するために十分薄くすべきである。典型的には、薄い歪みシリコン層の厚みは、１００ｎｍ未満である。
図３を参照すると、基板の一部分には、トランジスタ用ドープウェル（doped wells）が形成される。図示のように、ウェルは、ＣＭＯＳ用に形成される。他のタイプの用途でも有用である。一実施形態では、ｐＭＯＳ及びｎＭＯＳトランジスタにそれぞれ活性領域３０８及び３０９が設けられる。ｐＭＯＳトランジスタの活性領域は、深いｐウェル３２１及び浅いｎウェル３２２を含む。ｎＭＯＳトランジスタの活性領域は、深いｎウェル３４１及び浅いｐウェル３４２を含む。活性領域を分離するものが、シャロートレンチアイソレーション（ＳＴＩ）３６０である。
図４に示されるように、このプロセスでは、続いて、活性領域３０８及び３０９内にｐＭＯＳトランジスタ４２０及びｎＭＯＳトランジスタ４４０を形成する。これらのトランジスタはそれぞれが、第１の拡散領域（４２３又は４４３）と第２の拡散領域（４２４又は４４４）とゲート（４２５又は４４５）とを含む。ｐＭＯＳトランジスタの拡散領域はｐ型ドーパントを含み、ｎＭＯＳトランジスタの拡散領域はｎ型ドーパントを含む。トランジスタのゲートはゲルマニウムを含む。典型的には、ゲートは多結晶ゲルマニウムを含む。シリコンやシリコンゲルマニウムなどの他のタイプの材料も有用である。ゲートはドーパントでドープされることが好ましい。一実施形態では、トランジスタのゲートは、ｐ型ドーパントでドープされる。ゲートを他のドーパントでドープすることも有用である。ｐＭＯＳ及びｎＭＯＳトランジスタのゲートを別のタイプのドーパントでドープすることも有用なことがある。ゲートの下にはゲート酸化膜層がある。ゲート酸化膜層は、例えばシリコン熱酸化物を含む。他のタイプのゲート酸化膜材料も有用である。一実施形態では、ｐＭＯＳ及びｎＭＯＳゲートの両側に絶縁側壁スペーサ４２８及び４４８が設けられる。
図５を参照すると、このプロセスでは、続いて、拡散領域及びゲート上に、ニッケル基ゲルマニドコンタクトを形成するための材料を堆積させる。一実施形態では、基板上にニッケル層５７１が堆積される。ニッケル層を形成するためには、マグネトロンスパッタリングを含む、スパッタリングなどの様々な技法を使用することができる。ニッケル層は、例えば、室温程度で約５Ｘ１０−７トール（６．７Ｘ１０−５パスカル）の圧力でスパッタされる。ニッケル層を形成するための他の技法又はパラメータも有用である。ニッケル層の厚みは、約５〜１００ｎｍである。ニッケル層の厚みは、約５０ｎｍ未満であることが好ましい。他の厚みでも有用なことがある。
ニッケル層の上にはキャップ層５７２が形成される。一実施形態では、キャップ層は、ニッケルゲルマニド層の凝集を妨げる材料を含有する。一実施形態では、キャップ層の材料は、ニッケル基コンタクトに不溶性である。一実施形態では、キャップ層は、Ｍｏ、Ｔａ、Ｔｉ、Ｗ、Ｚｒ又はそれらの組合せを含有する。加工温度でのニッケルゲルマニドの凝集を妨げることができる他の材料も有用である。他の実施形態では、キャップ層は、Ｐｄ及び／又はＰｔなどのニッケル基コンタクトに可溶性の材料を含有する。キャップ層を形成するためにニッケル基コンタクトに可溶性及び不溶性の材料の組合せを使用することも有用である。
キャップ層を形成するために、マグネトロンスパッタリングを含む、スパッタリングなどの様々な技法を使用することができる。スパッタリングは、一実施形態では室温で実施される。熱的及び電子ビーム蒸着など、キャップ層を形成するための他の技法又はパラメータも有用である。
キャップ層の厚みは、約５００℃よりも高い温度で層内での凝集を妨げるのに十分であるべきである。好ましくは、キャップ層の厚みは、少なくとも最高約７００℃までの温度で層内での凝集を妨げるのに十分であるべきである。一実施形態では、キャップ層の厚みは、約５００〜７００℃の温度で層内での凝集を妨げるのに十分であるべきである。キャップ層の厚みは、例えば約５０ｎｍ以下である。キャップ層の厚みは、約５ｎｍであることが好ましい。
コンタクト層が形成された後、基板は、コンタクトを形成するためにアニールされる。アニーリングにより、コンタクト層と基板の材料が反応して、ゲルマニウムを含有する基板領域にニッケル基ゲルマニドコンタクト又はニッケル基ゲルマノシリサイドコンタクト（nickel-based germanosilicide contact）を形成する。コンタクト層に対してゲルマニウム下地層の場合にはニッケル基モノゲルマニドコンタクト（nickel-based monogermanide contact）が形成され、シリコンゲルマニウム下地層の場合にはニッケル基ゲルマノシリサイドコンタクトが形成される。一実施形態では、アニーリングは、急速熱アニール（ＲＴＰ）を含む。他のタイプのアニーリングも有用である。ＲＴＰは、約２００℃から少なくとも約７００℃までの温度で約１〜１００秒間実施される。ＲＴＰは、約２８０℃から少なくとも約５００℃までの温度で実施されることが好ましい。ＲＴＰの雰囲気は、例えば窒素である。真空、Ｈｅ、Ａｒなどの他のタイプの雰囲気も有用である。他のタイプの不活性ガスも有用なことがある。
図６を参照すると、コンタクト層は、コンタクトが形成される領域内にコンタクト層の一部分を残留させるためにパターン化される。一実施形態では、コンタクト層の材料がＳＴＩ及び側壁スペーサの上の領域６９０及び６９１から除去されて、拡散領域及びゲートの表面を覆うコンタクト層を残留させる。コンタクト層は、例えば、従来のマスク及びエッチング技術によってパターン化される。例えば、除去されるべき層の一部分を露光するためにフォトレジスト層が堆積されパターン化され、続いて、フォトレジスト層で保護されていない層をエッチングプロセスで除去する。他の実施形態では、コンタクト層は、コンタクトを形成するために、アニーリングプロセスの前にパターン化される。
代替実施形態では、例えば図４に示されたようなトランジスタが調製された基板の上に、ニッケル基合金を含有するコンタクト層が堆積される。ニッケル基合金は、ＮｉＹを含む。ただし、Ｙは、コンタクト層の凝集を妨げる材料から選択された材料を含む。一実施形態では、Ｙは、ニッケル基コンタクトに不溶性の材料を含む。一実施形態では、Ｙは、Ｍｏ、Ｔａ、Ｔｉ、Ｗ、Ｚｒ又はそれらの組合せを含む。ニッケル基コンタクトに不溶性の他の材料も有用である。他の実施形態では、Ｙは、Ｐｄ及び／又はＰｔなどの、ニッケル基コンタクトに可溶性の材料を含む。ニッケル基コンタクトに可溶性及び不溶性の両材料の組合せを含むＹを与えることも有用である。ニッケル基合金層の厚みは、例えば約５〜１００ｎｍである。ニッケル基合金層の厚みは、５０ｎｍ未満であることが好ましい。
一実施形態では、Ｙの割合は、約５００℃よりも高い温度で層内での凝集を妨げるのに十分であるべきである。好ましくは、Ｙの割合は、少なくとも最高約７００℃までの温度で層内での凝集を妨げるのに十分であるべきである。より好ましくは、Ｙの割合は、約５００〜７００℃の温度で層内での凝集を妨げるのに十分であるべきである。Ｙの割合は、例えば約０．１〜５０原子百分率である。Ｙの割合は、約２０原子百分率未満であることが好ましい。
ニッケル基合金層が形成された後、このプロセスでは、続いて、コンタクト層をアニールすることによってコンタクトを形成する。アニーリングプロセスは、例えば、前述のようにＲＴＰを含む。ニッケル及びゲルマニウムを含有する領域にコンタクトが形成される。ゲルマニウムが不在の領域（例えば、ＳＴＩの上部）では、反応は起こらない。ニッケル層の未反応部分は、例えば、ニッケル層の反応済み部分に対して選択性のウェットエッチングを用いて選択的に除去される。その結果、自己整合ニッケルゲルマニド又はニッケルゲルマノシリサイドコンタクトが形成される。
本発明について、様々な実施形態を参照しながら具体的に示し説明してきたが、本発明の趣旨及び範囲から逸脱することなく本発明に変更又は修正が加えられうることが、当業者によって理解されるであろう。したがって、本発明の範囲は、上記説明を参照するのではなく、添付の特許請求の範囲を参照して、それらの全範囲の同等物とともに決定されるべきである。
従来型ＣＭＯＳ ＩＣの一部分を示す図である。 本発明の一実施形態による、コンタクトを形成するためのプロセスを示す図である。 本発明の一実施形態による、コンタクトを形成するためのプロセスを示す図である。 本発明の一実施形態による、コンタクトを形成するためのプロセスを示す図である。 本発明の一実施形態による、コンタクトを形成するためのプロセスを示す図である。 本発明の一実施形態による、コンタクトを形成するためのプロセスを示す図である。

Claims (16)

  1. コンタクトを製作する方法であって、
    少なくともゲルマニウムを含有する活性領域を含む基板を設けること、
    前記活性領域上にニッケルを含有するコンタクト層を堆積させること、
    前記コンタクト層に加工助剤を供給すること、及び
    ニッケル基コンタクトを形成するために前記基板を加工することを含み、前記加工が、前記基板をアニールして反応を起こし、前期ニッケル基コンタクトを形成することを含み、前記加工助剤が、加工中に前記コンタクト層での凝集を妨げる、前記方法。
  2. 基板が、上面層がゲルマニウム又はシリコンゲルマニウムを含有する多層基板を含む、請求項１に記載の方法。
  3. 基板が、ゲルマニウム又はシリコンゲルマニウムを含有する、請求項１に記載の方法。
  4. 加工助剤が、ニッケル基コンタクトに不溶性である、請求項１から３のいずれかに記載の方法。
  5. 加工助剤が、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｚｒ又はそれらの組合せを含む、請求項４に記載の方法。
  6. 加工助剤を供給することが、コンタクト層の上にキャップ層を形成することを含む、請求項１から５のいずれかに記載の方法。
  7. キャップ層の厚みが、約５００℃以上の温度での凝集を妨げるのに十分である、請求項６に記載の方法。
  8. キャップ層の厚みが、少なくとも最高約７００℃までの温度での凝集を妨げるのに十分である、請求項６に記載の方法。
  9. キャップ層の厚みが、約５０ｎｍ以下である、請求項６に記載の方法。
  10. 加工助剤を供給することが、ニッケル及び前記加工助剤を含有するニッケル基合金コンタクト層を形成するために、コンタクト層を堆積させるステップに前記加工助剤を組み入れることを含む、請求項１から５のいずれかに記載の方法。
  11. ニッケル基合金中の加工助剤が、約５０原子百分率未満である、請求項１０に記載の方法。
  12. コンタクト層における加工助剤の割合が、約５００℃以上の温度で加工中に凝集を妨げるのに十分である、請求項１０に記載の方法。
  13. コンタクト層における加工助剤の割合が、少なくとも最高約７００℃までの温度で加工中に凝集を妨げるのに十分である、請求項１０に記載の方法。
  14. 加工助剤が、ニッケル基コンタクトに可溶性及び不溶性の材料の組合せを含む、請求項１から３のいずれかに記載の方法。
  15. 加工助剤が、Ｐｔ及び／又はＰｄを含有する、請求項１から３のいずれかに記載の方法。
  16. 少なくともゲルマニウムを含有する活性領域を有する基板と、
    前記活性領域に結合された、ニッケルを含むコンタクトと、
    前記コンタクトと接触する加工助剤とを含む集積回路であって、前記加工助剤が、前記コンタクトを形成するために、加工中に前記コンタクトにおける前記ニッケルの凝集を妨げる、集積回路。
JP2007523511A 2004-07-27 2004-07-27 高信頼性コンタクト Pending JP2008508713A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SG2004/000220 WO2006011851A1 (en) 2004-07-27 2004-07-27 Reliable contacts

Publications (1)

Publication Number Publication Date
JP2008508713A true JP2008508713A (ja) 2008-03-21

Family

ID=35786494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007523511A Pending JP2008508713A (ja) 2004-07-27 2004-07-27 高信頼性コンタクト

Country Status (6)

Country Link
US (1) US20070272955A1 (ja)
EP (1) EP1787332A4 (ja)
JP (1) JP2008508713A (ja)
CN (1) CN101032028A (ja)
TW (1) TW200605307A (ja)
WO (1) WO2006011851A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214481A (ja) * 2006-02-13 2007-08-23 Toshiba Corp 半導体装置
JP5653577B2 (ja) * 2007-08-31 2015-01-14 アイメックＩｍｅｃ ゲルマナイド成長の改良方法およびそれにより得られたデバイス
US8354344B2 (en) * 2007-08-31 2013-01-15 Imec Methods for forming metal-germanide layers and devices obtained thereby
JP5243762B2 (ja) * 2007-09-25 2013-07-24 国立大学法人名古屋大学 ジャーマナイド薄膜、ジャーマナイド薄膜の作成方法、ジャーマナイド薄膜を備えたゲルマニウム構造体
CN101635262B (zh) * 2009-08-07 2012-05-30 北京大学 一种锗基肖特基晶体管的制备方法
EP2704199B1 (en) 2012-09-03 2020-01-01 IMEC vzw Method of manufacturing a semiconductor device
CN103594518B (zh) * 2013-11-08 2016-09-21 清华大学 金属源漏结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289558A (ja) * 2001-03-23 2002-10-04 Sharp Corp ＳｉＧｅ上に熱的に安定化したニッケルゲルマノシリサイドを形成するための方法
US20040123922A1 (en) * 2002-12-31 2004-07-01 Cyril Cabral Retarding agglomeration of Ni monosilicide using Ni alloys
JP2005019943A (ja) * 2003-06-27 2005-01-20 Samsung Electronics Co Ltd ニッケル合金サリサイド工程、それを用いて半導体素子を製造する方法、これにより形成されたニッケル合金シリサイド膜及びそれを用いて製造された半導体素子

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4310570A (en) * 1979-12-20 1982-01-12 Eaton Corporation Field-effect transistors with micron and submicron gate lengths
JP3118957B2 (ja) * 1992-05-20 2000-12-18 ソニー株式会社 電極形成方法
SG97821A1 (en) * 1999-11-17 2003-08-20 Inst Materials Research & Eng A method of fabricating semiconductor structures and a semiconductor structure formed thereby
US6214679B1 (en) * 1999-12-30 2001-04-10 Intel Corporation Cobalt salicidation method on a silicon germanium film
US6331486B1 (en) * 2000-03-06 2001-12-18 International Business Machines Corporation Method and structure for reduction of contact resistance of metal silicides using a metal-germanium alloy
JP2002261044A (ja) * 2001-03-06 2002-09-13 Sony Corp 半導体装置の製造方法および半導体装置
US20020168809A1 (en) * 2001-05-08 2002-11-14 Boutros Karim S. Semiconductor circuits and devices on germanium substrates
US20090004850A1 (en) * 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
SG107563A1 (en) * 2001-07-31 2004-12-29 Agency Science Tech & Res Gate electrodes and the formation thereof
US6787864B2 (en) * 2002-09-30 2004-09-07 Advanced Micro Devices, Inc. Mosfets incorporating nickel germanosilicided gate and methods for their formation
US6746967B2 (en) * 2002-09-30 2004-06-08 Intel Corporation Etching metal using sonication
US7109077B2 (en) * 2002-11-21 2006-09-19 Texas Instruments Incorporated Dual work function gate electrodes using doped polysilicon and a metal silicon germanium compound
US6703291B1 (en) * 2002-12-17 2004-03-09 Intel Corporation Selective NiGe wet etch for transistors with Ge body and/or Ge source/drain extensions
US6909186B2 (en) * 2003-05-01 2005-06-21 International Business Machines Corporation High performance FET devices and methods therefor
US7449782B2 (en) * 2004-05-04 2008-11-11 International Business Machines Corporation Self-aligned metal to form contacts to Ge containing substrates and structure formed thereby
US7053400B2 (en) * 2004-05-05 2006-05-30 Advanced Micro Devices, Inc. Semiconductor device based on Si-Ge with high stress liner for enhanced channel carrier mobility

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289558A (ja) * 2001-03-23 2002-10-04 Sharp Corp ＳｉＧｅ上に熱的に安定化したニッケルゲルマノシリサイドを形成するための方法
US20040123922A1 (en) * 2002-12-31 2004-07-01 Cyril Cabral Retarding agglomeration of Ni monosilicide using Ni alloys
JP2005019943A (ja) * 2003-06-27 2005-01-20 Samsung Electronics Co Ltd ニッケル合金サリサイド工程、それを用いて半導体素子を製造する方法、これにより形成されたニッケル合金シリサイド膜及びそれを用いて製造された半導体素子

Also Published As

Publication number Publication date
CN101032028A (zh) 2007-09-05
EP1787332A4 (en) 2010-02-17
WO2006011851A1 (en) 2006-02-02
US20070272955A1 (en) 2007-11-29
TW200605307A (en) 2006-02-01
EP1787332A1 (en) 2007-05-23

Similar Documents

Publication Publication Date Title
JP5186486B2 (ja) 自己整合型金属シリサイド・コンタクトを形成するための方法
JP2891092B2 (ja) 半導体装置の製造方法
JP2978736B2 (ja) 半導体装置の製造方法
US6287900B1 (en) Semiconductor device with catalyst addition and removal
JP3393731B2 (ja) 半導体デバイスおよびその形成方法
KR100223729B1 (ko) 살리사이드 반도체 장치 제조 방법
JP5221112B2 (ja) 半導体装置の製造方法および半導体装置
US8330235B2 (en) Method to reduce mol damage on NiSi
US20080020535A1 (en) Silicide cap structure and process for reduced stress and improved gate sheet resistance
JPH10284732A (ja) ２つのキャッピング層を用いて集積回路構造上に改良型ケイ化コバルト層を形成する方法
US7384868B2 (en) Reduction of silicide formation temperature on SiGe containing substrates
JP2001298192A (ja) 半導体装置およびその製造方法
JP2008508713A (ja) 高信頼性コンタクト
JP3676276B2 (ja) 半導体装置及びその製造方法
JP3876401B2 (ja) 半導体装置の製造方法
JP2001298193A (ja) 半導体装置およびその製造方法
JP2830762B2 (ja) 半導体装置の製造方法
US20060128125A1 (en) Gate Electrodes and the Formation Thereof
KR100690910B1 (ko) 샐리사이드 공정 및 이를 사용한 반도체 소자의 제조 방법
JP4011434B2 (ja) 半導体装置の製造方法及び半導体装置
JP3362722B2 (ja) 半導体装置の製造方法
JP4636227B2 (ja) 半導体装置の製造方法
WO2009139264A1 (ja) コンタクト形成方法、半導体装置の製造方法および半導体装置
JPH10229052A (ja) 半導体集積回路装置およびその製造方法
KR100699594B1 (ko) 반도체 소자의 실리사이드 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100521

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100528

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100618

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120104