JP2830762B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2830762B2 JP2830762B2 JP7013152A JP1315295A JP2830762B2 JP 2830762 B2 JP2830762 B2 JP 2830762B2 JP 7013152 A JP7013152 A JP 7013152A JP 1315295 A JP1315295 A JP 1315295A JP 2830762 B2 JP2830762 B2 JP 2830762B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sidewall
- oxide film
- silicon
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特にソース及びドレイン領域上に高融点金属シ
リサイド膜を設けた絶縁ゲート電界効果トランジスタを
具備した半導体装置の製造方法に関する。
係わり、特にソース及びドレイン領域上に高融点金属シ
リサイド膜を設けた絶縁ゲート電界効果トランジスタを
具備した半導体装置の製造方法に関する。
【０００２】
【従来の技術】電気抵抗を低減するためにソース及びド
レイン領域上に高融点金属シリサイド膜を形成した半導
体装置は広く用いられている。
レイン領域上に高融点金属シリサイド膜を形成した半導
体装置は広く用いられている。
【０００３】図４を参照して従来技術の半導体装置およ
びその製造方法を説明する。
びその製造方法を説明する。
【０００４】まず、シリコン基板１の主面に選択的に設
けられたフィールド酸化膜２により区画された素子領域
に、浅い接合部７Ａと深い接合部７ＢとによるＬＤＤ構
造のソース及びドレイン領域７がそれぞれ形成され、ソ
ース領域７とドレイン領域７との間のチャネル領域上に
ゲート酸化膜３を介してポリシリコンゲート電極４が形
成されている。そしてポリシリコンゲート電極４の側面
に被着してシリコン酸化膜から成る側壁絶縁膜３０が形
成されている（図１（Ａ））。
けられたフィールド酸化膜２により区画された素子領域
に、浅い接合部７Ａと深い接合部７ＢとによるＬＤＤ構
造のソース及びドレイン領域７がそれぞれ形成され、ソ
ース領域７とドレイン領域７との間のチャネル領域上に
ゲート酸化膜３を介してポリシリコンゲート電極４が形
成されている。そしてポリシリコンゲート電極４の側面
に被着してシリコン酸化膜から成る側壁絶縁膜３０が形
成されている（図１（Ａ））。
【０００５】次に、全面に高融点金属膜であるチタン膜
９をスパッタ法により形成する（図４（Ｂ））。
９をスパッタ法により形成する（図４（Ｂ））。
【０００６】次に、高温熱処理によりシリコン上のチタ
ン膜９をシリサイド化してソース及びドレイン領域７上
ならびにポリシリコンゲート電極４上に高融点金属シリ
サイド膜であるチタンシリサイド膜１１がそれぞれ形成
され、フィールド酸化膜２上および側壁絶縁膜３０上に
残余している未反応の高融点金属膜やそこに形成された
高融点金属化合物をウェットエッチングにより除去す
る。これによりソース及びドレイン領域上の高融点金属
シリサイド膜とポリシリコンゲート電極とが分離される
（図４（Ｃ））。
ン膜９をシリサイド化してソース及びドレイン領域７上
ならびにポリシリコンゲート電極４上に高融点金属シリ
サイド膜であるチタンシリサイド膜１１がそれぞれ形成
され、フィールド酸化膜２上および側壁絶縁膜３０上に
残余している未反応の高融点金属膜やそこに形成された
高融点金属化合物をウェットエッチングにより除去す
る。これによりソース及びドレイン領域上の高融点金属
シリサイド膜とポリシリコンゲート電極とが分離される
（図４（Ｃ））。
【０００７】
【発明が解決しようとする課題】上記図４に示す従来技
術では、ゲート側壁絶縁膜３０がシリコン酸化膜のみで
構成されているために、シリサイド化のための窒素雰囲
気中での高温熱処理（アニール）の際にチタンの窒化物
および酸化膜とチタンの反応による導電性のチタン酸化
物が生成される。チタンの窒化物はその後のアンモニア
と過酸化水素水の混合液によるエッチングで除去するこ
とが可能だが、チタン酸化物は除去されにくい。このた
め、側壁絶縁膜３０上のチタンシリサイドの生成を防ぐ
ことができても、導電性のチタン酸化物によるゲート電
極とソース、ドレイン領域との短絡を完全に防ぐことが
出来ないという問題点を有する。
術では、ゲート側壁絶縁膜３０がシリコン酸化膜のみで
構成されているために、シリサイド化のための窒素雰囲
気中での高温熱処理（アニール）の際にチタンの窒化物
および酸化膜とチタンの反応による導電性のチタン酸化
物が生成される。チタンの窒化物はその後のアンモニア
と過酸化水素水の混合液によるエッチングで除去するこ
とが可能だが、チタン酸化物は除去されにくい。このた
め、側壁絶縁膜３０上のチタンシリサイドの生成を防ぐ
ことができても、導電性のチタン酸化物によるゲート電
極とソース、ドレイン領域との短絡を完全に防ぐことが
出来ないという問題点を有する。
【０００８】この問題に関係して特開平４−１９６４４
２号公報には、ソース及びドレイン領域形成のイオン注
入により側壁絶縁膜のシリコン酸化膜がダメージを受
け、このために側壁絶縁膜のシリコン酸化膜のシリコン
と高融点金属とが反応してここに不所望なシリサイドが
生成されるとして、シリコン酸化膜からなる第１の側壁
絶縁膜のイオン注入によるダメージ層を除去し、ここに
やはりシリコン酸化膜からなる第２の側壁絶縁膜を新た
に形成し、その後にシリサイド形成工程を行なう技術を
開示している。
２号公報には、ソース及びドレイン領域形成のイオン注
入により側壁絶縁膜のシリコン酸化膜がダメージを受
け、このために側壁絶縁膜のシリコン酸化膜のシリコン
と高融点金属とが反応してここに不所望なシリサイドが
生成されるとして、シリコン酸化膜からなる第１の側壁
絶縁膜のイオン注入によるダメージ層を除去し、ここに
やはりシリコン酸化膜からなる第２の側壁絶縁膜を新た
に形成し、その後にシリサイド形成工程を行なう技術を
開示している。
【０００９】しかしながらこの場合もシリコン酸化膜の
みからなる側壁絶縁膜を用いているから、導電性の高融
点金属酸化物によるゲート電極とソース、ドレイン領域
との短絡を完全に防ぐことが出来ないことに変りはな
い。
みからなる側壁絶縁膜を用いているから、導電性の高融
点金属酸化物によるゲート電極とソース、ドレイン領域
との短絡を完全に防ぐことが出来ないことに変りはな
い。
【００１０】したがって本発明の目的は、ゲート電極と
ソース、ドレイン領域との短絡不良を発生させないでソ
ース及びドレイン領域上に高融点金属シリサイド膜を形
成することが可能な半導体装置の製造方法を提供するこ
とである。
ソース、ドレイン領域との短絡不良を発生させないでソ
ース及びドレイン領域上に高融点金属シリサイド膜を形
成することが可能な半導体装置の製造方法を提供するこ
とである。
【００１１】
【００１２】
【課題を解決するための手段】本発明の特徴は、一導電
型のシリコン基板に設けられた逆導電型のソース及びド
レイン領域上に高融点金属シリサイド膜を有する絶縁ゲ
ート電界効果トランジスタを具備した半導体装置の製造
方法において、逆導電型のソース及びドレイン領域がす
でに形成されているシリコン基板上に設けられているポ
リシリコンゲート電極の側面に被着してシリコン酸化膜
からなる側壁酸化膜および該側壁酸化膜上にシリコン窒
化膜からなる側壁窒化膜を形成し、かつ前記ポリシリコ
ンゲート電極の上面を露出させる工程と、前記側壁酸化
膜および前記側壁窒化膜を形成したシリコン基板の全面
上に高融点金属膜を形成する工程と、熱処理を行って逆
導電型の前記ソース及びドレイン領域の上面および前記
ポリシリコンゲート電極の上面に被着せる前記高融点金
属膜の部分を反応させて前記高融点金属シリサイド膜を
形成する工程と、しかる後、前記側壁窒化膜を除去する
工程とを工程とを有する半導体装置の製造方法にある。
ここで、前記シリコン酸化膜上に前記シリコン窒化膜を
積層した積層構造を形成した後、該積層構造にリアクテ
ィブイオンエッチングを施して前記側壁窒化膜および前
記側壁酸化膜を順次形成することができる。
型のシリコン基板に設けられた逆導電型のソース及びド
レイン領域上に高融点金属シリサイド膜を有する絶縁ゲ
ート電界効果トランジスタを具備した半導体装置の製造
方法において、逆導電型のソース及びドレイン領域がす
でに形成されているシリコン基板上に設けられているポ
リシリコンゲート電極の側面に被着してシリコン酸化膜
からなる側壁酸化膜および該側壁酸化膜上にシリコン窒
化膜からなる側壁窒化膜を形成し、かつ前記ポリシリコ
ンゲート電極の上面を露出させる工程と、前記側壁酸化
膜および前記側壁窒化膜を形成したシリコン基板の全面
上に高融点金属膜を形成する工程と、熱処理を行って逆
導電型の前記ソース及びドレイン領域の上面および前記
ポリシリコンゲート電極の上面に被着せる前記高融点金
属膜の部分を反応させて前記高融点金属シリサイド膜を
形成する工程と、しかる後、前記側壁窒化膜を除去する
工程とを工程とを有する半導体装置の製造方法にある。
ここで、前記シリコン酸化膜上に前記シリコン窒化膜を
積層した積層構造を形成した後、該積層構造にリアクテ
ィブイオンエッチングを施して前記側壁窒化膜および前
記側壁酸化膜を順次形成することができる。
【００１３】
【作用】上記本発明によれば、側壁絶縁膜の表面はシリ
コン窒化膜からなる側壁窒化膜から構成されているから
ソース及びドレイン領域上に高融点金属シリサイド膜を
形成しても、側壁絶縁膜上にエッチング除去が困難な導
電性物質、例えばチタン酸化物が生成されない。したが
ってゲート電極とソース、ドレイン領域間の短絡不良の
発生を回避することができる。
コン窒化膜からなる側壁窒化膜から構成されているから
ソース及びドレイン領域上に高融点金属シリサイド膜を
形成しても、側壁絶縁膜上にエッチング除去が困難な導
電性物質、例えばチタン酸化物が生成されない。したが
ってゲート電極とソース、ドレイン領域間の短絡不良の
発生を回避することができる。
【００１４】またシリコン窒化膜は誘電率が６〜７と大
きいから側壁絶縁膜をシリコン窒化膜のみから構成する
とゲートのフリンジ容量が大きくなって所定の特性が得
られない場合がある。しかし本発明は表面の側壁窒化膜
としてのシリコン窒化膜の下に側壁酸化膜としてのシリ
コン酸化膜を併用して両者で側壁絶縁膜を構成してい
る。このような２層構造の本発明の側壁絶縁膜では、シ
リコン酸化膜の誘電率は約４でありシリコン窒化膜の誘
電率より小であるから、フリンジ容量を抑制して所定の
特性が得られるようにすることが出来る。
きいから側壁絶縁膜をシリコン窒化膜のみから構成する
とゲートのフリンジ容量が大きくなって所定の特性が得
られない場合がある。しかし本発明は表面の側壁窒化膜
としてのシリコン窒化膜の下に側壁酸化膜としてのシリ
コン酸化膜を併用して両者で側壁絶縁膜を構成してい
る。このような２層構造の本発明の側壁絶縁膜では、シ
リコン酸化膜の誘電率は約４でありシリコン窒化膜の誘
電率より小であるから、フリンジ容量を抑制して所定の
特性が得られるようにすることが出来る。
【００１５】また水素アロイを行いダングリングボンド
に水素を結合させてトランジスタの特性を安定させる際
に、シリコン窒化膜はシリコン酸化膜に比べてパッシベ
ーション膜としての性質が強いために水素が入り込みに
くい。したがって側壁絶縁膜をシリコン窒化膜のみから
構成すると水素アロイの効果が小さくなる。これに対し
て本発明はシリコン酸化膜も併用して側壁絶縁膜を構成
しているから、側壁絶縁膜全体の膜厚に対するシリコン
酸化膜の膜厚をコントロールすることにより、適切な量
の水素が入り込み水素アロイ効果による充分の特性安定
化を行うことが出来る。
に水素を結合させてトランジスタの特性を安定させる際
に、シリコン窒化膜はシリコン酸化膜に比べてパッシベ
ーション膜としての性質が強いために水素が入り込みに
くい。したがって側壁絶縁膜をシリコン窒化膜のみから
構成すると水素アロイの効果が小さくなる。これに対し
て本発明はシリコン酸化膜も併用して側壁絶縁膜を構成
しているから、側壁絶縁膜全体の膜厚に対するシリコン
酸化膜の膜厚をコントロールすることにより、適切な量
の水素が入り込み水素アロイ効果による充分の特性安定
化を行うことが出来る。
【００１６】
【実施例】以下図面を参照して本発明を説明する。
【００１７】図１は本発明に関連する技術を製造工程順
に示した断面図である。
に示した断面図である。
【００１８】まず、Ｐ型単結晶シリコン基板１の主面に
素子分離領域となるフィールド酸化膜２およびゲート酸
化膜３を形成し、その上に多結晶シリコン膜を堆積さ
せ、フォトエッチング法によりパターニングを行いポリ
シリコンゲート電極４を形成する。ここで一例として本
実施例のゲート酸化膜３の膜厚は１０ｎｍであり、ポリ
シリコンゲート電極を構成する多結晶シリコン膜の膜厚
は３００ｎｍである。次にポリシリコンゲート電極４お
よびフィールド酸化膜２をマスクにしてＮ型不純物、例
えばリンを浅くイオン注入してその後の活性化熱処理に
よりＬＤＤタイプのＮ型ソース及びドレイン領域のチャ
ネル領域に面する浅い部分７Ａをそれぞれ形成する。
素子分離領域となるフィールド酸化膜２およびゲート酸
化膜３を形成し、その上に多結晶シリコン膜を堆積さ
せ、フォトエッチング法によりパターニングを行いポリ
シリコンゲート電極４を形成する。ここで一例として本
実施例のゲート酸化膜３の膜厚は１０ｎｍであり、ポリ
シリコンゲート電極を構成する多結晶シリコン膜の膜厚
は３００ｎｍである。次にポリシリコンゲート電極４お
よびフィールド酸化膜２をマスクにしてＮ型不純物、例
えばリンを浅くイオン注入してその後の活性化熱処理に
よりＬＤＤタイプのＮ型ソース及びドレイン領域のチャ
ネル領域に面する浅い部分７Ａをそれぞれ形成する。
【００１９】その後、全面にＣＶＤ法により膜厚５０ｎ
ｍのシリコン酸化膜５を堆積し、さらにその上にＣＶＤ
法により膜厚７０ｎｍのシリコン窒化膜６を堆積する
（図１（Ａ））。
ｍのシリコン酸化膜５を堆積し、さらにその上にＣＶＤ
法により膜厚７０ｎｍのシリコン窒化膜６を堆積する
（図１（Ａ））。
【００２０】次に、ＲＩＥ（リアクティブイオンエッチ
ング）によりエッチバックして、シリコン酸化膜５より
成る側壁酸化膜１５およびシリコン窒化膜６より成る側
壁窒化膜１６から構成された側壁絶縁膜１０を得る。そ
の後、側壁絶縁膜１０およびフィールド酸化膜２をマス
クにしてＮ型不純物、例えば砒素を深くイオン注入し、
活性化熱処理によりチャネル領域に面する部分７Ａより
深い部分７Ｂをそれぞれ形成し、浅い部分７Ａと深い部
分７ＢからＬＤＤタイプのＮ型ソース及びドレイン領域
７をそれぞれ形成する（図１（Ｂ））。
ング）によりエッチバックして、シリコン酸化膜５より
成る側壁酸化膜１５およびシリコン窒化膜６より成る側
壁窒化膜１６から構成された側壁絶縁膜１０を得る。そ
の後、側壁絶縁膜１０およびフィールド酸化膜２をマス
クにしてＮ型不純物、例えば砒素を深くイオン注入し、
活性化熱処理によりチャネル領域に面する部分７Ａより
深い部分７Ｂをそれぞれ形成し、浅い部分７Ａと深い部
分７ＢからＬＤＤタイプのＮ型ソース及びドレイン領域
７をそれぞれ形成する（図１（Ｂ））。
【００２１】次に、高融点金属膜として膜厚５０ｎｍの
チタン膜を全面にスパッタ法により堆積し、次いで窒素
雰囲気中において７００℃で３０秒間ランプアニールを
行うことで、シリコン表面の接している部分を反応させ
てチタンシリサイド膜１１を形成する。すなわち単結晶
シリコン基板１のソース及びドレイン領域７のそれぞれ
の表面ならびにポリシリコンゲート電極４の上面にチタ
ンシリサイド膜１１を形成する。
チタン膜を全面にスパッタ法により堆積し、次いで窒素
雰囲気中において７００℃で３０秒間ランプアニールを
行うことで、シリコン表面の接している部分を反応させ
てチタンシリサイド膜１１を形成する。すなわち単結晶
シリコン基板１のソース及びドレイン領域７のそれぞれ
の表面ならびにポリシリコンゲート電極４の上面にチタ
ンシリサイド膜１１を形成する。
【００２２】このとき、側壁絶縁膜１０のうちで外側に
位置しているシリコン窒化膜から成る側壁窒化膜１６の
表面には窒化チタンおよび未反応のチタンが存在する
が、この両者はその後のアンモニア水と過酸化水素水の
混合液によるエッチングにより選択的に除去することが
できる。すなわち、上記混合液によりチタンシリサイド
膜１１を溶かさずに上記窒化チタンおよび未反応のチタ
ンを全て除去することができる（図１（Ｃ））。
位置しているシリコン窒化膜から成る側壁窒化膜１６の
表面には窒化チタンおよび未反応のチタンが存在する
が、この両者はその後のアンモニア水と過酸化水素水の
混合液によるエッチングにより選択的に除去することが
できる。すなわち、上記混合液によりチタンシリサイド
膜１１を溶かさずに上記窒化チタンおよび未反応のチタ
ンを全て除去することができる（図１（Ｃ））。
【００２３】したがって、ソース及びドレイン領域上に
形成されたチタンシリサイド膜１１によってソース及び
ドレイン抵抗を低抵抗化するとともに、ゲート電極４と
ソース、ドレイン領域７との短絡を防止することができ
る。
形成されたチタンシリサイド膜１１によってソース及び
ドレイン抵抗を低抵抗化するとともに、ゲート電極４と
ソース、ドレイン領域７との短絡を防止することができ
る。
【００２４】図２は本発明に関連する他の技術を示す断
面図である。尚、図２において図１と同一もしくは類似
の箇所は同じ符号で示してあるから重複する説明はなる
べく省略する。
面図である。尚、図２において図１と同一もしくは類似
の箇所は同じ符号で示してあるから重複する説明はなる
べく省略する。
【００２５】図２では、ＣＶＤ法により全面にシリコン
酸化膜を５０ｎｍの膜厚に堆積し、第１のＲＩＥにより
このシリコン酸化膜から成る側壁酸化膜２５を形成す
る。次にＣＶＤ法により全面にシリコン窒化膜を７０ｎ
ｍの膜厚に堆積し、第２のＲＩＥによりこのシリコン窒
化膜から成る側壁窒化膜２６を形成する。したがって得
られた側壁絶縁膜２０は、側壁窒化膜２６が側壁酸化膜
２５の表面を被覆してゲート電極４の側面およびシリコ
ン基板のソース及びドレイン領域７にそれぞれ直接被着
し、側壁絶縁膜２０の全ての表面箇所は側壁窒化膜２６
により構成されている。
酸化膜を５０ｎｍの膜厚に堆積し、第１のＲＩＥにより
このシリコン酸化膜から成る側壁酸化膜２５を形成す
る。次にＣＶＤ法により全面にシリコン窒化膜を７０ｎ
ｍの膜厚に堆積し、第２のＲＩＥによりこのシリコン窒
化膜から成る側壁窒化膜２６を形成する。したがって得
られた側壁絶縁膜２０は、側壁窒化膜２６が側壁酸化膜
２５の表面を被覆してゲート電極４の側面およびシリコ
ン基板のソース及びドレイン領域７にそれぞれ直接被着
し、側壁絶縁膜２０の全ての表面箇所は側壁窒化膜２６
により構成されている。
【００２６】これにより図１と同等の効果が得られると
ともに、側壁絶縁膜２０の全表面がシリコン窒化膜２６
により被覆されているから、ゲート酸化膜３に水分等が
浸入するのを防ぐ保護膜の役割を果たすことができる。
ともに、側壁絶縁膜２０の全表面がシリコン窒化膜２６
により被覆されているから、ゲート酸化膜３に水分等が
浸入するのを防ぐ保護膜の役割を果たすことができる。
【００２７】図３は本発明の実施例を示す断面図であ
る。尚図３において図１と同一もしくは類似の箇所は同
じ符号で示してあるから重複する説明はなるべく省略す
る。
る。尚図３において図１と同一もしくは類似の箇所は同
じ符号で示してあるから重複する説明はなるべく省略す
る。
【００２８】図３の実施例では、図１と同様にして膜厚
５０ｎｍのシリコン酸化膜と膜厚７０ｎｍのシリコン窒
化膜を積層し、ＲＩＥによりこれら２層による側壁絶縁
膜を形成した後、チタンシリサイド膜１１を形成する。
５０ｎｍのシリコン酸化膜と膜厚７０ｎｍのシリコン窒
化膜を積層し、ＲＩＥによりこれら２層による側壁絶縁
膜を形成した後、チタンシリサイド膜１１を形成する。
【００２９】その後、チタンシリサイド膜１１の保護膜
としてＯ2 プラズマ処理によってチタンシリサイド膜１
１の表面に薄い酸化物層（図示省略）を形成する。次
に、熱リン酸等によりシリコン窒化膜より成る第２の側
壁絶縁膜を取り除く。この状態を図３に示す。
としてＯ2 プラズマ処理によってチタンシリサイド膜１
１の表面に薄い酸化物層（図示省略）を形成する。次
に、熱リン酸等によりシリコン窒化膜より成る第２の側
壁絶縁膜を取り除く。この状態を図３に示す。
【００３０】このように実施例では表面側の側壁窒化膜
そのものを取り除くために、たとえその表面に導電性物
質が残存していたとしてもこれが完全に除去されること
になり、ゲート電極４とソース、ドレイン領域７との短
絡が確実に防止され、歩留をより向上させることができ
る。
そのものを取り除くために、たとえその表面に導電性物
質が残存していたとしてもこれが完全に除去されること
になり、ゲート電極４とソース、ドレイン領域７との短
絡が確実に防止され、歩留をより向上させることができ
る。
【００３１】なお以上の実施例では、シリサイドを形成
する高融点金属としてチタンを取り上げて説明したが、
チタン以外のコバルト、ニッケル、タングステン、モリ
ブデン、白金等を用いてもよい。
する高融点金属としてチタンを取り上げて説明したが、
チタン以外のコバルト、ニッケル、タングステン、モリ
ブデン、白金等を用いてもよい。
【００３２】また以上の実施例では、ゲート電極として
ポリシリコンゲート電極を用いてその上面にも高融点金
属シリサイド膜を形成した場合を例示したが、ゲート電
極として他の材料、例えばタングステンやモリブデンの
高融点金属を用いてその上面に高融点金属シリサイド膜
を形成しない場合にも本発明を適用することが出来るこ
とは当然である。
ポリシリコンゲート電極を用いてその上面にも高融点金
属シリサイド膜を形成した場合を例示したが、ゲート電
極として他の材料、例えばタングステンやモリブデンの
高融点金属を用いてその上面に高融点金属シリサイド膜
を形成しない場合にも本発明を適用することが出来るこ
とは当然である。
【００３３】
【発明の効果】以上説明したように本発明によれば、ゲ
ート電極の側面に設けらる側壁絶縁膜の表面の少なくと
も一部にシリコン窒化膜を用いることにより、ソース、
ドレイン領域上に高融点金属シリサイド膜を形成する時
に、側壁絶縁膜上に導電性の高融点金属酸化物の生成を
抑え、ゲート電極とソース、ドレイン領域との短絡を防
止することが出来る。
ート電極の側面に設けらる側壁絶縁膜の表面の少なくと
も一部にシリコン窒化膜を用いることにより、ソース、
ドレイン領域上に高融点金属シリサイド膜を形成する時
に、側壁絶縁膜上に導電性の高融点金属酸化物の生成を
抑え、ゲート電極とソース、ドレイン領域との短絡を防
止することが出来る。
【００３４】またゲート側壁絶縁膜はシリコン窒化膜の
みから構成されているのではなく、シリコン窒化膜より
誘電率が小のシリコン酸化膜も併用しているから、フリ
ンジ容量を抑制して所定の特性を得るようにすることが
出来る。
みから構成されているのではなく、シリコン窒化膜より
誘電率が小のシリコン酸化膜も併用しているから、フリ
ンジ容量を抑制して所定の特性を得るようにすることが
出来る。
【００３５】さらにゲート側壁絶縁膜はシリコン窒化膜
のみから構成されているのではなくシリコン酸化膜も併
用しているから、水素アロイを行いダングリングボンド
に水素を結合させてトランジスタの特性を安定させる際
に、側壁絶縁膜全体の膜厚に対するシリコン酸化膜の膜
厚をコントロールすることにより、適切な量の水素が入
り込み水素アロイ効果による充分の特性安定化を行うこ
とが出来る。
のみから構成されているのではなくシリコン酸化膜も併
用しているから、水素アロイを行いダングリングボンド
に水素を結合させてトランジスタの特性を安定させる際
に、側壁絶縁膜全体の膜厚に対するシリコン酸化膜の膜
厚をコントロールすることにより、適切な量の水素が入
り込み水素アロイ効果による充分の特性安定化を行うこ
とが出来る。
【図１】本発明に関連する技術を製造工程順に示す断面
図である。
図である。
【図２】本発明に関連する他の技術を製造工程順に示す
断面図である。
断面図である。
【図３】本発明の実施例を示す断面図である。
【図４】従来技術を製造工程順に示す断面図である。
１ シリコン基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ゲート電極 ５ シリコン酸化膜 ６ シリコン窒化膜 ７（７Ａ，７Ｂ） ソース、ドレイン領域 ９ チタン膜 １０，２０，３０ 側壁絶縁膜 １１ チタンシリサイド膜 １５，２５ 側壁酸化膜 １６，２６ 側壁窒化膜
Claims (2)
- 【請求項１】 一導電型のシリコン基板に設けられた逆
導電型のソース及びドレイン領域上に高融点金属シリサ
イド膜を有する絶縁ゲート電界効果トランジスタを具備
した半導体装置の製造方法において、逆導電型のソース
及びドレイン領域がすでに形成されているシリコン基板
上に設けられているポリシリコンゲート電極の側面に被
着してシリコン酸化膜からなる側壁酸化膜および該側壁
酸化膜上にシリコン窒化膜からなる側壁窒化膜を形成
し、かつ前記ポリシリコンゲート電極の上面を露出させ
る工程と、前記側壁酸化膜および前記側壁窒化膜を形成
したシリコン基板の全面上に高融点金属膜を形成する工
程と、熱処理を行って逆導電型の前記ソース及びドレイ
ン領域の上面および前記ポリシリコンゲート電極の上面
に被着せる前記高融点金属膜の部分を反応させて前記高
融点金属シリサイド膜を形成する工程と、しかる後、前
記側壁窒化膜を除去する工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項２】 前記シリコン酸化膜上に前記シリコン窒
化膜を積層した積層構造を形成した後、該積層構造にリ
アクティブイオンエッチングを施して前記側壁窒化膜お
よび前記側壁酸化膜を順次形成することを特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7013152A JP2830762B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7013152A JP2830762B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08204188A JPH08204188A (ja) | 1996-08-09 |
| JP2830762B2 true JP2830762B2 (ja) | 1998-12-02 |
Family
ID=11825201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7013152A Expired - Fee Related JP2830762B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830762B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100597619B1 (ko) * | 1999-05-24 | 2006-07-06 | 삼성전자주식회사 | 반도체 소자 제조방법 |
| US6548403B1 (en) * | 2000-10-05 | 2003-04-15 | Advanced Micro Devices, Inc. | Silicon oxide liner for reduced nickel silicide bridging |
| TW550642B (en) | 2001-06-12 | 2003-09-01 | Toshiba Corp | Semiconductor device with multi-layer interconnect and method fabricating the same |
| JP5000057B2 (ja) | 2001-07-17 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4529025B2 (ja) * | 2003-09-16 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7053400B2 (en) * | 2004-05-05 | 2006-05-30 | Advanced Micro Devices, Inc. | Semiconductor device based on Si-Ge with high stress liner for enhanced channel carrier mobility |
| JP2009246381A (ja) * | 2009-07-16 | 2009-10-22 | Renesas Technology Corp | 半導体装置の製造方法及びｍｉｓトランジスタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62240021A (ja) * | 1986-04-09 | 1987-10-20 | 柴山 光男 | 靴洗滌機 |
-
1995
- 1995-01-30 JP JP7013152A patent/JP2830762B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08204188A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2699839B2 (ja) | 半導体装置の製造方法 | |
| JPH02273934A (ja) | 半導体素子およびその製造方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPH10284728A (ja) | コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法 | |
| JP2009033173A (ja) | 半導体素子およびその製造方法 | |
| JP2675713B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0837164A (ja) | 半導体装置の製造方法 | |
| JPH11284179A (ja) | 半導体装置およびその製造方法 | |
| JP2830762B2 (ja) | 半導体装置の製造方法 | |
| JPH1174525A (ja) | Ｍｉｓ型電界効果トランジスタを含む半導体装置及びその製造方法 | |
| JP2636786B2 (ja) | 半導体装置の製造方法 | |
| JPH10335265A (ja) | 半導体装置の製造方法 | |
| JPH10335645A (ja) | シリサイドを利用したスイッチング素子及びその製造方法 | |
| JPH10284438A (ja) | 半導体集積回路及びその製造方法 | |
| JPH07106559A (ja) | 半導体装置の製造方法 | |
| JP3387518B2 (ja) | 半導体装置 | |
| JP3439652B2 (ja) | 半導体装置及びその製造方法 | |
| KR100905177B1 (ko) | 반도체소자의 제조방법 | |
| JPH11186548A (ja) | 半導体装置及びその製造方法 | |
| KR100451756B1 (ko) | 반도체소자및그제조방법 | |
| JP2001110912A (ja) | 半導体装置の製造方法 | |
| JP3311125B2 (ja) | 半導体装置の製造方法 | |
| JP2827881B2 (ja) | 半導体装置の製造方法 | |
| JP2638558B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08264482A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980825 |
|
| LAPS | Cancellation because of no payment of annual fees |